WO2005091376A1 - 有機縦形トランジスタおよびその製造方法 - Google Patents

有機縦形トランジスタおよびその製造方法 Download PDF

Info

Publication number
WO2005091376A1
WO2005091376A1 PCT/JP2005/000560 JP2005000560W WO2005091376A1 WO 2005091376 A1 WO2005091376 A1 WO 2005091376A1 JP 2005000560 W JP2005000560 W JP 2005000560W WO 2005091376 A1 WO2005091376 A1 WO 2005091376A1
Authority
WO
WIPO (PCT)
Prior art keywords
organic
vertical transistor
insulating film
film
transistor according
Prior art date
Application number
PCT/JP2005/000560
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Okada
Shigeki Naka
Hiroyoshi Onnagawa
Original Assignee
Japan Science And Technology Agency
National University Corporation University Of Toyama
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency, National University Corporation University Of Toyama filed Critical Japan Science And Technology Agency
Priority to JP2006511130A priority Critical patent/JPWO2005091376A1/ja
Publication of WO2005091376A1 publication Critical patent/WO2005091376A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]

Definitions

  • the present invention relates to an organic vertical transistor and a method for manufacturing the same.
  • organic transistors have been actively studied as transistors that can be formed on a lightweight and flexible plastic substrate.
  • a vertical structure capable of performing a short channel without limitation of lithography is being actively studied.
  • Transistors in which conventional single-crystal silicon (Si) -based electrostatic induction transistors (SIT) and amorphous Si-based electrostatic induction transistors are applied to organic materials has been proposed, and research is currently being conducted on a laminated structure with an organic EL device.
  • a charge injection control type organic transistor having a vertical structure has been proposed.
  • FET field effect transistor
  • a top & bottom contact type FET has been proposed, and has successfully operated a transistor with a channel length of 0.5 m.
  • Non-Patent Document 4 a method of forming a transistor structure obliquely in an embossed V-groove. Furthermore, a method of fabricating an FET in a vertical region defined by a photoresist film thickness (see Non-Patent Document 5 below) has been proposed.
  • Non-Patent Document 6 a vertical transistor made of amorphous Si that can be formed on a glass substrate. Also, a vertical transistor has been proposed, and various device structures and high-performance devices have been proposed. High-performance circuit characteristics integrated with a self-aligned vertical transistor that is self-aligned by increasing the driving capability and reducing the parasitic capacitance between the gate (G) -source (S) and drain (D) (Non-patented below) Reference 7) has been reported.
  • Patent Document 4 a vertical transistor having a regular hexagonal structure is described.
  • Patent Document 5 a transistor power having a short channel structure is described.
  • Patent Document 6 an organic transistor having a new V and grid structure is disclosed.
  • Patent Document 7 the source Z organic half An organic vertical transistor with an insulating film Z gate electrode structure has been reported in contrast to the vertical structure of the conductor Z drain.
  • Patent document 1 US publication 2004—0004215A1
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-101104
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2003-258265
  • Patent Document 4 Japanese Patent Application Laid-Open No. 2004-111872
  • Patent Document 5 US Publication 2002— 0171125A1
  • Patent Document 6 US Publication 2003— 0015698A1
  • Patent Document 7 JP-A-2004-15007
  • Non-Patent Document 1 Kudo et al. Thin Solid Films, vol. 331, 51 (1998)
  • Non-Patent Document 2 Kenichi Nakayama, Shinya Fujimoto, Masahiro Hiramoto, Masaaki Yokoyama, "Charge Injection Controlled Organic Transistor", Proc. Of the 48th Joint Lecture on Applied Physics, 29a-ZG
  • Non-Patent Document 3 Manabu Yoshida, Kiyoshi Uemura, Takehito Ozasa, Hiroshi Ushijima, Toshihide Kamata, "Design of New Organic Transistor Device Structure for Improving FET Characteristics", 49th Applied Physics Joint Lecture Shu, 27a-M-3 (2002)
  • Non-Patent Document 4 N. Stutzmann, R. H. Friend, H. Sirringhaus, "Self-Aligned, Vertical—Channel, Polymer Field—Effect Transistors, Science, Vol. 299, pp. 1881-1884, (2003)
  • Non-Patent Document 5 R. Parashkov, E. Becker, S. Hartmann, G. Ginev, D. Schnei der, H. Krautwald, T. Dobbertin, D. Metzdorf, F. Brunetti, C. Schildkne cht, A. Kammoun , M. Brandes, T. Riedl, H.— H. Johannes, and W. Kow alsky, “Vertical channel all—organic thin—film transistors”, Appl. Phy s. Lett., Vol. 82, No. 25, pp. 4579-4580, (2003)
  • Non-Patent Document 6 Uchida et al. IEEE Electron Device Letters EDL-5 (1984) 105
  • Non-patent Document 7 H. Okada, Y. Uchida, K. Arai, S. Oda and M. Matsumura, "Vertical— Type Amorphous— Silicon MOSFET ICs ", IEEE Electron Devices, Vol. 35, No. 7, pp. 919, (1988)
  • Non-Patent Document 8 Moriya et al. The 64th Autumn Meeting 2003 of The Japan Society of Applied Physics lp-YL-7 (2003)
  • Non-Patent Document 9 Sadao Kadokura, "What is Opposite Target Type Sputtering?", NFTS and FTS Technology Comparison, April 8, 2003, FTS Corp.
  • Non-Patent Document 10 Chikamatsu et al. The 64th JSAP Scientific Lecture Meeting lp-YL-8 (2003) Disclosure of Invention
  • the conditions for realizing a vertical structure using an organic transistor are as follows: (l) FET operation; (2) patterning of the gate insulating film Z organic semiconductor layer by the gate electrode pattern; ) The source and the drain are formed in a vertical direction via an insulator for low parasitic capacitance. (4) The source Z insulating film Z The organic semiconductor serving as a channel on both sides of the drain structure Z The gate insulating film Z By forming so as to surround the gate electrode, the channel width can be made twice as large as the pair of source and drain regions. (5) The insulating film between the source and drain is localized near the valence band. (6) The vertical structure is a 45 ° oblique structure with a force of 75 °.
  • the present invention provides an organic vertical transistor that facilitates integration and enables short channel resistance while increasing on-current and reducing off-current. It is an object of the present invention to provide a manufacturing method thereof.
  • the present invention provides:
  • a source electrode vertically stacked on a substrate, a source-drain electrode insulating film vertically stacked on the source electrode, and a source-drain electrode insulating film
  • a drain electrode stacked vertically on the substrate, a source electrode, the source-drain insulating film between the source and the drain in a horizontal direction on the substrate, and contacting both sides of the drain electrode.
  • the gate insulating film of the transistor is made of Al 2 O 3 or a material having a stoichiometric composition deviated therefrom.
  • the gate insulating film of the transistor is made of TaO or a material having a stoichiometric composition deviated therefrom.
  • an organic semiconductor active layer / gate insulating film Z gate electrode is formed in a vertical direction in a source 'drain portion which is vertically stacked and formed, and lithography is performed. It is characterized in that it has a structure that can be integrated by dry etching and puttering.
  • FIG. 1 is a schematic view of an organic vertical transistor showing an example of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a process of manufacturing an organic vertical transistor according to an embodiment of the present invention.
  • FIG. 3 is a layout diagram of an organic vertical transistor showing an example of the present invention.
  • FIG. 1 is a schematic diagram of an organic vertical transistor showing an example of the present invention.
  • 1 is a substrate
  • 2 is a source electrode vertically laminated on the substrate
  • 3 is a source-drain electrode insulating film vertically laminated on the source electrode
  • 4 Is a drain electrode vertically stacked on the source-drain interelectrode insulating film
  • 5 is a base
  • the organic semiconductor active layer 6 is laminated in a horizontal direction on the plate 1 so as to be in contact with the side surfaces of the source electrode 2, the source-drain interelectrode insulating film 3, and the drain electrode 4.
  • the gate insulating film 7 that is stacked so as to be in contact with the gate insulating film 7 is a gate electrode that is stacked so as to be in contact with the gate insulating film 6.
  • this organic vertical transistor has the source-drain electrode insulating film 3 and the drain electrode 4 on the source electrode 2.
  • the thickness of the source-drain inter-electrode insulating film 3 is the channel length of the transistor.
  • the organic semiconductor active layer 5 of the organic vertical transistor various organic materials, such as pentacene, and a coating type polymer material such as poly-3 xylthiophene, which have been studied mainly in a vapor deposition system, can be applied.
  • the gate insulating film 6 is desirably a film that does not damage the organic semiconductor active layer 5, but various inorganic and organic material systems having insulating properties can be applied as the material system.
  • Various material systems can be applied to the source electrode 2, the drain electrode 4, and the gate electrode 7 regardless of whether they are organic or organic. However, for the gate electrode 7, it is necessary to consider that the work function affects the threshold voltage of the transistor.
  • the source electrode 2, the drain electrode 4, and the gate electrode 7 must be capable of ohmic injection into holes that conduct through the channel or into electron carriers. If an appropriate type of material is not selected for the source-drain electrode insulating film 3, the source-drain electrode insulating film that is opposite to the gate electrode of the organic semiconductor active layer 5 when a drain voltage is applied. The so-called back gate effect, which causes a channel on the third side, becomes a problem.
  • a silicon nitride film (SiN) that is an insulating film having a localized level near the valence band of a semiconductor such as Si is suitable. Further, if this portion is an organic semiconductor layer, the ohmic current at a low current and the space charge limiting current at a high current greatly increase off-current, which is not practical.
  • the shape of the source electrode 2Z source 'inter-drain electrode insulating film 3Z drain electrode 4 will be considered.
  • vertical formation is desirable from the viewpoint of shortening the effective channel length, but film formation on the side surface during the evaporation process is not possible.
  • the contact resistance between the metal and the semiconductor increases when shaping.
  • Ar sputtering for removing the force is problematic when the shape is perfectly vertical.
  • the following is considered. From the viewpoint of the effective channel length, when the angle is 45 ° or less, the channel length becomes 1.5 times, and the intrinsic response speed thereby becomes twice as large because it is proportional to the inverse square of the channel length.
  • a tilt angle of 45 ° or more is required.
  • the sputtering yield is highest when the incident angle of the ions is 70 °.
  • 75.5 ° or less is desirable, assuming a film thickness of 25% or more with respect to the vertical direction. From these viewpoints, an optimum value exists at about 70 °. As for the range, the effectiveness can be confirmed with a 45 ° force of about 75 °.
  • taper shape processing and angle control can be performed by optimizing the conditions under which the mask material formed during processing retreats in the horizontal direction.
  • an organic semiconductor layer various properties of the thin film formation change depending on the material and properties of the substrate.
  • pentacene which is a typical example of an organic semiconductor material
  • hydrophobic treatment on a substrate
  • pentacene molecules rise up from the substrate and are arranged, so that a polycrystalline film can be formed.
  • a surfactant such as hexamethyldisilazane (HMDS) or octadecyltrichlorosilane (OTS) is used.
  • HMDS hexamethyldisilazane
  • OTS octadecyltrichlorosilane
  • a difference occurs in the crystal grain size. For example, on Au, the crystal grain size becomes smaller, causing a substantial increase in resistance outside the contour.
  • the upper photoresist and the lower photoresist are acidified using SiO as a mask.
  • the photoresist is vertically removed by the oxygen plasma, and side etching proceeds in the lateral direction by the diffusion length of the remaining radicals. Even if the upper mask is meandering in the order of tens of nanometers, the lower resist is The processing proceeds by the chining, and is processed into a smooth shape.
  • the resist processed in this way as a mask to the source electrode / source-drain insulating film Z, which is a vertical structure, and a Z-drain electrode, a cross section having a clean linear shape can be formed, and the organic semiconductor layer for the transistor can be formed. It can be formed on a flat structure.
  • the materials described for example, SiO,
  • Various materials such as SiN as an insulating film and Ti film as a metal can be selected, and are not particularly limited to the above-mentioned materials.
  • a Cr film, a ZTa film, and a ZCr film were used for the source electrode 2
  • SiN was used for the source-drain inter-electrode insulating film 3
  • a Ta film ZCr film was used for the drain electrode 4.
  • This gate insulating film is made of TaO (tantalum oxide film).
  • the use of the tantalum oxide film increases the gate capacitance at the same gate insulating film thickness as compared with the case where alumina is used, thereby increasing the mutual conductance.
  • the current driving capability of the organic vertical transistor can be increased, and the capacitance of the transistor and the response time when driving a liquid crystal element or an organic EL element to be actively driven are reduced.
  • three photomasks were used to make the transistor structure simple, the basic operation of the organic vertical transistor can be sufficiently confirmed.
  • the gate electrode 7 was made of a Mo film or a ZCr film, and the solvent of the photoresist during the pattern jungling and the aqueous solution during the development were designed so as not to permeate as much as possible.
  • FIG. 2 is a sectional view showing a manufacturing process of an organic vertical transistor according to an embodiment of the present invention.
  • FIG. 4G is a sectional view taken along line AA ′ shown in FIG.
  • a source electrode 12 made of a Cr film 12AZTa film 12BZCr film 12C is formed on a glass substrate 11.
  • the lower Cr film 12A of the source electrode 12 functions as an etching stopper so that a force does not reach the glass substrate 11 during the subsequent dry etching.
  • leaving the lower Cr film 12A on the substrate during the fabrication of the organic vertical transistor not only allows the substrate to be kept flat and can be used to improve the yield of the organic vertical transistor, but also allows the wiring to be formed after the fabrication of the organic vertical transistor. It will be easier.
  • the intermediate Ta film 12B was used for low-resistance dangling.
  • the upper Cr film 12C is a dry etching mask during source etching.
  • a SiN film 13 as an insulating film was formed with a thickness of 0.5 m.
  • the film thickness was 1. O / zm, it was confirmed that the same process was possible.
  • a drain electrode 14 composed of a Ta film 14AZCr film 14B was formed.
  • the Ta film 14A and the SiN film 13 were vertically removed by reactive ion etching.
  • the processing shape at this time was tapered at an angle of 70 ° from the substrate plane.
  • Ar sputtering was performed to remove adhering fluorocarbon during etching.
  • a pentacene film 15 was formed as an organic semiconductor active layer, and a gate electrode 17 composed of an Al 2 O film 16 and a Mo film 17 AZCr film 17 B was formed as a gate insulating film.
  • the shape of the side wall of the source electrode 12Z source-drain electrode insulating film 13Z drain electrode 14 was nearly perpendicular to the substrate 11, but the pentacene film 15 could be formed by vapor deposition.
  • a taper process of 70 ° was performed between the source and the drain, it was confirmed that even if a thin film of the organic semiconductor active layer 15 and subsequent layers was formed from the vertical direction, the transistor could operate satisfactorily.
  • taper processing is promising because it will increase the size of the equipment.
  • the substrate temperature at the time of forming the pentacene film 15 was 70 ° C. Further, the force for forming the Mo film 17A and the Cr film 17B as the gate electrode 17 After that, even if the photoresist was applied and developed, there was no penetration of the solution below the pattern and no peeling of the pattern.
  • pentacene is an organic film and has poor adhesion, it did not peel off during the steps of applying and developing a photoresist and applying it to a V-shaped solution.
  • the gate electrode 17, the gate insulating film 16, and the organic semiconductor active layer 15 are processed by dry etching. As a result, the source electrode 12 Then, the drain electrode 14 appeared. Thereafter, the Cr film 12A is patterned by performing sputter etching.
  • the shape of the side wall of the source electrode 12Z insulating film 13Z drain electrode 14 is almost perpendicular to the substrate, so that the pentacene film 15 is formed on the side wall by vapor deposition. What you can do is important.
  • FIG. 3 shows a layout diagram of an organic vertical transistor showing an example of the present invention.
  • 21 is a source electrode pattern
  • 22 is a drain electrode pattern
  • 23 is a gate electrode pattern.
  • the on-current at a gate voltage of 5 V is A
  • the field-effect mobility obtained by fitting is 0.025 cm.
  • the source electrode or the drain electrode of the organic vertical transistor according to the present invention has a Poly (ethylenedioxythiophene) / Poly (Stylenesulfonate) [PEDOTZPSS] film (as described in Non-Patent Document 10).
  • Non-patent document 8 Pt, Ni, Co, Au,
  • Hexacene, Heptacene, or the like is used as the organic semiconductor active layer, the mobility can be further increased.
  • the resistance of the gate electrode be reduced to some extent. Even if the mobility of the organic vertical transistor is improved to 1 cm 2 ZVs, the on-resistance is at most several k ⁇ , and a sheet resistance of several hundred ⁇ is enough. .
  • Poly (ethylenedioxythiophene; / Poly (Styrenesulfonate) [PEDOTZPSS] film which is an organic electroconductive t3 ⁇ 4 molecular film, may be used, and the substrate may not only support the transistor but also improve the reliability of the device. Therefore, low moisture permeability, gas barrier properties, etc. are desired, so that a flexible plastic substrate may be used as long as the glass substrate satisfies the good power conditions.
  • the gate insulating film is not limited to Al O and Ta Materials having a stoichiometric composition deviation (for example, a composition deviation is caused by vapor deposition or sputtering and a material forming method using a material such as AIO or TaO).
  • an insulating organic film such as cyanoethyl pullulan can be used as the gate insulating film.
  • an organic vertical transistor! / The organic semiconductor active layer Z gate insulating film Z gate electrode is formed so as to surround the source / drain part processed vertically and then patterned using lithography and dry etching. As a result, it is possible to obtain a large current with a structure that can be integrated.
  • the organic vertical transistor of the present invention and the method of manufacturing the same can be used as an organic vertical transistor device capable of achieving short channel resistance.

Abstract

　有機縦形トランジスタにおいて、集積化を容易にするとともに、オン電流の上昇、及びオフ電流の低減を可能としつつ短チャネル化を図ることができる有機縦形トランジスタ及びその製造方法を提供する。 　基板上に垂直方向に積層されるソース電極と、このソース電極上に垂直方向に積層されるソース・ドレイン電極間絶縁膜と、このソース・ドレイン電極間絶縁膜上に垂直方向に積層されるドレイン電極と、前記基板上の水平方向であって、前記ソース電極と、前記ソース・ドレイン電極間絶縁膜と、前記ドレイン電極のそれぞれの両側に接触するように積層される有機半導体活性層と、この有機半導体活性層に接触するように積層されるゲート絶縁膜と、このゲート絶縁膜に接触するように積層されるゲート電極と、を有し、前記ゲート電極、前記ゲート絶縁膜、前記有機半導体活性層各々を加工する。

Description

明 細 書
有機縦形トランジスタおよびその製造方法
技術分野
[0001] 本発明は、有機縦形トランジスタおよびその製造方法に関するものである。
背景技術
[0002] 近年、軽量、フレキシブルなプラスチック基板上に作製可能なトランジスタとして、有 機トランジスタの研究が活発に行われている。ここで、有機トランジスタの高駆動能力 実現には、リソグラフィの制約なしに短チャネルィ匕が可能な縦形構造が望ましぐ盛 んに研究が行われている。
[0003] 従来の単結晶シリコン (Si)系の静電誘導トランジスタ（SIT)及び非晶質 Si系の静 電誘導トランジスタを有機材料に適用したトランジスタ（下記特許文献 1、非特許文献 1参照）が提案されており、現在では、有機 EL素子との積層構造について研究が実 施されている。また、縦形構造を有する電荷注入制御型有機トランジスタ（下記特許 文献 2、非特許文献 2参照）が提案されている。電界効果トランジスタ (FET)としては 、トップ &ボトムコンタクト型 FET (下記特許文献 3、非特許文献 3参照）が提案されて おり、チャネル長 0. 5 mのトランジスタ動作に成功している。また、エンボス形成し た V溝に斜めにトランジスタ構造を形成する方法 (下記非特許文献 4参照）が示され ている。更に、フォトレジスト膜厚で規定された縦形領域での FET作製方法 (下記非 特許文献 5参照）が提案されて!ヽる。
[0004] また、ガラス基板上に形成可能である非晶質 Siによる縦形トランジスタ（下記非特許 文献 6参照）が報告されており、また、トランジスタの縦形ィ匕の提案、種々のデバイス 構造と高駆動能力化や、ゲート (G)—ソース (S)、ドレイン (D)間の寄生容量低減を 図り自己整合ィ匕を行った自己整合縦形トランジスタと集積化した高性能回路特性 (下 記非特許文献 7参照）が報告されて ヽる。
[0005] さらに、下記特許文献 4では、正六角形構造を有する縦形トランジスタが、下記特 許文献 5ではショートチャネル構造を有するトランジスタ力 下記特許文献 6では新し V、グリッド構造を有する有機トランジスタが、また下記特許文献 7ではソース Z有機半 導体 Zドレインの縦形構造に対し、絶縁膜 Zゲート電極構造を有する有機縦形トラン ジスタが報告されている。
特許文献 1： US公開 2004—0004215A1
特許文献 2：特開 2003— 101104号公報
特許文献 3：特開 2003— 258265号公報
特許文献 4：特開 2004-111872号公報
特許文献 5 :US公開 2002— 0171125A1
特許文献 6 :US公開 2003— 0015698A1
特許文献 7：特開 2004-15007号公報
非特許文献 1 :工藤他 Thin Solid Films, vol. 331, 51 (1998)
非特許文献 2 :中山 健一，藤本 慎也，平本 昌宏，横山 正明， "電荷注入制御型 有機トランジスター"，第 48回応用物理学関係連合講演会 講演予稿集， 29a-ZG
-2 (2001)
非特許文献 3 :吉田 学，植村 聖，小笹 健仁，牛島 洋史，鎌田 俊英， " FET特 性向上のための新たな有機トランジスタ素子構造の設計"，第 49回応用物理学関係 連合講演会 講演予稿集， 27a-M-3 (2002)
非特許文献 4: N. Stutzmann, R. H. Friend, H. Sirringhaus, "Self-Aligned , Vertical— Channel, Polymer Field— Effect Transistors , Science, Vol. 2 99, pp. 1881-1884, (2003)
非特許文献 5 :R. Parashkov, E. Becker, S. Hartmann, G. Ginev, D. Schnei der, H. Krautwald, T. Dobbertin, D. Metzdorf, F. Brunetti, C. Schildkne cht, A. Kammoun, M. Brandes, T. Riedl, H.— H. Johannes, and W. Kow alsky, "Vertical channel all— organic thin— film transistors", Appl. Phy s. Lett. , Vol. 82, No. 25, pp. 4579—4580, (2003)
非特許文献 6 :内田他 IEEE Electron Device Letters EDL— 5 (1984) 105 非特許文献 7 : H. Okada, Y. Uchida, K. Arai, S. Oda and M. Matsumura , "Vertical— Type Amorphous— Silicon MOSFET IC s", IEEE Electron Devices, Vol. 35, No. 7, pp. 919, (1988) 非特許文献 8 :守屋他 平成 15年秋季第 64回応用物理学会学術講演会 lp - YL - 7 (2003)
非特許文献 9 :門倉 貞夫， "対向ターゲット式スパッタとは？"， NFTSと FTS技術比 較， 2003. 4. 8, FTS Corp.
非特許文献 10 :近松他 第 64回応用物理学会学術講演会 lp-YL-8 (2003) 発明の開示
[0006] 上記に示したように、従来より種々の縦形トランジスタの作製法が提案されているが 、有機トランジスタの実用化、回路試作を考えるならば、活性層のパターユングによる 集積化が必須の課題である。また、有機トランジスタにより駆動するデバイス、例えば 大面積液晶ディスプレイや有機エレクト口ルミネッセンス素子を考えた場合、大きな駆 動電流を得るためには、短チャネルィ匕が必要不可欠となる。反面、短チャネルトラン ジスタを実現しょうとすると、トランジスタの微細化に伴いオフ電流の増加が懸念され る。例えば、蓄積動作モードのトランジスタ動作においては、低電流域ではォーミック 電流、高電流域では空間電荷制限電流が流れる。そのため、ゲート電極 Zゲート絶 縁膜構造力も離れ、ゲート電界により空乏化できないソース ドレイン間の半導体層 断面積が増大すると、大きなオフ電流の増大を招き、トランジスタとして使用できない
[0007] さて、有機トランジスタにより縦形構造を実現する際の条件として、（l) FET動作す ること、（2)ゲート電極パターンにより、ゲート絶縁膜 Z有機半導体層をパターユング すること、（3)低寄生容量ィ匕のため、ソース、ドレインが絶縁物を介して縦方向に形成 されること、（4)ソース Z絶縁膜 Zドレイン構造の両側に、チャネルとなる有機半導体 Zゲート絶縁膜 Zゲート電極を囲むように形成することで、一対のソース ·ドレイン領 域に対し、チャネル幅を二倍とする構造を取ること、（5)ソース ドレイン間の絶縁膜 力 価電子帯近傍に局在準位を多く含む膜であり、バックゲート効果が抑制可能なこ と、（6)縦形構造が 45° 力も 75° の斜め構造であること、（7)ソース Z絶縁膜 Zドレ イン縦構造形成後、良好な有機層形成のための界面活性剤処理を行うこと、（8)ソー ス Z絶縁膜 Zドレイン縦構造を平滑加工が可能な三層構造レジストを使用し加工す ること、（9)ゲート絶縁膜としてアルミナを使用すること、等の条件が必要ないしは望 ましい。しかしながら、（1)一（4)のすベての条件を基本として、（5)—（9)の種々の 組合せを持つ有機縦形トランジスタ構造は、これまで報告が無力ゝつた。
[0008] 本発明は、上記状況に鑑みて、集積ィ匕を容易にするとともに、オン電流の上昇、及 びオフ電流の低減を可能としつつ短チャネルィ匕を図ることができる有機縦形トランジ スタ及びその製造方法を提供することを目的とする。
[0009] 本発明は、上記目的を達成するために、
〔1〕有機縦形トランジスタにおいて、基板上に垂直方向に積層されるソース電極と、 このソース電極上に垂直方向に積層されるソース ·ドレイン電極間絶縁膜と、このソー ス 'ドレイン電極間絶縁膜上に垂直方向に積層されるドレイン電極と、前記基板上の 水平方向であって、前記ソース電極と、前記ソース'ドレイン電極間絶縁膜と、前記ド レイン電極のそれぞれの両側に接触するように積層される有機半導体活性層と、この 有機半導体活性層に接触するように積層されるゲート絶縁膜と、このゲート絶縁膜に 接触するように積層されるゲート電極と、を有し、前記ゲート電極、前記ゲート絶縁膜
、前記有機半導体活性層各々を加工する、ことを特徴とする。
[0010] 〔2〕上記〔1〕記載の有機縦形トランジスタにおいて、前記ソース'ドレイン電極として
、有機導電性高分子膜を用いることを特徴とする。
[0011] 〔3〕上記〔2〕記載の有機縦形トランジスタにおいて、前記有機導電性高分子膜が P oly ethylenedioxythiophene) / Poly (Styrenesulfonate)膜であること 特徴と する。
[0012] 〔4〕上記〔2〕記載の有機縦形トランジスタにお 、て、前記有機導電性高分子膜がチ ォフェン系有機膜であることを特徴とする。
[0013] 〔5〕上記〔1〕一〔4〕の何れか一項記載の有機縦形トランジスタにおいて、前記トラン ジスタのゲート絶縁膜が Al Oないしはそれから化学量論組成のずれた材料であるこ
2 3
とを特徴とする。
[0014] 〔6〕上記〔1〕一〔4〕の何れか一項記載の有機縦形トランジスタにおいて、前記トラン ジスタのゲート絶縁膜が Ta Oないしはそれから化学量論組成のずれた材料である
2 5
ことを特徴とする。
[0015] 〔7〕上記〔1〕一〔6〕の何れか一項記載の有機縦形トランジスタにおいて、前記有機 半導体活性層がペンタセンであることを特徴とする。
[0016] 〔8〕上記〔1〕一〔6〕の何れか一項記載の有機縦形トランジスタにおいて、前記有機 半導体活性層がポリ— 3 キシルチオフェンであることを特徴とする。
[0017] 〔9〕上記〔1〕一〔8〕の何れか一項記載の有機縦形トランジスタにおいて、前記ソー ス 'ドレイン電極間絶縁膜がシリコン窒化膜であることを特徴とする。
[0018] 〔10〕上記〔1〕一〔8〕の何れか一項記載の有機縦形トランジスタにおいて、前記ソー ス ·ドレイン電極間絶縁膜が有機絶縁性材料であることを特徴とする。
[0019] 〔11〕上記〔1〕一〔10〕の何れか一項記載の有機縦形トランジスタにおいて、前記ゲ ート電極として、有機導電性高分子膜を用いることを特徴とする。
[0020] 〔12〕上記〔11〕記載の有機縦形トランジスタにおいて、前記ゲート電極としての有 機導電'性高分子膜が Poly (ethylenedioxythiophene) /Poly (Styrenesulfonat e)膜であることを特徴とする。
[0021] 〔13〕上記〔1〕一〔12〕の何れか一項記載の有機縦形トランジスタにおいて、前記基 板がガラス基板であることを特徴とする。
[0022] 〔14〕上記〔1〕一〔12〕の何れか一項記載の有機縦形トランジスタにおいて、前記基 板がプラスチック基板であることを特徴とする。
[0023] 〔15〕上記〔1〕一〔14〕の何れか一項記載の有機縦形トランジスタにおいて、前記縦 形構造の形成角度が基板面に対し 45° カゝら 75° であることを特徴とする。
[0024] 〔16〕上記〔1〕一〔15〕の何れか一項記載の有機縦形トランジスタにおいて、前記有 機導電性高分子膜形成以前にその膜質向上可能な表面処理を施すことを特徴とす る。
[0025] 〔17〕上記〔16〕記載の有機縦形トランジスタにおいて、前記表面処理が界面活性 剤処理であることを特徴とする。
[0026] 〔18〕上記〔17〕記載の有機縦形トランジスタにおいて、前記界面活性剤処理がへ キサメチルジシラザン処理であることを特徴とする。
[0027] 〔 19〕上記〔 17]記載の有機縦形トランジスタにお 、て、前記界面活性剤処理がオタ タデシルトリクロロシラン処理であることを特徴とする。
[0028] 〔20〕上記〔1〕一〔19〕の何れか一項記載の有機縦形トランジスタにおいて、前記ソ ース電極 z前記ソース ·ドレイン電極間絶縁膜 Z前記ドレイン電極の加工で、三層レ ジスト加工を用いることを特徴とする。
[0029] 〔21〕上記〔1〕一〔20〕の何れか一項記載の、有機縦形トランジスタを作製する有機 縦形トランジスタの製造方法。
[0030] 〔22〕有機縦形トランジスタの製造方法において、垂直方向に積層してカ卩ェしたソ ース'ドレイン部に有機半導体活性層/ゲート絶縁膜 Zゲート電極を縦形に形成し、 リソグラフィとドライエッチングを用いパターユング '力卩ェすることによって、集積可能な 構造にすることを特徴とする。
図面の簡単な説明
[0031] [図 1]本発明の実施例を示す有機縦形トランジスタの模式図である。
[図 2]本発明の実施例を示す有機縦形トランジスタの製造工程断面図である。
[図 3]本発明の実施例を示す有機縦形トランジスタのレイアウト図である。
発明を実施するための最良の形態
[0032] 基板上に垂直方向に積層されるソース電極と、このソース電極上に垂直方向に積 層されるソース'ドレイン電極間絶縁膜と、このソース'ドレイン電極間絶縁膜上に垂 直方向に積層されるドレイン電極と、前記基板上の水平方向であって、前記ソース電 極と、前記ソース'ドレイン電極間絶縁膜と、前記ドレイン電極のそれぞれの両側の側 面に接触するように積層される有機半導体活性層と、この有機半導体活性層に接触 するように積層されるゲート絶縁膜と、このゲート絶縁膜に接触するように積層される ゲート電極とを設け、ゲート電極、ゲート絶縁膜、有機半導体活性層各々を加工する ようにしたことで、集積ィ匕を容易にするとともに、短チャネルィ匕を図ることができるよう にした。
実施例
[0033] 以下、本発明の実施の形態について詳細に説明する。
[0034] 図 1は本発明の実施例を示す有機縦形トランジスタの模式図である。
[0035] この図において、 1は基板、 2はその基板 1上に垂直方向に積層されるソース電極、 3はそのソース電極 2上に垂直方向に積層されるソース'ドレイン電極間絶縁膜、 4は そのソース'ドレイン電極間絶縁膜 3上に垂直方向に積層されるドレイン電極、 5は基 板 1上の水平方向であって、ソース電極 2、ソース'ドレイン電極間絶縁膜 3、ドレイン 電極 4の側面に接触するように積層される有機半導体活性層、 6はその有機半導体 活性層 5に接触するように積層されるゲート絶縁膜、 7はそのゲート絶縁膜 6に接触 するように積層されるゲート電極である。
[0036] このように、この有機縦形トランジスタは、ソース電極 2上にソース'ドレイン電極間絶 縁膜 3、ドレイン電極 4を持つ。このソース'ドレイン電極間絶縁膜 3の膜厚力 トランジ スタのチャネル長となる。その後、有機半導体活性層 5、ゲート絶縁膜 6、ゲート電極 7を形成加工することで有機縦形トランジスタが完成する。
[0037] この有機縦形トランジスタの有機半導体活性層 5としては、蒸着系を中心に研究さ れて 、るペンタセンや、塗布型ポリマー材料であるポリー3 キシルチオフェン等、 種々の有機材料が適用可能である。ゲート絶縁膜 6には、有機半導体活性層 5にダ メージを与えない膜が望ましいが、材料系として絶縁性を有する無機、有機の様々な 材料系が適用可能である。ソース電極 2、ドレイン電極 4、ゲート電極 7についても、無 機、有機を問わず種々の材料系が適用可能である。ただし、ゲート電極 7については 、仕事関数がトランジスタのしきい電圧に影響する点を考慮する必要がある。また、ソ ース電極 2、ドレイン電極 4、ゲート電極 7については、チャネルを伝導する正孔、な いしは電子キャリアに対しォーミック注入可能である必要がある。ソース'ドレイン電極 間絶縁膜 3については、適切な種類の材料を選択しないと、ドレイン電圧を印加した 際に有機半導体活性層 5のゲート電極に対して反対側となるソース'ドレイン電極間 絶縁膜 3側にチャネルを生ずる、所謂バックゲート効果が問題となる。これを防ぐため に、本発明においては、 Siなどで半導体の価電子帯近傍に局在準位を持つ絶縁膜 となるシリコン窒化膜 (SiN)が適している。また、この部分がもし有機半導体層である とすると、低電流時はォーミック電流、高電流時は空間電荷制限電流の大幅なオフ 電流増加を招き、実用に供さない。
[0038] 次に、ソース電極 2Zソース'ドレイン電極間絶縁膜 3Zドレイン電極 4の形状につ いて考える。縦形 FETとしてチャネル長の短縮による性能の向上のみを考えると、実 効チャネル長を短くする観点より垂直形成が望ましいが、反面、蒸着プロセスの際に 側面への膜形成ができない。また、形状加工の際に金属と半導体間の接触抵抗を上 昇させるフロロカーボン生成が問題となる力 その除去のための Arスパッタが、完全 な垂直形状の際は効果がなくなるという欠点がある。以上の観点を総合して、以下に 考える。実効チャネル長の観点より、角度が 45° 以下となるとチャネル長は 1. 5倍と なり、それによる真性応答速度は、チャネル長の逆二乗に比例するため 2倍となり、 縦形構造の有効性を失う。これより 45° 以上の傾斜角を要する。スパッタリング収率 は、イオンの入射角が 70° となるときに最大となる。また、蒸着については、垂直方 向に対し 25%以上の膜厚形成を想定すると 75. 5° 以下が望ましい。これらの観点 より、 70° 程度に最適値が存在する。範囲としては、 45° 力も 75° 程度で有効性が 確認できる。
[0039] 実際の構造作製には、加工時に形成したマスク材料が横方向に後退する条件を、 うまく最適化することでテーパー状の形状加工及び角度制御が可能となる。
[0040] 有機半導体層形成では、基板の材料と性質により、薄膜形成の諸性質が変化する 。例えば、有機半導体材料の代表であるペンタセンでは、基板に疎水性処理を行う ことでペンタセン分子が基板より起き上がり配列し、多結晶状態の膜形成が可能とな る。この際の表面処理剤としては、へキサメチルジシラザン (HMDS)、ォクタデシルト リクロロシラン (OTS)等の界面活性剤が使用される。また、多結晶という性質を鑑み ると、電極材料上での形成では、その結晶粒径に差を生じる。例えば Au上では結晶 粒径が小さくなり、実質上のコンタ外抵抗上昇を招く。
[0041] 縦形構造のデバイス形成では、曲がりが数十ナノメートル以下の良好な直線性を有 するパターン形成が必要となる。これを成し遂げる一つの方法としては、三層レジスト 法が挙げられる。本手法は、ドライエッチングによる半導体レーザの端面加工時や、 一時期サブミクロン化合物半導体 MESFET作製の微細加工で用いられた。本手法 の一例を説明する。まず、下部フォトレジスト ZSiO 2 Z上部フォトレジスト構造を順次 形成する。その後、上部フォトレジストをパターユングし、それを用い SiOをドライエツ
2
チングする。さらに、上部フォトレジスト、 SiOをマスクとして下部のフォトレジストを酸
2
素プラズマにより加工する。ここで、酸素プラズマによりフォトレジストは垂直カ卩ェされ るとともに、残留ラジカルの拡散長だけ横方向にサイドエッチングが進む。上部マスク が数十ナノメートルオーダーで蛇行した形であったとしても、下部レジストはサイドエツ チングにより加工が進み、滑らかな形状に加工される。この様に加工したレジストをマ スクとして縦形構造であるソース電極/ソース ·ドレイン間絶縁膜 Zドレイン電極の加 ェを行うことで、綺麗な直線形状を有する断面ができ、トランジスタ用有機半導体層も 平坦な構造上に形成できる。ここで、記載する材料、例えば SiOについては、他の
2
絶縁膜である SiNや、金属である Ti膜など、種々の材料が選択可能で、特に上記し た材料に限定されるものではな 、。
[0042] 具体例では、ソース電極 2に Cr膜 ZTa膜 ZCr膜を、ソース'ドレイン電極間絶縁膜 3には SiNを、ドレイン電極 4には Ta膜 ZCr膜を用いた。また、ゲート絶縁膜 6に A1
2
O (アルミナ)を用いた。このゲート絶縁膜材料としては Ta O (タンタル酸ィ匕膜)を用
3 2 5
いた場合についても検討を行った。アルミナを用いた場合と比較して、タンタル酸ィ匕 膜を用いることで、同一ゲート絶縁膜膜厚時のゲート容量が増大し、それにより相互 コンダクタンスが増大する。これより、有機縦形トランジスタの電流駆動能力の増大が 図れ、トランジスタによる容量やアクティブ駆動する対象となる液晶素子、有機 EL素 子等の駆動時の応答時間が短くなるという長所がある。トランジスタ構造を簡便に作 製するために、フォトマスクは三枚としたが、有機縦形トランジスタの基本動作は十分 確認できる。ゲート電極 7は Mo膜 ZCr膜とし、パターユング時にフォトレジストの溶媒 、及び現像時に水溶液が、極力その内部に染みこなまいよう工夫した。
[0043] 実際の有機縦形トランジスタの工程手順を以下に示す。
[0044] 図 2は本発明の実施例を示す有機縦形トランジスタの製造工程断面図であり、図 2
(g)は、図 3に示した A— A' 線の断面図である。
[0045] (1)まず、図 2 (a)に示すように、ガラス基板 11上に Cr膜 12AZTa膜 12BZCr膜 1 2Cからなるソース電極 12を形成する。そのソース電極 12の下部 Cr膜 12Aは、その 後のドライエッチング時にガラス基板 11上へ力卩ェが及ばな 、ようにするエッチングス トツパの機能を果たす。すなわち、有機縦形トランジスタ作製時に基板上に下部 Cr膜 12Aを残しておくことで、基板が平坦に保て、有機縦形トランジスタ作製を歩留まり良 く行えるのみならず、有機縦形トランジスタ作製後の配線形成も容易となる。中間の T a膜 12Bは、低抵抗ィ匕のために用いた。上部の Cr膜 12Cはソースエッチング時のドラ ィエッチング用マスクである。 [0046] (2)次に、図 2 (b)に示すように、ソース電極 12の上部 Cr膜 12Cを硝酸アンモ-ゥ ムセリウム溶液を用いてレジスト加工した後、この上部 Cr膜 12Cをマスクとしてプラス、 マエッチングで Ta膜 12Bをドライカ卩ェした。なお、エッチングストツバの機能を果たし た下部の Cr膜 12Aはこのプロセス以降も残る。
[0047] (3)次いで、図 2 (c)に示すように、絶縁膜としての SiN膜 13を膜厚 0. 5 mで形成 した。この膜厚が 1. O /z mの際も、同様にプロセスが可能であることを確認した。
[0048] (4)次に、図 2 (d)に示すように、 Ta膜 14AZCr膜 14Bからなるドレイン電極 14を 形成した。
[0049] (5)次に、図 2 (e)に示すように、ドレイン電極 14の上部 Cr膜 14Bを硝酸アンモ-ゥ ムセリウム溶液を用いてレジスト加工した後、この Cr膜 14Bをマスクとして、 CFガスを
4 用いた反応性イオンエッチングにより Ta膜 14A及び SiN膜 13を垂直カ卩ェした。この 際の加工形状は、基板平面からの角度 70° のテーパ加工となった。その後、エッチ ング時のフロロカーボン付着物除去のため、 Arスパッタを行った。
[0050] (6)さらに、図 2 (f)に示すように、有機半導体活性層としてペンタセン膜 15、ゲート 絶縁膜として Al O膜 16、 Mo膜 17AZCr膜 17Bからなるゲート電極 17を形成した。
2 3
ここで、ソース電極 12Zソース'ドレイン電極間絶縁膜 13Zドレイン電極 14の側壁部 の形状は基板 11に対して垂直に近 、が、ペンタセン膜 15を蒸着により形成できるこ とを確認した。また、ソース'ドレイン間に 70° のテーパ加工が施されるため、垂直方 向から有機半導体活性層 15以降の薄膜形成を行っても、トランジスタとして十分動 作することを確認した。より均一性のよい薄膜形成には、ガラス基板 11を傾斜させ回 転蒸着する方法が望ましい。ただし装置の大型化を招くため、テーパ加工が有望で ある。ペンタセン膜 15の形成時の基板温度は、 70°Cとした。また、ゲート電極 17とし て Mo膜 17A、 Cr膜 17Bを形成した力 その後、フォトレジスト塗布、現像を行っても 、パターン下への溶液の染み込みやパターン剥がれはなかった。
[0051] 特に、ペンタセンは有機膜であり、密着性が良くないが、フォトレジスト塗布や現像と Vヽつた溶液につける工程でも剥がれな力 た。
[0052] (7)次に、図 2 (g)に示すように、ゲート電極 17、ゲート絶縁膜 16、及び有機半導体 活性層 15をドライエッチングにより加工する。これにより、下部にあったソース電極 12 、ドレイン電極 14が現れた。その後、スパッタエッチングを行うことで、 Cr膜 12Aがパ ターニングされる。
[0053] 上記のように構成したので、特に、ソース電極 12Z絶縁膜 13Zドレイン電極 14の 側壁部の形状は基板に対して垂直に近ぐそのため、その側壁部に蒸着でペンタセ ン膜 15を形成できることは重要である。
[0054] 図 3に、本発明の実施例を示す有機縦形トランジスタのレイアウト図を示す。 21がソ ース電極パターン、 22がドレイン電極パターン、 23がゲート電極パターンとなる。
[0055] 図 2に示したプロセスの後、絶縁膜の形成、コンタクトホールの形成、配線の形成を 行うことで、有機縦形トランジスタを用いた集積回路を製造できる。
[0056] 上記の工程により作製した本発明の有機縦形トランジスタは、ゲート電圧カ 5V時 のオン電流は Aで、フィッティングにより求められた電界効果移動度は 0. 025cm
2ZVsという値が得られた。
[0057] なお、本発明の有機縦形トランジスタのソース電極又はドレイン電極には、上記非 特許文献 10で述べられて 、るように、 Poly (ethylenedioxythiophene) /Poly (St yrenesulfonate)〔PEDOTZPSS〕膜（上記非特許文献 8)や、 Pt、 Ni、 Co、 Au、
Pd、 Wなどの高仕事関数材料を採用することにより、より一層の高性能化を図ること ができる。
[0058] また、有機半導体活性層として、 Hexacene, Heptacene等を使用すれば、より一 層の高移動度化を図ることができる。
[0059] また、ゲート電極にっ ヽては、ある程度の低抵抗化が望ま ヽ。しカゝしながら有機縦 形トランジスタの移動度が 1 cm2ZVsまで向上したとしても、そのオン抵抗は高々数 k ΩΖπιπιであることを考えると、シート抵抗として数百 ΩΖ口程度で十分である。有機 電'性 t¾分子膜である Poly (ethylenedioxythiophene; / Poly (Styrenesulfon ate)〔PEDOTZPSS〕膜を用いてもよい。また、基板としては、単にトランジスタを支 持するだけではなぐデバイスの信頼性向上のために低い透湿性、ガスバリア性等が 望まれる。そこで、通常はガラス基板が良好である力 条件を満たせば、フレキシブ ルであるプラスチック基板を用いてもよ!、。
[0060] さらにゲート絶縁膜としては Al O、 Ta Oに限定されるものではなぐそれらから化 学量論組成のずれた材料 (例えば、蒸着やスパッタと 、つた材料形成法により組成 ずれが生じるが、そうした、 AIO、 TaOであってもよい。）を挙げることができる。それ 以外の無機膜のみならず、絶縁性有機膜であるシァノエチルプルラン等も、ゲート絶 縁膜として適用可能である。
[0061] さらに、本発明の要素技術であるゲート絶縁膜積層技術としては、上記非特許文献
9に示された対向電極型スパッタ、電子サイクロトロン共鳴 (ECR)型化学気相成長、
ECRスパッタ等種々の技術が適用できる。
[0062] このように、本発明により、大電流を得ることができ、より性能の高いトランジスタ実現 が期待できる。
[0063] なお、本発明は上記実施例に限定されるものではなぐ本発明の趣旨に基づき種 々の変形が可能であり、これらを本発明の範囲から排除するものではない。
[0064] 本発明によれば、有機縦形トランジスタにお！/ヽて、垂直方向に積層して加工したソ ース ·ドレイン部を囲むように有機半導体活性層 Zゲート絶縁膜 Zゲート電極を形成 し、リソグラフィとドライエッチングを用いパターユング '力卩ェすることによって、集積可 能な構造を有し、かつ大電流を得ることができるようにしたものである。
産業上の利用可能性
[0065] 本発明の有機縦形トランジスタおよびその製造方法は、短チャネルィ匕を図ることが できる有機縦形トランジスタデバイスとして利用可能である。

Claims

請求の範囲
[1] (a)基板上に垂直方向に積層されるソース電極と、
(b)該ソース電極上に垂直方向に積層されるソース ·ドレイン電極間絶縁膜と、
(c)該ソース ·ドレイン電極間絶縁膜上に垂直方向に積層されるドレイン電極と、
(d)前記基板上の水平方向であって、前記ソース電極と、前記ソース'ドレイン電極間 絶縁膜と、前記ドレイン電極のそれぞれの両側に接触するように積層される有機半導 体活性層と、
(e)該有機半導体活性層に接触するように積層されるゲート絶縁膜と、
(f)該ゲート絶縁膜に接触するように積層されるゲート電極と、を有し、
(g)前記ゲート電極、前記ゲート絶縁膜、前記有機半導体活性層各々を加工するこ とを特徴とする有機縦形トランジスタ。
[2] 請求項 1記載の有機縦形トランジスタにおいて、前記ソース'ドレイン電極として、有 機導電性高分子膜を用いることを特徴とする有機縦形トランジスタ。
[3] 請求項 2記載の有機縦形トランジスタにお 、て、前記有機導電性高分子膜が Poly
(ethylenedioxythiophene) /Poly (Styrenesulfonate膜であることを特徴とす る有機縦形トランジスタ。
[4] 請求項 2記載の有機縦形トランジスタにお 、て、前記有機導電性高分子膜がチォ フェン系有機膜であることを特徴とする有機縦形トランジスタ。
[5] 請求項 1一 4の何れか一項記載の有機縦形トランジスタにおいて、前記トランジスタ のゲート絶縁膜が Al Oないしはそれから化学量論組成のずれた材料であることを特
2 3
徴とする有機縦形トランジスタ。
[6] 請求項 1一 4の何れか一項記載の有機縦形トランジスタにおいて、前記トランジスタ のゲート絶縁膜が Ta Oないしはそれから化学量論組成のずれた材料であることを
2 5
特徴とする有機縦形トランジスタ。
[7] 請求項 1一 6の何れか一項記載の有機縦形トランジスタにおいて、前記有機半導体 活性層がペンタセンであることを特徴とする有機縦形トランジスタ。
[8] 請求項 1一 6の何れか一項記載の有機縦形トランジスタにおいて、前記有機半導体 活性層がポリ一 3—へキシルチオフェンであることを特徴とする有機縦形トランジスタ。 請求項 1一 8の何れか一項記載の有機縦形トランジスタにおいて、前記ソース'ドレ イン電極間絶縁膜がシリコン窒化膜であることを特徴とする有機縦形トランジスタ。 請求項 1一 8の何れか一項記載の有機縦形トランジスタにおいて、前記ソース'ドレ イン電極間絶縁膜が有機絶縁性材料であることを特徴とする有機縦形トランジスタ。 請求項 1一 10の何れか一項記載の有機縦形トランジスタにおいて、前記ゲート電 極として、有機導電性高分子膜を用いることを特徴とする有機縦形トランジスタ。 請求項 11記載の有機縦形トランジスタにお 、て、前記ゲート電極としての有機導電 性 t¾分子膜;^ Poly (.ethylenedioxythiophene) / Poly (Styrenesulfonate) |"旲で あることを特徴とする有機縦形トランジスタ。
請求項 1一 12の何れか一項記載の有機縦形トランジスタにおいて、前記基板がガ ラス基板であることを特徴とする有機縦形トランジスタ。
請求項 1一 12の何れか一項記載の有機縦形トランジスタにおいて、前記基板がプ ラスチック基板であることを特徴とする有機縦形トランジスタ。
請求項 1一 14の何れか一項記載の有機縦形トランジスタにおいて、前記縦形構造 の形成角度が基板面に対し 45° カゝら 75° であることを特徴とする有機縦形トランジ スタ。
請求項 1一 15の何れか一項記載の有機縦形トランジスタにおいて、前記有機導電 性高分子膜形成以前にその膜質向上可能な表面処理を施すことを特徴とする有機 縦形トランジスタ。
請求項 16記載の有機縦形トランジスタにお 、て、前記表面処理が界面活性剤処 理であることを特徴とする有機縦形トランジスタ。
請求項 17記載の有機縦形トランジスタにお ヽて、前記界面活性剤処理がへキサメ チルジシラザン処理であることを特徴とする有機縦形トランジスタ。
請求項 17記載の有機縦形トランジスタにお ヽて、前記界面活性剤処理がオタタデ シルトリクロロシラン処理であることを特徴とする有機縦形トランジスタ。
請求項 1一 19の何れか一項記載の有機縦形トランジスタにおいて、前記ソース電 極 Z前記ソース ·ドレイン電極間絶縁膜 Z前記ドレイン電極の加工で、三層レジスト 加工を用いることを特徴とする有機縦形トランジスタ。 [21] 請求項 1一 20の何れか一項記載の、有機縦形トランジスタを作製する有機縦形トラ ンジスタの製造方法。
[22] 有機縦形トランジスタの製造方法において、垂直方向に積層して加工したソース'ド レイン部に有機半導体活性層 Zゲート絶縁膜 Zゲート電極を縦形に形成し、リソダラ フィとドライエッチングを用いパターユング '力卩ェすることによって、集積可能な構造に することを特徴とする有機縦形トランジスタの製造方法。
PCT/JP2005/000560 2004-03-17 2005-01-19 有機縦形トランジスタおよびその製造方法 WO2005091376A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006511130A JPWO2005091376A1 (ja) 2004-03-17 2005-01-19 有機縦形トランジスタおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004075571 2004-03-17
JP2004-075571 2004-03-17

Publications (1)

Publication Number Publication Date
WO2005091376A1 true WO2005091376A1 (ja) 2005-09-29

Family

ID=34993981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000560 WO2005091376A1 (ja) 2004-03-17 2005-01-19 有機縦形トランジスタおよびその製造方法

Country Status (3)

Country Link
JP (1) JPWO2005091376A1 (ja)
TW (1) TW200532854A (ja)
WO (1) WO2005091376A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103947A (ja) * 2005-10-06 2007-04-19 Seiko Epson Corp 薄膜トランジスタおよび電子デバイスを製造するための方法
JP2007258724A (ja) * 2006-03-24 2007-10-04 Merck Patent Gmbh 有機半導性配合体
EP2011173A1 (en) * 2006-04-27 2009-01-07 Organicid, Inc. Structure and fabrication of self-aligned high-performance organic fets
CN100466323C (zh) * 2005-12-28 2009-03-04 中国科学院化学研究所 一种非平面沟道有机场效应晶体管
JP2015062248A (ja) * 2009-11-28 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
WO2015083172A1 (en) * 2013-12-08 2015-06-11 Technion Research & Development Foundation Limited Electronic device
EP2924754A1 (en) * 2014-03-28 2015-09-30 Novaled GmbH Method for producing an organic transistor and organic transistor
US9653575B1 (en) 2016-05-09 2017-05-16 International Business Machines Corporation Vertical transistor with a body contact for back-biasing
US9704990B1 (en) 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US9812567B1 (en) 2016-05-05 2017-11-07 International Business Machines Corporation Precise control of vertical transistor gate length
US9842931B1 (en) 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US9853127B1 (en) 2016-06-22 2017-12-26 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US10217863B2 (en) 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10243073B2 (en) 2016-08-19 2019-03-26 International Business Machines Corporation Vertical channel field-effect transistor (FET) process compatible long channel transistors
US10312346B2 (en) 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407561B (zh) 2009-11-10 2013-09-01 Univ Nat Chiao Tung 一種壓力感測元件及其陣列
TWI557915B (zh) * 2014-03-05 2016-11-11 財團法人國家實驗研究院 垂直式電晶體元件及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174269A (ja) * 1998-12-04 2000-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2000269457A (ja) * 1999-03-17 2000-09-29 Hitachi Ltd 半導体素子及び半導体装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
WO2002073712A1 (en) * 2001-03-09 2002-09-19 Seiko Epson Corporation Pattering method
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174269A (ja) * 1998-12-04 2000-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2000269457A (ja) * 1999-03-17 2000-09-29 Hitachi Ltd 半導体素子及び半導体装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
WO2002073712A1 (en) * 2001-03-09 2002-09-19 Seiko Epson Corporation Pattering method
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103947A (ja) * 2005-10-06 2007-04-19 Seiko Epson Corp 薄膜トランジスタおよび電子デバイスを製造するための方法
JP4730275B2 (ja) * 2005-10-06 2011-07-20 セイコーエプソン株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN100466323C (zh) * 2005-12-28 2009-03-04 中国科学院化学研究所 一种非平面沟道有机场效应晶体管
JP2007258724A (ja) * 2006-03-24 2007-10-04 Merck Patent Gmbh 有機半導性配合体
US8314416B2 (en) 2006-03-24 2012-11-20 Merck Patent Gmbh Organic semiconductor formulation
EP2011173A1 (en) * 2006-04-27 2009-01-07 Organicid, Inc. Structure and fabrication of self-aligned high-performance organic fets
EP2011173A4 (en) * 2006-04-27 2011-08-03 Organicid Inc STRUCTURE AND FABRICATION OF SELF-ALIGNED HIGH PERFORMANCE ORGANIC FIELD EFFECT TRANSISTORS
JP2015062248A (ja) * 2009-11-28 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
WO2015083172A1 (en) * 2013-12-08 2015-06-11 Technion Research & Development Foundation Limited Electronic device
US10497789B2 (en) 2013-12-08 2019-12-03 Technion Research & Development Foundation Limited Electronic device
US9960239B2 (en) 2013-12-08 2018-05-01 Technion Research & Development Foundation Limited Electronic device
EP2924754A1 (en) * 2014-03-28 2015-09-30 Novaled GmbH Method for producing an organic transistor and organic transistor
WO2015144865A1 (en) * 2014-03-28 2015-10-01 Novaled Gmbh Method for producing an organic transistor and organic transistor
CN106463621A (zh) * 2014-03-28 2017-02-22 诺瓦尔德股份有限公司 制造有机晶体管的方法和有机晶体管
US20170149001A1 (en) * 2014-03-28 2017-05-25 Novaled Gmbh Method for Producing an Organic Transistor and Organic Transistor
US10497888B2 (en) 2014-03-28 2019-12-03 Novaled Gmbh Method for producing an organic transistor and organic transistor
US10629443B2 (en) 2015-12-31 2020-04-21 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US10297689B2 (en) 2016-05-05 2019-05-21 International Business Machines Corporation Precise control of vertical transistor gate length
US10050141B2 (en) 2016-05-05 2018-08-14 International Business Machines Corporation Precise control of vertical transistor gate length
US10236380B2 (en) 2016-05-05 2019-03-19 International Business Machines Corporation Precise control of vertical transistor gate length
US9812567B1 (en) 2016-05-05 2017-11-07 International Business Machines Corporation Precise control of vertical transistor gate length
US9653575B1 (en) 2016-05-09 2017-05-16 International Business Machines Corporation Vertical transistor with a body contact for back-biasing
US10916660B2 (en) 2016-05-09 2021-02-09 International Business Machines Corporation Vertical transistor with a body contact for back-biasing
US10312371B2 (en) 2016-06-09 2019-06-04 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US10090302B2 (en) 2016-06-09 2018-10-02 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US10593803B2 (en) 2016-06-09 2020-03-17 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US9842931B1 (en) 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US10211316B2 (en) 2016-06-22 2019-02-19 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US10418462B2 (en) 2016-06-22 2019-09-17 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US9853127B1 (en) 2016-06-22 2017-12-26 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US10541331B2 (en) 2016-06-28 2020-01-21 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10217863B2 (en) 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10243073B2 (en) 2016-08-19 2019-03-26 International Business Machines Corporation Vertical channel field-effect transistor (FET) process compatible long channel transistors
US9704990B1 (en) 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US10312346B2 (en) 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length

Also Published As

Publication number Publication date
JPWO2005091376A1 (ja) 2008-05-08
TW200532854A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
WO2005091376A1 (ja) 有機縦形トランジスタおよびその製造方法
Chen et al. Externally assembled gate-all-around carbon nanotube field-effect transistor
TWI515896B (zh) 自對準石墨烯電晶體
US9941380B2 (en) Graphene transistor and related methods
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
US8785911B2 (en) Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
US9559168B2 (en) Field effect transistors and methods of forming same
US10177328B2 (en) Electronic device and method of manufacturing the same
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
US9711613B2 (en) Stacked graphene field-effect transistor
JP2013128097A (ja) 両極性トランジスタデバイス構造およびその製造方法
TW201448306A (zh) 有機場效應電晶體製造方法及有機場效應電晶體
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
KR100592740B1 (ko) 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
US8658461B2 (en) Self aligned carbide source/drain FET
CN108376740B (zh) 复合沟道晶体管及其制备方法
US20040108569A1 (en) Polymer thin-film transistor with contact etch stops
CN103745994A (zh) 采用石墨烯的场效应晶体管及其制备方法
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
US7648852B2 (en) Low-voltage organic thin film transistor and fabrication method thereof
JP2008010676A (ja) 有機薄膜トランジスタ
WO2022021672A1 (en) Transistor and method for fabricating the same
JP5429848B2 (ja) 有機電界効果トランジスタ
Yun et al. Effect of self assembled monolayer on the energy structure of pentacene and Ru/Ti semiconductor–metal contact measured with in situ ultraviolet photoemission spectroscopy
JP2018006412A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006511130

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase