KR102480459B1 - 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자 - Google Patents

박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자 Download PDF

Info

Publication number
KR102480459B1
KR102480459B1 KR1020150191451A KR20150191451A KR102480459B1 KR 102480459 B1 KR102480459 B1 KR 102480459B1 KR 1020150191451 A KR1020150191451 A KR 1020150191451A KR 20150191451 A KR20150191451 A KR 20150191451A KR 102480459 B1 KR102480459 B1 KR 102480459B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
solvent
thin film
film transistor
selective
Prior art date
Application number
KR1020150191451A
Other languages
English (en)
Other versions
KR20170080175A (ko
Inventor
윤영준
김주영
송병권
장재원
정지영
최아정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150191451A priority Critical patent/KR102480459B1/ko
Priority to US15/168,342 priority patent/US9761818B2/en
Publication of KR20170080175A publication Critical patent/KR20170080175A/ko
Application granted granted Critical
Publication of KR102480459B1 publication Critical patent/KR102480459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H01L51/0508—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H01L51/0003—
    • H01L51/0007—
    • H01L51/0011—
    • H01L51/0017—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L2251/10—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/1307—Organic Field-Effect Transistor [OFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

게이트 전극을 형성하는 단계와, 게이트 전극 위에 게이트 절연막을 형성하는 단계와, 게이트 절연막 위에 유기 반도체층을 형성하는 단계와, 유기 반도체층 위에 용매 선택성 감광층을 형성하는 단계와, 유기 반도체층과 용매 선택성 감광층을 함께 패터닝하여 유기 반도체 패턴 및 용매 선택성 감광 패턴을 형성하는 단계, 및 유기 반도체 패턴 및 용매 선택성 감광 패턴 위에 유기 반도체 패턴과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법과, 이를 이용하여 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자에 관한 것이다.

Description

박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자{METHOD OF MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD, AND ELECTRONIC DEVICE COMPRISING THE THIN FILM TRANSISTOR}
박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 포함한다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 저분자 또는 고분자와 같은 유기 반도체(organic semiconductor)를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서, 평판 표시 장치 외에도 가요성에 기반한 가요성 표시 장치(flexible display device), 웨어러블 표시 장치(wearable display device) 등의 핵심 소자로 주목 받고 있으며, 표시 장치 외에도 RFID(radio frequency identification) 태그, 각종 센서 등과 같이, 박막 트랜지스터에 기반한 다양한 전자 기기에도 적용될 수 있다.
그러나 유기 반도체는 유기 물질의 특성 상 후속 공정에서 손상되기 쉬우므로, 상기 유기 물질을 후속 공정들로부터 보호할 수 있도록 유기 반도체 위에 보호층을 형성하는 경우, 유기 반도체와 보호층 각각 별도의 공정을 수행하여야 하므로, 박막 트랜지스터의 제조를 위하여 전체 공정에 소요되는 시간(tact time, 이하 택트 타임)이 증가하게 된다.
일 구현예는 공정 중 유기 반도체의 손상을 최소화하면서, 택트 타임을 개선할 수 있는 박막 트랜지스터의 제조 방법을 제공한다.
다른 구현예는 상기 제조 방법을 이용하여 제조된 박막 트랜지스터를 제공한다.
또 다른 구현예는 상기 박막 트랜지스터를 포함하는 전자 소자를 제공한다.
일 구현예에 따르면, 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 유기 반도체층을 형성하는 단계, 상기 유기 반도체층 위에 용매 선택성 감광층을 형성하는 단계, 상기 유기 반도체층과 상기 용매 선택성 감광층을 함께 패터닝하여 유기 반도체 패턴 및 용매 선택성 감광 패턴을 형성하는 단계 및 상기 유기 반도체 패턴 및 상기 용매 선택성 감광 패턴 위에 상기 유기 반도체 패턴과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법이 제공된다.
상기 패턴 형성 단계는, 하프톤 마스크를 사용하여 상기 용매 선택성 감광층을 노광하는 단계 및 상기 노광된 용매 선택성 감광층을 현상하는 단계를 포함할 수 있다.
상기 현상된 용매 선택성 감광층은 제1깊이를 갖는 제1그루브 및 상기 제1깊이와 다른 제2깊이를 갖는 제2그루브를 포함할 수 있다.
상기 제1깊이는 상기 용매 선택성 감광층의 두께보다 작을 수 있다.
상기 제2깊이는 상기 용매 선택성 감광층의 두께와 동일할 수 있다.
상기 현상된 용매 선택성 감광층은, 상기 유기 반도체층의 적어도 일부를 외부로 노출시킬 수 있다.
상기 패턴 형성 단계는, 상기 현상된 용매 선택성 감광층 및 상기 유기 반도체층 중 외부로 노출된 부분을 식각하는 단계를 포함할 수 있다.
상기 식각 단계는 건식 식각으로 수행할 수 있다.
상기 유기 반도체층 형성 단계는 용액 코팅 또는 증착으로 수행할 수 있다.
상기 용매 선택성 감광층 형성 단계는, 상기 유기 반도체와 비반응성인 조성물을 도포하는 단계를 포함할 수 있다.
상기 조성물은, 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물, 감광성 물질, 및 불소 함유 용매를 포함할 수 있다.
다른 구현예에 따르면, 상기 제조 방법에 의해 제조된 박막 트랜지스터가 제공된다.
또 다른 구현예에 따르면, 상기 박막 트랜지스터를 포함하는 전자 소자가 제공된다.
상기 전자 소자는 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 및 유기 센서 중 어느 하나를 포함할 수 있다.
공정 중 유기 반도체의 손상을 최소화하면서도, 택트 타임을 개선하여 대량 생산에 적합한 박막 트랜지스터의 제조 방법을 제공할 수 있다.
도 1는 일 구현예에 따른 박막 트랜지스터의 제조 방법을 이용하여 제조된 박막 트랜지스터를 나타낸 단면도이고,
도 2는 일 구현예에 따른 박막 트랜지스터의 제조 방법을 나타낸 흐름도이고,
도 3 내지 도 13은 일 구현예에 따른 박막 트랜지스터의 제조 과정을 순차적으로 나타낸 도면이다.
이하, 첨부한 도면을 참조하여 구현예를 상세히 설명한다. 그러나 개시된 기술적 사상은 설명하는 구현예에 한정되지 않고, 여러 가지 다양한 형태로 구현될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
일 구현예에서 "감광성 물질"은, 빛에 의하여 분해하거나 가교반응하는 감광성 작용기를 포함하는 고분자나 광가교제를 혼합함으로써 감광 재료로 되는 고분자를 의미한다.
우선, 일 구현예에 따른 박막 트랜지스터의 개략적인 구조에 대하여 도 1을 참고하여 설명한다.
도 1은 일 구현예에 따른 박막 트랜지스터의 제조 방법을 이용하여 제조된 박막 트랜지스터를 나타낸 단면도이다.
도 1을 참고하면, 기판(110) 위에 게이트 전극(120)이 형성되어 있다.
기판(110)은 예를 들어 투명 유리, 실리콘 또는 고분자 따위로 만들어질 수 있다. 게이트 전극(120)은 게이트 신호를 전달하는 게이트선과 연결되어 있으며, 예를 들어 금(Au), 구리(Cu), 니켈(Ni), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 또는 이들의 합금, 또는 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene), PEDOT (polyethylene dioxythiophene), PSS(polystyrenesulfonate), 및 이들의 조합으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
게이트 전극(120) 위에는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 예로는 폴리비닐알코올(polyvinyl alcohol) 화합물, 폴리이미드(polyimide) 화합물, 폴리아크릴(polyacryl) 화합물, 폴리스티렌(polystyrene) 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소(SiNx) 및 산화규소(SiO2)를 들 수 있다.
게이트 절연막(130)은, 후속 공정에서 형성되는 게이트 절연막(130)과 게이트 전극(120)이 전기적으로 연결될 수 있도록 비아 홀(via hole)이 형성되어 있다.
게이트 절연막(130) 위에는 유기 반도체 패턴(141)이 형성되어 있다. 유기 반도체 패턴(141)은 게이트 절연막(130)을 사이에 두고, 적어도 게이트 전극(120)과 중첩되는 위치에 형성되어 있을 수 있으며, 예를 들어 섬(island) 형상으로 형성되어 있을 수 있다. 유기 반도체 패턴(141)은 비아 홀을 통해 게이트 전극(120)과 접촉, 및 전기적으로 연결되어 있을 수 있다.
유기 반도체 패턴(141)은 저분자 또는 고분자 화합물로 만들어질 수 있으며, 예를 들어 펜타센 (pentacene)과 그 유도체, 테트라벤조포피린 (tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌 (polyphenylenevinylene)과 그 유도체, 폴리플러렌 (polyfluorene)과 그 유도체, 폴리티닐렌비닐렌 (polythienylenevinylene)과 그 유도체, 폴리티오펜 (polythiophene)과 그 유도체, 폴리티에노티오펜 (polythienothiophene)과 그 유도체, 폴리아릴아민 (polyarylamine)과 그 유도체, 프탈로시아닌 (phthalocyanine)과 그 유도체, 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 퍼릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체, 헤테로아센 또는 그 유도체 중에서 선택된 적어도 하나로 만들어질 수 있다.
유기 반도체 패턴(141)은 예를 들어 증착 방식을 통해 형성될 수 있으며, 상기 증착형 유기 반도체 물질로는 예를 들어 펜타센 또는 펜타센 유도체, 테트라벤조포피린 또는 테트라벤조포피린 유도체, 프탈로시아닌 또는 프탈로시아닌 유도체, 퍼릴렌 또는 퍼릴렌 유도체, 코로넨 또는 코로넨 유도체, 헤테로아센, 또는 헤테로아센 유도체와 같은 저분자 유기 반도체 물질일 수 있다.
한편, 유기 반도체 물질 중, 헤테로아센, 또는 헤테로아센 유도체는 벤조디티오펜, 벤조디티오펜의 유도체일 수 있으며, 벤조디티오펜의 유도체는 1 이상의 벤조디티오펜 화합물과 다른 고리 화합물이 서로 융합된 고리를 이루는 경우를 포함하고, 상기 고리 화합물은 융합 고리도 포함할 수 있다. 예를 들어, 다른 고리 화합물은 벤젠, 나프탈렌, 페난트렌, 또는 그의 유도체일 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 벤조디티오펜 유도체는, 하기 화학식 1 내지 화학식 3으로 표시되는 구조체들의 융합고리를 이룰 수 있다.
[화학식 1]
Figure 112015129456771-pat00001
[화학식 2]
Figure 112015129456771-pat00002
[화학식 3]
Figure 112015129456771-pat00003
상기 화학식 1 내지 화학식 3에서, R은 치환, 또는 비치환된 C1 내지 C20의 알킬기이고, *은 동일하거나 상이한 원자, 또는 화학식과 연결되는 부분을 의미하고, **는 수소 원자, 또는 동일하거나 상이한 원자 또는 화학식과 연결되는 부분을 의미한다.
벤조디티오펜 유도체는, 예컨대 아래 화학식 4로 표현되는 물질일 수 있으나, 반드시 이에 한정되는 것은 아니다.
[화학식 4]
Figure 112015129456771-pat00004
유기 반도체 패턴(141) 위에는 제1 용매 선택성 감광 패턴(151) 과 제2 용매 선택성 감광 패턴(152)이 형성되어 있다. 여기서 용매 선택성이란 특정 용매에 대해서 용해 등의 화학적 상호작용을 일으키고 유기 반도체 패턴(141)을 이루는 물질과 실질적으로 화학적 상호작용을 일으키지 않는 것, 즉 유기 반도체 패턴(141)을 이루는 물질과 비반응성인 것을 말하고, 상기 실질적으로 화학적 상호작용을 일으키지 않는다는 것 및/또는 비반응성인 것은 유기 반도체 패턴(141)을 이루는 유기 반도체 물질의 정렬 상태, 화학적 특성 및 전기적 특성에 영향을 미치지 않는 것을 말한다.
제1, 제2 용매 선택성 감광 패턴(151, 152)은 유기 반도체 패턴(141)을 이루는 물질과 실질적으로 화학적 상호작용을 일으키지 않는 조성물, 즉 유기 반도체 패턴(141)을 이루는 물질과 비반응성인 조성물로부터 형성될 수 있다. 상기 조성물은 불소 화합물, 감광성 물질 및 불소 함유 용매를 포함할 수 있다,
상기 불소 화합물은 불소 함유 저분자 화합물, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함할 수 있고 상기 감광성 물질은 빛에 의해 반응성을 가진 물질로 예를 들어 광 산 발생제(photo acid generator)일 수 있다.
상기 불소 화합물은, 예를 들어 퍼플루오르화된 고분자(perfluorinated polymer), 폴리테트라플루오로에틸렌(polytetrafluoroethylene, PTFE), 플루오르화된 에틸렌프로필렌(fluorinated ethylenepropylene, FEP), 폴리플루오로알콕시(poly fluoro alkoxy), 에틸렌테트라플루오로에틸렌(ethylene tetrafluoroethylene, ETFE), 폴리비닐리덴 플루오라이드(polyvinylidene fluoride, PVDF), 퍼플루오로(알케닐비닐 에테르)(perfluoro(alkenylvinyl ethers)), 에톡시노나플루오로부탄(ethoxynonafluorobutane), 또는 이들의 조합을 포함할 수 있다.
상기 조성물에는 예를 들어 상용성이 있는 중합체나 소수성을 가지는 각종 첨가제, 예를 들어 착색제, 가소제, 계면활성제, 커플링제 등을 선택적으로 첨가, 배합시킬 수도 있다. 소수성을 가지는 첨가제로는 Teflon(R)계 용액, Nafion(R)계 용액 등을 사용할 수 있다. 이러한 기타 첨가제들은 단독으로 사용하여도 좋고, 혹은 2 종 이상을 조합하여 사용하여도 좋다. 이러한 기타 첨가제의 첨가량은 본 발명의 기술분야에 속하는 당업자에 의해 결정될 수 있다.
한편, 제1 용매 선택성 감광 패턴(151)은 유기 반도체 패턴(141)보다 작은 폭으로 형성될 수 있으며, 제1 용매 선택성 감광 패턴(151)의 폭은 박막 트랜지스터의 채널 길이(channel length)와 실질적으로 같을 수 있다. 따라서 원하는 채널 길이에 따라 제1 용매 선택성 감광 패턴(151)의 폭을 조절할 수 있으며, 예를 들어 약 10 ㎛ 이하의 짧은 채널 길이도 용매 선택성 감광 패턴(151)의 폭을 조절함으로써 구현될 수 있다.
제1 용매 선택성 감광 패턴(151)은 유기 반도체 패턴(141)의 화학적 특성 및 전기적 특성에 영향을 미치지 않으면서도 후속 공정에서 플라즈마 및/또는 식각액, 현상액, 박리액과 같은 화학액으로부터 유기 반도체 패턴(141)의 채널 영역이 손상되는 것을 방지할 수 있다.
제2 용매 선택성 감광 패턴(152)은 유기 반도체 패턴(141) 위에 형성되되, 제1 용매 선택성 감광 패턴(151)이 형성된 영역을 제외한 영역에 형성될 수 있다. 제2 용매 선택성 감광 패턴(152)은 제1 용매 선택성 감광 패턴(151)을 사이에 두고 한 쌍이 서로 마주보도록 이격 배치되어 있을 수 있다. 제2 용매 선택성 감광 패턴(152) 또한 제1 용매 선택성 감광 패턴(151)과 마찬가지로, 후속 공정에서 유기 반도체 패턴(141)의 채널 영역이 손상되는 것을 방지할 수 있다.
제1, 제2 용매 선택성 감광 패턴(151, 152) 위에는 소스 전극(161) 및 드레인 전극(162)이 형성되어 있다. 소스 전극(161)은 데이터 신호를 전달하는 데이터선과 연결되어 있다. 소스 전극(161) 및 드레인 전극(162)은 예를 들어 금(Au), 구리(Cu), 니켈(Ni), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 또는 이들의 합금, 또는 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene), PEDOT (polyethylene dioxythiophene), PSS(polystyrenesulfonate), 및 이들의 조합으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
소스 전극(161) 및 드레인 전극(162)은 제1 용매 선택성 감광 패턴(151)을 사이에 두고 마주하고 있으며, 유기 반도체 패턴(141) 위에서 유기 반도체 패턴(141)과 전기적으로 연결되어 있다. 여기서 소스 전극(161) 및 드레인 전극(162)과 유기 반도체 패턴(141)이 전기적으로 연결되어 있다는 것은 소스 전극(161) 및 드레인 전극(162)이 유기 반도체 패턴(141)과 직접 접촉되는 구조뿐만 아니라 이들 사이에 반도전성 또는 도전성 물질이 개재되는 구조도 포함된다.
상술한 바와 같이, 일 구현예에 따른 박막 트랜지스터는 유기 반도체 패턴(141) 상부에서 유기 반도체 패턴(141)과 소스 전극(161) 및 유기 반도체 패턴(141)과 드레인 전극(162)이 전기적으로 연결되는 상부 접촉(top contact) 구조이다.
이와 같은 상부 접촉 구조는, 유기 반도체 패턴(141) 하부에서 유기 반도체 패턴(141)과 소스 전극(161), 및 유기 반도체 패턴(141)과 드레인 전극(162)이 전기적으로 연결되는 하부 접촉(bottom contact) 구조와 대비 유기 반도체 패턴(141)의 연속성을 보장하므로, 유기 반도체 패턴(141)의 채널을 안정적으로 형성할 수 있다. 또한 소스 전극(161) 및 드레인 전극(162)이 증착 및 패터닝 등의 공정을 거쳐서 형성된 후 유기 반도체 패턴(141)이 형성되는 것이 아니라 소스 전극(161) 및 드레인 전극(162)용 전극 물질이 진공 상태에서 유기 반도체층 상부에 직접 증착됨에 따라 유기 반도체 패턴(141)과 소스 전극(161) 및 유기 반도체 패턴(141)과 드레인 전극(162) 사이의 접촉 저항을 낮출 수 있다.
또한 일 구현예에 따른 박막 트랜지스터는 유기 반도체 패턴(141)의 채널 영역에 대응하는 위치에 유기 반도체 패턴(141)과 실질적으로 화학적 상호작용을 일으키지 않는 물질, 즉 유기 반도체 패턴(141)과 비반응성인 물질로 만들어진 제1, 제2 용매 선택성 감광 패턴(151, 152)을 형성함으로써 유기 반도체 패턴(141)의 화학적 특성 및 전기적 특성에 영향을 미치지 않으면서도 후속 공정에서 유기 반도체 패턴(141)의 채널 영역이 손상되는 것을 방지할 수 있다. 또한 제1 용매 선택성 감광 패턴(151)의 폭을 조절함으로써 박막 트랜지스터의 채널 길이를 제어할 수 있으므로, 예를 들어 약 10 ㎛ 이하, 예를 들어 약 5 ㎛ 이하의 짧은 채널 길이도 용이하게 구현할 수 있다. 이에 따라 유기 반도체 패턴(141)을 포함한 박막 트랜지스터의 성능을 개선할 수 있다.
상기 박막 트랜지스터는 반도체 소자, 평판 표시 장치, 에너지 장치 및 센서와 같은 다양한 전자 소자에 적용될 수 있다. 상기 전자 소자는 예를 들어 액정 표시 장치, 유기 발광 표시 장치, 태양 전지 및 유기 센서를 포함할 수 있다.
이하, 일 구현예에 따른 박막 트랜지스터의 제조 방법을, 도 2 내지 도 13와, 전술한 전술한 도 1을 함께 참고하여 설명한다.
도 2는 일 구현예에 따른 박막 트랜지스터의 제조 방법을 나타낸 흐름도이고, 도 3 내지 도 13은 일 구현예에 따른 박막 트랜지스터의 제조 과정을 순차적으로 나타낸 도면이다.
도 2를 참고하면, 일 구현예에 따른 박막 트랜지스터의 제조 방법은 게이트 전극을 형성하는 단계(S01), 게이트 전극 위에 게이트 절연막을 형성하는 단계(S02), 게이트 절연막 위에 유기 반도체층을 형성하는 단계(S03), 유기 반도체층 위에 용매 선택성 감광층을 형성하는 단계(S04), 유기 반도체층과 용매 선택성 감광층을 함께 패터닝하여 유기 반도체 패턴 및 용매 선택성 감광 패턴을 형성하는 단계(S05) 및 유기 반도체 패턴 및 용매 선택성 감광 패턴 위에 유기 반도체 패턴과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계(S06)를 포함할 수 있다.
도 3을 참고하면, 게이트 전극 형성 단계(S01)에서는 기판(110) 위에 도전층을 스퍼터링 방법으로 적층한 후 사진 식각하여 게이트 전극(120)을 형성한다.
다음, 도 4를 참고하면, 게이트 절연막 형성 단계(S02)에서는 게이트 전극(120) 위에 게이트 절연막(130)을 형성한다. 게이트 절연막(130)은 예를 들어 화학기상증착과 같은 건식 공정 또는 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정을 이용하여 형성할 수 있다.
게이트 절연막(130)은, 후속 공정에서 형성되는 게이트 절연막(130)과 게이트 전극(120)이 전기적으로 연결될 수 있도록 비아 홀(via hole)이 형성되어 있다.
다음, 도 5를 참고하면, 유기 반도체층 형성 단계(S03)에서는 게이트 절연막(130) 위에 유기 반도체층(140)을 형성한다. 유기 반도체층(140)은 예를 들어 화학기상증착과 같은 건식 공정 또는 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정으로 수행할 수 있다. 형성된 유기 반도체층(140)은 게이트 절연막(130)에 형성된 비아 홀을 통해 게이트 전극(120)과 접촉을 형성할 수 있다.
다음, 도 6을 참고하면, 용매 선택성 감광층 형성 단계(S04)에서는 유기 반도체층(140) 위에 용매 선택성을 가진 조성물을 도포하여 용매 선택성 감광층(150)을 형성한다.
상기 조성물은 예를 들어 유기 반도체층(140)과 실질적으로 화학 반응을 일으키지 않는 화합물, 즉 유기 반도체층(140)과 비반응성인 화합물을 포함하며, 예를 들어 전술한 바와 같이 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물, 감광성 물질, 및 불소 함유 용매를 포함할 수 있다. 상기 조성물은 예를 들어 스핀 코팅, 슬릿 코팅 또는 잉크젯 인쇄와 같은 용액 공정으로 도포될 수 있다.
한편, 용매 선택성 감광층(150)의 두께는 후속 공정인 패턴 형성 단계(S05)의 조건에 상응하도록 다양하게 변형 가능하며, 예를 들어 0.1 μm 이상, 예를 들어 0.2 μm 이상의 값을 가질 수 있고, 예를 들어 5 μm 이하, 예를 들어 3μm 이하, 예를 들어 2 μm 이하의 값을 가질 수 있다. 용매 선택성 감광층(150)의 두께가 상기 범위 내인 경우, 유기 반도체층(140)를 손상, 또는 열화시키지 않고도 후속 공정인 패턴 형성 단계에서 용매 선택성 감광층과 유기 반도체층에 형성되는 그루브(groove)의 높이를 용이하게 조절할 수 있다.
다음, 도 7을 참고하면, 유기 반도체 패턴 및 용매 선택성 감광 패턴 형성 단계(S05)에서는 우선, 용매 선택성 감광층(150) 위에 하프톤 마스크(halftone mask, 2)를 배치하고 노광한 후, 현상하는 과정을 거쳐 용매 선택성 감광층(150)에 도 8에 도시된 바와 같이 제1그루브(153)과 제2그루브(154)를 형성한다.
즉, 패턴 형성 단계(S05)는, 하프톤 마스크를 사용하여 용매 선택성 감광층(150) 일부를 먼저 패터닝함으로써, 용매 선택성 감광층(150) 상부면에 단차를 형성하는 제1 패터닝 단계를 포함한다.
일 구현예에 따른 하프톤 마스크(2)는 조사되는 파장대의 광을 완전히 투과시키는 투광부(2a)와, 조사되는 파장대의 광 일부만을 투과시키는 반투과부(2b)를 포함할 수 있다.
하프톤 마스크(2)의 기판은 유리, 플라스틱(폴리이미드, 폴리아미드, 액정 폴리아릴레이트, 폴리에틸렌테레프탈레이트, 폴리에테르에테르케톤, 폴리에테르술폰, 폴리에테르니트릴, 폴리에스테르, 폴리카보네이트, 폴리아릴레이트, 폴리술폰, 폴리에테르이미드등) 등과 같은 투명 기판이 사용될 수 있고, 투광부(2a)와 반투과부(2b)를 제외한 나머지 영역에는 조사되는 파장대의 광을 완전히 차단하는 재질로 이루어진 광차단층이 형성되어 있을 수 있다. 광차단층은, 예를 들어 크롬(Cr), 구리(Cu), 알루미늄(Al), 니켈(Ni)과 같은 금속, 또는 이들의 합금이나, 산화철, 실리콘, 산화게르마늄 또는 크롬 산화물 등과 같은 비금속, 또는 이들의 조합을 포함할 수 있다.
반투과부(2b)는 크롬 산화물, 몰리브덴 산화물 등의 비금속 또는 티탄, 탄탈 계열 등, 용융점이 높은 금속의 실리사이드 화합물을 포함할 수 있다. 반투과부(2b)는 조사되는 파장대의 광을 일부만 투과시킬 수 있다.
일 구현예에서, 반투과부(2b)를 통과한 광은 도 7 기준 용매 선택성 감광층(150)의 중심부 부근 점선 영역으로 조사되며, 이후, 노광을 거치면 도 8에 도시된 바와 같이 상기 용매 선택성 감광층(150) 중심부 부근에 서로 이격된 한 쌍의 제1그루브(153)를 형성할 수 있다.
형성된 제1그루브(153)는 제1깊이(H1)를 가지고, 제1깊이(H1)는 하프톤 마스크에 조사되는 광량, 유기 반도체층(140)의 두께, 반투과부(2b)의 소재, 반투과부(2b)의 두께 등에 따라 다양하게 변형될 수 있다.
한편 일 구현예에서, 투광부(2a)를 통과한 광은 도 7 기준 용매 선택성 감광층(150) 양 끝단 부근의 점선 영역으로 조사되며, 이후, 노광을 거치면 도 8에 도시된 바와 같이 상기 용매 선택성 감광층(150) 양 끝단 부근에 제2그루브(154)를 형성할 수 있다.
제2그루브(154)는 용매 선택성 감광층(150)의 두께와 동일한 제2깊이(H2)를 가질 수 있다. 즉, 제2그루브(154)는 용매 선택성 감광층(150)을 도 8을 기준으로 볼 때 상하방향으로 개방할 수 있으며, 이에 따라 제2그루브(154)와 인접한 반도체층(140)의 상부면은 외부로 개방되어 있을 수 있다.
제2그루브(154)는 투광부(2a)에 의해 투과된 광 전부가 조사되었던 영역이고, 제1그루브(153)는 반투과부(2b)에 의해 광 일부만이 조사되었던 영역이므로, 제2깊이(H2)는 제1깊이(H1)보다 크게 형성될 수 있다. 즉, 제1깊이(H1)는 적어도 용매 선택성 감광층(150)의 두께보다 작게 형성된다.
이와 같이 제1 패터닝 단계에서 제1그루브(153)를 용매 선택성 감광층(150)의 두께보다 작게 형성함으로써, 후속 식각 공정 진행 시 유기 반도체층(140) 중 제1그루브(153)와 접촉한 부분이 식각되는 것을 방지할 수 있다.
또한, 제1깊이(H1)와 제2깊이(H2)를 서로 다르게 형성함으로써, 후속 식각 공정에서 유기 반도체층(140)과 용매 선택성 감광층(150)을 함께 패터닝할 수 있다.
다음, 도 9를 참고하면, 도 8의 유기 반도체층(140)과 용매 선택성 감광층(150)을 함께 식각하여 유기 반도체 패턴(141)과 제1, 제2 용매 선택성 감광 패턴(151, 152)를 형성한다. 식각은 예를 들어 산소 플라즈마를 이용한 반응이온식각(reactive ion etching, RIE)과 같은 건식 식각으로 수행할 수 있다.
즉, 패턴 형성 단계(S05)에서는, 별도의 마스크를 사용하지 않고 일부 패터닝된 용매 선택성 감광층(150)과 유기 반도체층(140)을 동시에 패터닝하는 제2 패터닝 단계를 포함한다.
제2 패터닝 단계에서는 산소 플라즈마가 용매 선택성 감광층(150)의 표면과, 외부로 노출되어 있는 유기 반도체층(140) 표면으로 균일하게 공급될 수 있다. 이에 따라, 산소 플라즈마는 선택성 감광층(150), 및 유기 반도체층(140)의 노출된 표면을 도 9에 도시된 바와 같이 균일한 정도로 식각하여 제거할 수 있다. 선택성 감광층(150), 및 유기 반도체층(140) 각각에서, 산소 플라즈마에 의해 제거되는 부분은 도 9의 점선 부분과 같이 표시되어 있다.
그 결과, 유기 반도체층(140) 중 제1그루브(153)와 접촉하는 영역은 식각되고, 용매 선택성 감광층(150) 중 제2그루브(154)가 형성되어 있던 영역은 확장되어 유기 반도체 패턴(141) 일부를 외부로 노출한다. 상기 유기 반도체층(140)과 용매 선택성 감광층(150)의 식각 및 패터닝은 함께 수행될 수 있다.
한편, 유기 반도체 패턴(141) 및 제1, 제2 용매 선택성 감광 패턴(151, 152)을 형성하는 단계는 예를 들어 약 200 ℃ 이하, 예를 들어 180 ℃ 이하, 예를 들어 150 ℃ 이하, 예를 들어 100 ℃ 이하에서 수행할 수 있다. 이와 같이 비교적 저온에서 수행함으로써 하부에 위치하는 유기 반도체 패턴(141)이 열화되는 것을 방지할 수 있다.
도 10은 패턴 형성 단계(S05)가 완료된 후, 상부에서 바라본 도 9의 적층 구조체를 나타낸 도면이다. 유기 반도체 패턴(141)의 위에는 용매 선택성 감광층(150)이 위치되되, 유기 반도체 패턴(141) 상부면 일부가 외부로 노출되도록 한 쌍의 제1그루브(153)가 형성되어 있다. 유기 반도체 패턴(141)의 아래에는 게이트 전극(120)이 위치되며, 유기 반도체 패턴(141)과 게이트 전극(120)은 전술한 비아 홀을 통해 전기적으로 연결되어 있다.
다음, 도 11 내지 도 13을 참고하면, 소스 전극 및 드레인 전극 형성 단계(S06)에서는 우선 도전층(160)과 감광막(170)을 순차적으로 형성한다.
도전층(160)은 제1, 제2 용매 선택성 감광 패턴(151, 152)과 유기 반도체 패턴(141)을 덮도록, 스퍼터링 등의 방법으로 형성할 수 있다.
감광막(170)은 도전층(160) 위에 감광성 조성물을 도포 등의 방법을 통해 형성한다. 감광막(170)은 전술한 용매 선택성 감광층(150) 형성용 조성물과 동일한 조성물을 사용하여 형성할 수 있으나, 이에 한정되지 않는다.
다음, 도포된 감광막(170) 위에 개구 패턴(4a)을 갖는 마스크(4)를 배치하고 노광한 후, 현상하는 과정을 거쳐 도 12에 도시된 바와 같이 감광막(170)에 개구 패턴(4a)에 상응하는 패턴을 형성한다.
다음, 도 13에 도시된 바와 같이 패터닝된 감광막(170)을 마스크로 하여 도전층(160)을 사진 식각함으로써 소스 전극(161) 및 드레인 전극(162)을 형성하고 감광막(170)을 제거함으로써, 전술한 도 1에 도시된 박막 트랜지스터(100)를 제조할 수 있다.
일 구현예에 따르면, 상기 도전층(160) 사진 식각 공정 중 소스 전극(161)과 드레인 전극(162) 사이에 채널(163)이 형성되고, 채널(163)은 유기 반도체 패턴(141)을 향해 확장되지만, 제1 용매 선택성 감광 패턴(151)에 의하여 채널(163)의 확장이 저지된다. 즉, 제1 용매 선택성 감광 패턴(151)은 후속 공정 중 산소 플라즈마, 또는 식각액 등이 유기 반도체 패턴(141)에 침투하는 것을 차단할 수 있다. 이에 따라, 후속 공정 중 유기 반도체 소자의 열화가 최소화되는 박막 트랜지스터를 제공할 수 있다.
기존의 유기 반도체 패턴 형성 공정은, 게이트 절연막 위에 유기 반도체층을 도포한 후 패터닝하여 유기 반도체 패턴을 형성한 후, 그 위에 다시 보호층으로 감광층을 도포한 후 패터닝하는 과정을 거쳐 수행된다. 이에 따라 기존의 유기 반도체 및 감광층 패턴 형성 시, 마스크를 이용한 노광 공정과, 노광된 감광층을 식각액 등의 습식 식각 방법을 통해 현상하는 공정이 각각 한 차례씩, 총 두 차례에 걸쳐 수행되어야 한다.
다만, 이러한 마스크 공정의 경우, 각 공정마다 요구되는 패턴을 갖는 마스크를 준비해야 하고, 마스크 공정 수가 증가할 때마다 이러한 마스크를 배치하여 공정을 수행하는 시간과, 이에 수반하는 습식 공정인 현상 및 스트립 공정 시간이 부가되고, 마스크를 교체하는 시간이 증가하므로, 택트 타임은 감소하게 된다. 즉, 마스크 공정 수가 늘어날 수록 소자의 대량 생산에는 적합하지 않다.
다만, 일 구현예에 따르면, 패턴 형성 단계(S05)에서 하나의 마스크만을 사용하여 유기 반도체층(140)과 용매 선택성 감광층(150)을 동시에 패터닝할 수 있으므로, 택트 타임을 개선할 수 있으며, 소자의 대량 생산에도 적합하다.
또한, 유기 반도체층(140)과 용매 선택성 감광층(150) 형성 시 기존 대비 습식 공정에 해당하는 현상 및 스트립 공정을 생략할 수 있으므로, 습식 공정에 투입되는 식각액 등으로부터 유기 반도체층(140)이 손상되는 것을 미연에 방지할 수 있다.
이하 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 　다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
박막 트랜지스터의 제조
실시예
유리 기판 위에 스퍼터링 방법으로 몰리브덴을 적층한 후 사진 식각하여 게이트 전극을 형성한다. 이어서 화학기상증착 방법으로 산화규소를 증착하여 게이트 절연막을 형성한다. 이어서 게이트 절연막의 표면에 옥타데실트리클로로실란(Octadecyltrichlorosilane)을 이용하여 자기조립층을 형성한다. 이어서 하기 화학식 4로 표현되는 헤테로아센계 유기 반도체를 진공 증착하여 유기 반도체 박막을 형성한다.
[화학식 4]
Figure 112015129456771-pat00005
이어서 에톡시노나플루오로부탄(C4F9OC2H5, 3MTMNoVecTM Co.), 광 산 발생제, 및 불소 함유 용매를 포함한 조성물을 도포하여 불소 함유 감광막을 형성한 후 하프톤 마스크를 이용하여 50 mJ/cm2 의 에너지를 갖는 365 nm(i-line) 광을 조사하여 용매 선택성 감광막을 노광한 후, 현상한다. 이어서 일부 패터닝된 용매 선택성 감광막과 유기 반도체 박막에 100 sccm, 75 mTorr의 O2 플라즈마를 300 W 조건에서 30 초 동안 가하여 식각 처리함으로써, 유기 반도체 패턴과 용매 선택성 감광막 패턴을 형성한다. 이어서 스퍼터링 방법으로 금(Au) 박막과 포토레지스트 감광막(동진세미캠 社, DS-S700, positive PR)을 순차 적층한 후 사진 식각하여 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
기준예
전술한 실시예와 동일한 방법을 통해 유기 반도체 박막을 형성하고, 그 위에 전술한 실시예와 동일한 불소 함유 감광막을 형성한 후, 사진 식각한다. 이어서 패터닝된 감광막을 마스크로 하여 유기 반도체 박막을 산소 플라즈마로 식각하여 유기 반도체 패턴을 형성한다. 이어서 패터닝된 감광막을 박리해낸다.
이어서, 전술한 실시예와 동일한 불소 함유 감광막을 유기 반도체 패턴 위에 형성한 후, 사진 식각을 통해 용매 선택성 감광막 패턴을 형성한다. 이어서 전술한 실시예와 동일한 방법을 거쳐 박막 트랜지스터를 제조한다.
평가
실시예과 기준예에 따른 박막 트랜지스터의 특성을 평가한다. 실시예와 기준예에 따른 박막 트랜지스터의 전하 이동도와, 전체 공정 중 마스크 공정이 수행된 횟수를 평가하여, 그 결과를 표 1에 나타낸다.
실시예 기준예
전하이동도(㎠/Vㆍs) 2.949 3.098
문턱 전압 (V) -4.7 -1.0
스윙 전압 (V) 1.57 1.02
Ion (A) 1.60ㆍ10-4 1.65ㆍ10-4
Ioff (A) 4.66ㆍ10-11 1.79ㆍ10-13
마스크 공정수 (회) 3 4
상기 표 1에서, 게이트 전압은 -40 V 내지 +40 V 로 스윕(sweep)한 것이고, 드레인 전압은 -40 V이다. 또한, Ion은 최대 전류값이고, Ioff 는 차단누설전류이다.
표 1을 참고하면, 실시예에 따른 박막 트랜지스터는 기준예와 동등한 수준의 전하이동도, 및 기타 특성들을 나타내는 것을 확인할 수 있다. 또한, 실시예는 기준예 대비 유기 반도체 패턴과 용매 선택성 감광막 패턴을 하나의 마스크 공정으로 패터닝 가능하므로, 현상 및 스트립 공정을 포함하여, 마스크 공정에 소요되는 시간을 절감할 수 있다. 즉, 일 구현예에 따르면 택트 타임이 개선되어 대량 생산에 적합한 박막 트랜지스터의 제조 방법을 제공할 수 있다.
또한, 기준예의 경우, 유기 반도체 패턴 위에 형성된 용매 선택성 감광막을 현상 공정과 같은 별도의 습식 공정을 통해 패터닝해야 하므로, 식각액 등의 습식 환경에 의한 유기 반도체 소자 특성이 저하될 수 있다.
다만, 실시예의 경우, 용매 선택성 감광 패턴을 먼저 일부 패터닝하여 유기 반도체 박막 표면을 일부 노출시키고, 이후 건식 식각을 통해 용매 선택성 감광 패턴과 유기 반도체 박막 표면을 함께 패터닝함으로써, 유기 반도체 박막의 습식 환경 노출을 최소화 할 수 있다. 즉, 일 구현예에 따르면 공정 중 유기 반도체의 손상이 최소화될 수 있는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
100: 박막 트랜지스터 110: 기판
120: 게이트 전극 130: 게이트 절연막
141: 유기 반도체 패턴 151: 제1 용매 선택성 감광 패턴
152: 제2 용매 선택성 감광 패턴 161: 소스 전극
162: 드레인 전극 163: 채널

Claims (14)

  1. 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 위에 용매 선택성 감광층을 형성하는 단계;
    상기 유기 반도체층과 상기 용매 선택성 감광층을 함께 패터닝하여 유기 반도체 패턴 및 용매 선택성 감광 패턴을 형성하는 단계; 및
    상기 유기 반도체 패턴 및 상기 용매 선택성 감광 패턴 위에 상기 유기 반도체 패턴과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 패턴 형성 단계는,
    하프톤 마스크를 사용하여 상기 용매 선택성 감광층을 노광하는 단계; 및
    상기 노광된 용매 선택성 감광층을 현상하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  3. 제2항에서,
    상기 현상된 용매 선택성 감광층은,
    제1깊이를 갖는 제1그루브; 및
    상기 제1깊이와 다른 제2깊이를 갖는 제2그루브;
    를 포함하는 박막 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 제1깊이는 상기 용매 선택성 감광층의 두께보다 작은 박막 트랜지스터의 제조 방법.
  5. 제3항에서,
    상기 제2깊이는 상기 용매 선택성 감광층의 두께와 동일한 박막 트랜지스터의 제조 방법.
  6. 제2항에서,
    상기 현상된 용매 선택성 감광층은, 상기 유기 반도체층의 적어도 일부를 외부로 노출시키는 박막 트랜지스터의 제조 방법.
  7. 제6항에서,
    상기 패턴 형성 단계는,
    상기 현상된 용매 선택성 감광층, 및 상기 유기 반도체층 중 외부로 노출된 부분을 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  8. 제7항에서,
    상기 식각 단계는 건식 식각으로 수행하는 박막 트랜지스터의 제조 방법.
  9. 제1항에서,
    상기 유기 반도체층 형성 단계는 용액 코팅 또는 증착으로 수행하는 박막 트랜지스터의 제조 방법.
  10. 제1항에서,
    상기 용매 선택성 감광층 형성 단계는,
    상기 유기 반도체와 비반응성인 조성물을 도포하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  11. 제10항에서,
    상기 조성물은,
    불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물;
    감광성 물질; 및
    불소 함유 용매를 포함하는 박막 트랜지스터의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항의 방법에 따라 제조된 박막 트랜지스터.
  13. 제12항에서,
    상기 박막 트랜지스터를 포함하는 전자 소자.
  14. 제13항에서,
    액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 및 유기 센서 중 어느 하나를 포함하는 전자 소자.
KR1020150191451A 2015-12-31 2015-12-31 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자 KR102480459B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150191451A KR102480459B1 (ko) 2015-12-31 2015-12-31 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자
US15/168,342 US9761818B2 (en) 2015-12-31 2016-05-31 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and electronic device comprising the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191451A KR102480459B1 (ko) 2015-12-31 2015-12-31 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20170080175A KR20170080175A (ko) 2017-07-10
KR102480459B1 true KR102480459B1 (ko) 2022-12-21

Family

ID=59226840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191451A KR102480459B1 (ko) 2015-12-31 2015-12-31 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자

Country Status (2)

Country Link
US (1) US9761818B2 (ko)
KR (1) KR102480459B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177191B1 (en) * 2017-11-24 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
KR102252433B1 (ko) * 2019-03-29 2021-05-14 서울대학교 산학협력단 유기 반도체 박막에서의 도판트 분자 확산 억제 방법
KR102252709B1 (ko) * 2019-03-29 2021-05-14 서울대학교 산학협력단 유기 반도체 트랜지스터

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004020760A (ja) 2002-06-14 2004-01-22 Hitachi Ltd フォトマスク及びその製造方法
KR100751356B1 (ko) 2005-12-28 2007-08-22 삼성에스디아이 주식회사 미세패턴 형성방법 및 이를 이용한 박막 트랜지스터의제조방법
KR100833772B1 (ko) 2007-06-20 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20090079569A (ko) * 2008-01-18 2009-07-22 삼성전자주식회사 박막 트랜지스터 기판과 이의 제조 방법
KR20130134389A (ko) 2012-05-31 2013-12-10 세계화학공업(주) 접착성 테이프의 배면 부착성 개선을 위한 이형재의 배면 코팅 방법 및 이에 의해 제조된 접착성 테이프, 이의 제조에 사용되는 그라비아 롤
US9887373B2 (en) * 2013-11-06 2018-02-06 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
KR102277814B1 (ko) * 2013-11-06 2021-07-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
CN104091886B (zh) * 2014-07-04 2016-11-23 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置

Also Published As

Publication number Publication date
KR20170080175A (ko) 2017-07-10
US20170194583A1 (en) 2017-07-06
US9761818B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100015664A (ko) 유기 박막 트랜지스터들
JP2007088471A (ja) 表示装置と表示装置の製造方法｛ｄｉｓｐｌａｙａｐｐａｒａｔｕｓａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ｝
JP2007140520A (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP6702304B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006128623A (ja) 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102480459B1 (ko) 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자
EP2871684B1 (en) Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
KR101039024B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20190012429A (ko) 박막 트랜지스터 및 그 제조 방법
KR101458902B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR100858812B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
US20180123064A1 (en) Method of manufacturing thin film transistor, thin film transistor, and electronic device comprising the thin film transistor
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
US8001491B2 (en) Organic thin film transistor and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant