KR102252433B1 - 유기 반도체 박막에서의 도판트 분자 확산 억제 방법 - Google Patents

유기 반도체 박막에서의 도판트 분자 확산 억제 방법 Download PDF

Info

Publication number
KR102252433B1
KR102252433B1 KR1020190037001A KR20190037001A KR102252433B1 KR 102252433 B1 KR102252433 B1 KR 102252433B1 KR 1020190037001 A KR1020190037001 A KR 1020190037001A KR 20190037001 A KR20190037001 A KR 20190037001A KR 102252433 B1 KR102252433 B1 KR 102252433B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
thin film
semiconductor thin
dopant molecules
diffusion
Prior art date
Application number
KR1020190037001A
Other languages
English (en)
Other versions
KR20200114749A (ko
Inventor
이탁희
김영록
강기훈
Original Assignee
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교 산학협력단 filed Critical 서울대학교 산학협력단
Priority to KR1020190037001A priority Critical patent/KR102252433B1/ko
Publication of KR20200114749A publication Critical patent/KR20200114749A/ko
Application granted granted Critical
Publication of KR102252433B1 publication Critical patent/KR102252433B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • H01L51/105
    • H01L51/0012
    • H01L51/0017
    • H01L51/0545
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 반도체 박막에서의 도판트 분자 확산 억제 방법으로, 기판 상에 유기 반도체 박막을 형성하는 단계와, 유기 반도체 박막의 상부에 도판트 분자를 열증착 단계와, 유기 반도체 박막의 상부를 플라즈마 에칭하는 단계를 포함하되, 도판트 분자 및 유기 반도체는 도판트 분자가 유기 반도체 내에서 고체상 확산(solid-state diffusion)되는 물질 조합이다.

Description

유기 반도체 박막에서의 도판트 분자 확산 억제 방법{METHOD FOR SUPPRESSING DOPANT MOLECULE DIFFUSION ON ORGANIC SEMICONDUCTOR FILM}
본 발명은 반도체 제조 방법에 관한 것으로서, 보다 상세하게는, 유기 반도체 박막에서의 도판트 분자 확산 억제 방법에 관한 것이다.
유기 반도체 재료로 이루어진 채널층을 포함하는 박막 트랜지스터인 유기 반도체 트랜지스터가 주목받고 있다. 유기 박막 트랜지스터는 경량· 플렉시블화가 가능해져, 내충격성, 휴대성이 뛰어난 차세대 디스플레이로의 응용이 기대되고 있다. 유기 박막 트랜지스터는 가용성 저분자 유기 반도체 및 고분자 유기 반도체를 도포하여 반도체로서 이용할 수 있다. 인쇄법을 이용함으로써 대면적 프로세스를 적용할 수 있어, 대폭적인 비용 절감을 기대할 수 있다. 유기 반도체는 저온 형성이 가능하기 때문에 플라스틱 기판 등의 플렉시블 기판을 이용할 수 있다는 이점도 있다.
이러한 유기 반도체 트랜지스터는, 채널층을 형성하는 유기 반도체 패턴과, 유기 반도체 패턴에 접속되는 금속의 소스 전극 및 드레인 전극을 구비하고 있다. 그런데, 유기 반도체 물질과 소스 전극 및 드레인 전극 사이의 높은 컨택저항(contact resistance)으로 인해 유기 전자 소자의 성능에 제한점이 있다. 이를 개선하기 위해서 여러 방법론 중에 유기 반도체 영역에 도판트 분자(dopant molecule)로 도핑을 하여 컨택 저항을 줄여주는 방법이 있다.
이와 유사하게 기존 실리콘 기반 전자 소자에서 도핑에 의한 컨택 저항 향상 기술들이 발명되어 왔지만, 실리콘과 달리 유기 반도체에서는 호스트(유기 반도체 분자)와 도판트 분자 사이의 약한 결합으로 인한 도판트 분자의 확산이 유기전자소자의 신뢰도에 지대한 영향을 미친다. 특히, 유기반도체박막 안에서 도판트 분자의 확산은 주로 이온화되지 않은 중성 도판트에 의해 발생한다고 알려져 있어서 도판트 분자의 확산을 제어하기 어렵다고 알려져 있다. 즉, 유기반도체박막 위에 도판트 분자를 증착할 경우 이온화 되지 않은 중성 도판트 분자들은 주로 반도체 박막 표면에 남아있을 것으로 예상되는데, 이렇게 박막 표면에 남아있는 중성 도판트 분자들은 증착 이후에 확산되어 유기 반도체 박막에서 도핑을 원치 않는 영역까지 도핑하게 된다.
따라서 유기반도체의 전자소자로의 활용성을 증대, 특히 금속전극과 유기반도체물질간의 컨택저항 감소를 위한 도핑방법론의 응용을 위하여 도판트 분자의 확산을 억제할 필요가 있다.
대한민국 특허등록공보 제10-0659103호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명은 유기반도체 박막 전도성 및 전기적 특성 변화를 위해 도판트 물질을 주입하여 도핑을 할 때, 유기 반도체 박막 표면에 남아있는 중성 도판트 분자들은 증착 이후에 확산되어 도핑을 원치 않는 영역까지 도핑하는 것을 억제하기 위한 유기 반도체 박막에서의 도판트 분자 확산 억제 방법을 제안한다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 분명해질 것이다.
본 발명은 유기 반도체 박막에서의 도판트 분자 확산 억제 방법으로, 기판 상에 유기 반도체 박막을 형성하는 단계와, 유기 반도체 박막의 상부에 도판트 분자를 열증착 단계와, 유기 반도체 박막의 상부를 플라즈마 에칭하는 단계를 포함하되, 도판트 분자 및 유기 반도체는 도판트 분자가 유기 반도체 내에서 고체상 확산(solid-state diffusion)되는 물질 조합이다.
본 발명에 따르면, 유기반도체 박막 표면 위의 중성 도판트 분자들을 제거하기 위해 유기반도체의 성능에 큰 영향을 미치지 않는 비활성 물질인 아르곤(Ar) 플라즈마 에칭을 도입하여 표면의 중성 도판트 분자를 제거하고 도판트 확산을 억제할 수 있다. 또한, 남아있는 중성 도판트 분자들의 확산을 억제하기 위해서 유기반도체박막에 손상을 주지 않는 불소화폴리머로 반도체박막위에 보호층을 형성할 경우 도판트의 확산이 억제할 수 있다.
이를 통해서 도핑을 사용하는 유기전자소자의 안정성을 향상시킬 수 있어, 유기반도체의 컨택저항 개선 방법론 중 하나인 도판트 분자를 활용한 유기반도체박막의 도핑이 확대된다. 이를 통해 유기전자소자인 유기트랜지스터 및 유기태양전지 등이 보다 더 실용성을 갖추게 될 것으로 기대된다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 반도체 박막에서의 도판트 분자 확산 억제 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 유기 반도체 박막에서의 도판트 분자 확산 억제 공정 예를 도시한 도면이다.
도 3a는 아르곤 에칭 처리되지 않은 유기 반도체 표면에서의 도판트 분자의 확산을 도시한 도면이다.
도 3b는 아르곤 에칭 처리된 유기 반도체 표면에서의 도판트 분자의 확산을 도시한 도면이다.
도 4a는 아르곤 에칭 처리되지 않은 유기 반도체 표면에서의 중성 도판트 분자 농도를 시뮬레이션한 도면이다.
도 4b는 아르곤 에칭 처리된 유기 반도체 표면에서의 중성 도판트 분자 농도를 시뮬레이션한 도면이다.
도 5a는 아르곤 에칭 처리되지 않은 유기 반도체 물질의 도핑 정도를 시뮬레이션한 도면이다.
도 5b는 아르곤 에칭 처리된 유기 반도체 물질의 도핑 정도를 시뮬레이션한 도면이다.
도 6은 본 발명에 따른 CYTOP 보호층 도입 여부에 따른 트랜지스터의 ON/OFF 비율 변화도이다.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
달리 정의하지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 발명이 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 상충되는 경우, 정의를 포함하는 본 명세서가 우선할 것이다.
본 명세서에서 설명되는 것과 유사하거나 동등한 방법 및 재료가 본 발명의 실시 또는 시험에 사용될 수 있지만, 적합한 방법 및 재료가 본 명세서에 기재된다.
도 1은 본 발명의 일 실시예에 따른 유기 반도체 박막에서의 도판트 분자 확산 억제 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 일 실시예에 따른 유기 반도체 박막에서의 도판트 분자 확산 억제 공정 예를 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기 반도체 박막에서의 도판트 분자 확산 억제 방법에서 기판의 상부에 유기 반도체 박막을 형성하는 단계(S110)와, 유기 반도체 박막의 상부에 도판트 분자를 열층착 단계(S120)와, 열증착 단계(S120) 이후에, 유기 반도체 박막의 상부를 플라즈마 에칭하는 단계(S130)를 포함할 수 있다. 부가적으로, 에칭된 유기 반도체 박막의 상부에 보호막을 형성하는 단계(S140)를 더 포함할 수 있다.
여기서, 유기 반도체 박막이 형성되는 기판은 게이트 전극(10)의 상부에 게이트 절연층(20)이 형성되어 있는 것일 수 있다. 구체적으로, 도 2를 참조하면, 게이트 전극(10)은 채널층인 유기 반도체 박막(40)의 전기적 특성을 제어하기 위한 것으로, 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 실리콘(Si)이나 금속을 포함할 수 있다. 금속은, 예를 들어 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
또한, 게이트 절연층(20)은, 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다.
제조 용이성 측면에서 게이트 전극(10)은 실리콘(Si), 게이트 절연층(20)은 실리콘 산화물(예를 들어, SiO2)인 것이 바람직하다.
또한, 부가적으로, S110 단계를 수행하기 이전에, 게이트 절연층(20)이 성장된 후, 클리닝 과정을 거치게 된다. 이는 실리콘 기판의 불순물 제거를 위한 것으로, 일 예로, 실리콘 기판은 탈 이온수(Deionized Water), 이소프로필알코올(Isopropyl Alcohol, IPA), 아세톤(Acetone)과 같은 세척 용매를 사용하여 초음파 방식으로 약 10분 간 세척된다.
또한, 도면에는 도시되어 있지 않지만, 기판은 트랜지스터 제조를 위해 게이트 절연층(20)의 상부에, 서로 이격된 접촉하는 소스 전극 및 드레인 전극이 형성되어 있을 수 있다. 일 실시 예에 따라, 소스 전극 및 드레인 전극은 Pt, Ru, Au, Ag, Mo, Ti, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 전도성 산화물 등을 사용하여 형성될 수 있다. 그리고, 일 실시 예에 따라, 전극은 금속에 따라 각각 상이한 두께로 형성될 수 있는데, 예컨대 티타늄(Ti)일 경우 2nm, 금(Au)의 경우 30 nm 두께로 형성될 수 있다. 또한, 소스 전극 및 드레인 전극은 진공 전자빔 증착기(electron beam evaporator) 등을 이용하여 기판 상에 쉐도우 마스크를 가지고 증착될 수 있는데, 이때 진공 전자빔 증착기의 압력은 10-7 Torr이고, 증착 속도 0.5 Å/s일 수 있다.
또한, 도 2를 참조하면, 기판에는 옥타데실트리클로로실란(octadecyltrichlorosilane, OTS)(30)으로 자기조립박막(Self-assembled monolayer (SAM)))(30)이 형성되어 있는 것일 수 있다. 예컨대, 기판 표면성질의 최적화를 위해서 산소(O2) 플라즈마 에칭(50W, 2분) 처리된 후, 기판을 질소 환경의 글러브 박스 안에서 OTS 30 mM(anhydrous toluene) 용액에 12 시간 가량 담가 놓아, 옥타데실트리클로로실란(octadecyltrichlorosilane, OTS)으로 자기조립박막(Self-assembled monolayer, SAM)(30)이 형성될 수 있다. 이는 추후 형성되는 유기 반도체 층의 결정화도(crystallinity)를 높여서 유기 반도체 박막의 전기적 성질을 향상시키기 위함이다. 이때, OTS가 형성된 기판을 무수 톨루엔(anhydrous toluene) 용매에 담겨진 상태로 글러브 박스에서 꺼낸 후, 잔여 OTS 분자를 제거하기 위해 세척한다. 예컨대, 기판은 이소프로필알코올(Isopropyl Alcohol, IPA), 아세톤(acetone), 톨루엔(toluene)을 포함하는 세척 용매를 이용하여 초음파 방식으로 10분간 세척된다. 세척 후, 소자는 세척 용매를 제거하기 위하여 진공에서 약 2시간 동안 보관된다.
도 2의 (a)를 참조하면, 본 발명의 일 실시 예에 따라 기판의 상부에 유기 반도체 박막(40)을 형성한다(S110). 여기서, 본 발명에 따라, 유기 반도체는 도판트 분자가 유기 반도체 내에서 고체상 확산(Solid-state diffusion)되는 물질이어야 한다. 일 실시 예에 따라, 유기 반도체 물질은 poly 2,5-bis(3-hexadecylthiophen-2-yl) thieno [3,2-b] thiophene (PBTTT)이 사용될 수 있다. 상세하게는, 폴리머 반도체 물질인 poly[2,5-bis(3-tetradecylthiophen-2-yl)thieno[3,2-b]thiophene] (PBTTT)는 1,2-dichlorobenzene을 용매로 하여 9mg/ml 용액으로 준비한다. 그런 후, 스핀코팅을 하기 전에 PBTTT 용액은 섭씨 110도까지 가열하여 균일한 PBTTT 필름을 형성하도록 한다. PBTTT 필름은 질소 환경의 글러브박스 안에서 1500rpm으로 45초 동안 스핀코팅하고, 180℃에서 20분 동안 가열하고 천천히 식힌다.
그런 후, 도 2의 (b)에 도시된 바와 같이, 유기 반도체 박막(40)의 상부에 도판트 분자(50a, 50b)를 열층착한다(S120).
본 발명에 따라, 도판트 분자(50a, 50b)는 유기 반도체 유기 반도체 박막(40) 내에서 고체상 확산(Solid-state diffusion)되는 물질이어야 한다. 일 실시 예에 따라, 도판트 물질은 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane(F4-TCNQ)가 사용될 수 있다. 일 실시 예에 따라, 도판트 분자(50a, 50b)를 열증착기를 이용하여 유기 반도체 박막(40) 상면의 선택 영역에 10nm 두께로 0.5 ~ 1.5 Å/s 및 10-6 Torr 조건에서 증착한다. 그러면, 도판트 분자(50a, 50b)는 유기 반도체 박막(40) 내부로 확산되어 확산 주입부(51a, 51b)가 형성된다.
예컨대, 소스 전극 및 드레인 전극 각각이 유기 반도체 박막(40)에 접촉되는 위치의 상부에 도판트 분자(50a, 50b)가 이격된 형태로 열증착될 경우, 소스 전극 및 드레인 전극과 접촉되는 영역까지 도판트 분자(50a, 50b)가 확산되어, 소스 전극 및 드레인 전극과 유기 반도체 박막(40)의 접촉부에서 전극으로부터 전하주입이 향상되어 컨택저항을 감소시킬 수 있다.
여기서, 도판트 분자(50a, 50b)는 유기 반도체 박막(40) 상부에 이격된 형태로 열증착되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 즉, 도판트 분자가 증착되는 영역은 하나 또는 둘 이상일 수도 있다.
다음으로, 도 2의 (c)에 도시된 바와 같이, 유기 반도체 박막(40)의 상면은 플라즈마 에칭 처리될 수 있다(S130). 이는 도판트 분자의 확산으로 인해 트랜지스터 소자의 안정성이 악화되는 것을 방지하기 위함이다. 일 실시 예에 따라, 도핑 종료 직후, 유기 반도체 박막(40)의 상면을 신속히 아르곤(Ar) 플라즈마로 에칭한다(50W, 1초).
도 3a 내지 도 5b를 참조하면, 본 발명의 플라즈마 에칭에 따른 도판트 분자 확산 억제 효과를 명확히 알 수 있다.
도 3a는 아르곤 에칭 처리되지 않은 유기 반도체 표면에서의 도판트 분자의 확산을 도시한 도면이고, 도 3b는 아르곤 에칭 처리된 유기 반도체 표면에서의 도판트 분자의 확산을 도시한 도면이다.
도 3a 및 도 3b에서 짙게 표시된 막대 영역이 유기 반도체 박막에서 도판트 분자에 의해 도핑된 영역이다. 여기서, 막대 영역들 사이의 간격은 50 μm일 수 있다.
도 3a에 도시된 아르곤 에칭 처리되지 않은 유기 반도체 표면에서 도판트 분자를 확산시킨 대조군의 경우, 초기에 직사각형의 경계가 뚜렷한 도핑 영역이 시간이 경과될수록 도판트 분자의 확산으로 인해 직사각형의 경계 밖으로 도핑 영역이 확산됨을 알 수 있다. 즉, 7일이 경과된 시점에서는 도핑된 막대 영역들 간의 간격이 현저히 감소된다.
반면, 도 3b에 도시된 아르곤 에칭 처리된 유기 반도체 표면에서 도판트 분자를 확산시킨 경우, 도판트 분자의 확산이 억제되어 도핑된 막대 영역이 시간이 경과된 이후에도 그 형태가 유지됨을 확인할 수 있다.
도 4a는 아르곤 에칭 처리되지 않은 유기 반도체 표면에서의 중성 도판트 분자 농도를 시뮬레이션한 도면이고, 도 4b는 아르곤 에칭 처리된 유기 반도체 표면에서의 중성 도판트 분자 농도를 시뮬레이션한 도면이고, 도 5a는 아르곤 에칭 처리되지 않은 유기 반도체 물질의 도핑 정도를 시뮬레이션한 도면이고, 도 5b는 아르곤 에칭 처리된 유기 반도체 물질의 도핑 정도를 시뮬레이션한 도면이다.
도 4a 내지 도 5b는 에칭으로 인해 중성 도판트 분자가 줄어들 경우 어느 정도의 도판트 확산이 억제되는지를 시뮬레이션 한 결과이다. 시뮬레이션은 1차원 선상에서 양 끝에 도판트를 도핑하고, 이의 확산을 Fick’s diffusion 방정식을 시스템에 맞게 변형하여 적용하였다. 동일한 시간 변화(Time scale)중에 도핑되지 않은 영역에서 대조군보다 아르곤 에칭 처리한 샘플이 명확하게 낮은 도핑정도를 보여준다. 이를 통해서 아르곤 플라즈마 에칭 방법론이 도판트 분자 확산의 억제에 명확한 효과가 있다는 것을 다시 확인할 수 있다.
부가적으로, 도 2의 (d)에 도시된 바와 같이, 에칭된 유기 반도체 박막(40)의 상부에 보호막(60)을 형성한다(S140). 구체적으로, 에칭한 유기 반도체 박막 소자를 질소 환경의 글러브 박스에서 불소화 폴리머(Cyclic Transparent Optical Polymer, CYTOP) 용액을 200rpm으로 90초 동안 스핀코팅한 후, 80 ℃에서 2분 동안 가열한다.
본 발명을 통해서 증가하는 도핑 소자의 안정성은 CYTOP 보호층을 도입한 도핑된 유기트랜지스터의 안정성에서 확인할 수 있다.
도 6은 본 발명에 따른 CYTOP 보호층 도입 여부에 따른 트랜지스터의 ON/OFF 비율 변화도이다.
도 6을 참조하면, 채널 길이가 50 μm인 트랜지스터의 ON/OFF비율이 CYTOP을 보호층으로 활용했을 경우가 대조군에 비해서 보다 더 안정적인 것을 확인할 수 있다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
10 : 게이트 전극
20 : 게이트 절연층
30 : OTS 자기조립박막층
40 : 유기 반도체 박막
50a, 50b : 도판트 분자층
51a, 51b : 도판트 분자 주입부
60 : 보호막

Claims (7)

  1. 기판 상에 유기 반도체 박막을 형성하는 단계;
    유기 반도체 박막의 상부에 도판트 분자를 열증착하여 도판트 분자의 고체상 확산에 의한 유기 반도체 박막 두께 전체에 걸쳐 확산 주입부를 형성하는 열증착 단계; 및
    유기 반도체 박막의 상부를 플라즈마 에칭하는 단계:를 포함하되,
    도판트 분자 및 유기 반도체는 도판트 분자가 유기 반도체 내에서 고체상 확산(solid-state diffusion)되는 물질 조합으로,
    유기 반도체는 poly 2,5-bis(3-hexadecylthiophen-2-yl) thieno [3,2-b] thiophene (PBTTT)이고,
    도판트 분자는 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (F4-TCNQ)인 유기 반도체 박막에서의 도판트 분자 확산 억제 방법.
  2. 삭제
  3. 제1항에 있어서,
    에칭된 유기 반도체 박막의 상부에 보호막을 형성하는 단계를 더 포함하는 유기 반도체 박막에서의 도판트 분자 확산 억제 방법
  4. 제3항에 있어서, 보호막을 형성하는 단계는
    에칭한 유기 반도체 박막 소자를 질소 환경의 글러브 박스에서 불소화 폴리머(CYTOP) 용액을 200rpm으로 90초 동안 스핀코팅한 후, 80℃에서 2분 동안 가열하는 유기 반도체 박막에서의 도판트 분자 확산 억제 방법
  5. 제1항에 있어서, 열증착 단계는
    유기 반도체 박막의 상부에 복수의 도판트 분자를 이격된 형태로 열증착하는 유기 반도체 박막에서의 도판트 분자 확산 억제 방법.
  6. 제1항에 있어서, 유기 반도체 박막을 형성하는 단계는
    유기 반도체 물질인 poly[2,5-bis(3-tetradecylthiophen-2-yl)thieno[3,2-b]thiophene] (PBTTT)을 1,2-dichlorobenzene을 용매로 하여 9mg/ml 용액으로 준비하는 단계와,
    PBTTT 용액을 110도까지 가열하는 단계와,
    PBTTT 필름을 질소 환경의 글러브 박스 안에서 1500rpm으로 45초 동안 스핀코팅하는 단계와,
    스핀 코팅된 후, 180℃에서 20분 동안 가열한 후, 냉각시키는 단계를 포함하는 유기 반도체 박막에서의 도판트 분자 확산 억제 방법.
  7. 제1항에 있어서, 열증착 단계는
    2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (F4-TCNQ) 도판트 분자는 열증착기를 이용하여 10nm 두께로 0.5 ~ 1.5 Å/s 및 10-6 Torr 조건에서 증착하는 유기 반도체 박막에서의 도판트 분자 확산 억제 방법.
KR1020190037001A 2019-03-29 2019-03-29 유기 반도체 박막에서의 도판트 분자 확산 억제 방법 KR102252433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190037001A KR102252433B1 (ko) 2019-03-29 2019-03-29 유기 반도체 박막에서의 도판트 분자 확산 억제 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190037001A KR102252433B1 (ko) 2019-03-29 2019-03-29 유기 반도체 박막에서의 도판트 분자 확산 억제 방법

Publications (2)

Publication Number Publication Date
KR20200114749A KR20200114749A (ko) 2020-10-07
KR102252433B1 true KR102252433B1 (ko) 2021-05-14

Family

ID=72883182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190037001A KR102252433B1 (ko) 2019-03-29 2019-03-29 유기 반도체 박막에서의 도판트 분자 확산 억제 방법

Country Status (1)

Country Link
KR (1) KR102252433B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142091A (ja) * 2014-01-30 2015-08-03 富士フイルム株式会社 有機薄膜トランジスタの製造方法およびその製造方法により製造された有機薄膜トランジスタ
KR101636453B1 (ko) * 2015-01-29 2016-07-05 한림대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
WO2018135493A1 (ja) * 2017-01-20 2018-07-26 富士フイルム株式会社 保護層形成用組成物、積層体およびキット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659103B1 (ko) 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR102480459B1 (ko) * 2015-12-31 2022-12-21 삼성전자주식회사 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자
KR101856563B1 (ko) * 2017-07-25 2018-05-10 경희대학교 산학협력단 액정성 유기박막 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142091A (ja) * 2014-01-30 2015-08-03 富士フイルム株式会社 有機薄膜トランジスタの製造方法およびその製造方法により製造された有機薄膜トランジスタ
KR101636453B1 (ko) * 2015-01-29 2016-07-05 한림대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
WO2018135493A1 (ja) * 2017-01-20 2018-07-26 富士フイルム株式会社 保護層形成用組成物、積層体およびキット

Also Published As

Publication number Publication date
KR20200114749A (ko) 2020-10-07

Similar Documents

Publication Publication Date Title
KR101182883B1 (ko) 전계 효과형 트랜지스터
US8558323B2 (en) Thin film transistors having multi-layer channel
US7285795B2 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
KR20110064701A (ko) 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
US8546201B2 (en) Method of crystallizing silicon layer and method of forming a thin film transistor using the same
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
JP2011009415A (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
US7303940B2 (en) Semiconductor component having at least one organic semiconductor layer and method for fabricating the same
JP5504564B2 (ja) 半導体装置の製造方法
Boampong et al. Solution‐processed dual gate ferroelectric–ferroelectric organic polymer field‐effect transistor for the multibit nonvolatile memory
KR102252433B1 (ko) 유기 반도체 박막에서의 도판트 분자 확산 억제 방법
JP5023630B2 (ja) 有機半導体素子の製造方法
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
KR20080002414A (ko) 게이트 절연막과 유기 반도체층 간에 계면안정화층을형성시킨 유기 박막 트랜지스터 및 그의 제조 방법
KR102145518B1 (ko) 유기 반도체 트랜지스터 제조 방법
KR20110054811A (ko) 폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법
KR102252709B1 (ko) 유기 반도체 트랜지스터
Kim et al. Effect of source/drain undercut on the performance of pentacene thin-film transistors on plastic
JP2003086805A (ja) 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
Chang et al. An Investigation of Transient Effects in Poly (3-hexylthiophenes) Based Thin Film Transistors Caused by Oxygen and Water Molecules
KR102622982B1 (ko) 유기 박막 트랜지스터 및 제조방법
KR101679585B1 (ko) 유기전계 효과 트랜지스터용 이중 봉지막, 이를 이용한 유기전계 효과 트랜지스터 및 이의 제조방법
Cho et al. Selective Etching of Dielectric Buffer Layer for Organic Ferroelectric Memory Cell
KR20180013266A (ko) 불화고분자산 도핑된 그래핀 전극 및 이의 제조방법
JP2011035411A (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant