JP2006128623A - 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法 - Google Patents

有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP2006128623A
JP2006128623A JP2005229823A JP2005229823A JP2006128623A JP 2006128623 A JP2006128623 A JP 2006128623A JP 2005229823 A JP2005229823 A JP 2005229823A JP 2005229823 A JP2005229823 A JP 2005229823A JP 2006128623 A JP2006128623 A JP 2006128623A
Authority
JP
Japan
Prior art keywords
insulating film
organic
capacitor
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005229823A
Other languages
English (en)
Other versions
JP4181154B2 (ja
Inventor
Hun-Jung Lee
憲貞 李
Min-Chul Suh
▲ミン▼徹 徐
Jae-Bon Koo
在本 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006128623A publication Critical patent/JP2006128623A/ja
Application granted granted Critical
Publication of JP4181154B2 publication Critical patent/JP4181154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31637Deposition of Tantalum oxides, e.g. Ta2O5
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80

Abstract

【課題】 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法を提供する。
【解決手段】 キャパシタ領域とトランジスタ領域とを備える基板と、基板のトランジスタ領域に形成され、ゲート電極、半導体層、ソース電極及びドレイン電極を備えるTFTと、基板のキャパシタ領域に形成され、下部電極と上部電極とを備えるキャパシタと、TFTのソース電極とドレイン電極のうち、何れか一方に連結される表示素子を備え、半導体層は、有機半導体層を備え、TFTのゲート電極の下部または上部に形成されるゲート絶縁膜は、少なくとも有機絶縁膜を備え、キャパシタの上部電極と下部電極との間に形成されるキャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする有機電界発光表示装置である。
【選択図】 図3

Description

本発明は、平板表示装置に係り、より具体的には、ゲート絶縁膜に有機絶縁膜を使用し、キャパシタ誘電膜に無機絶縁膜を使用した有機薄膜トランジスタ(Organic Thin Film Transistor:以下、OTFT)を備える有機電界発光表示装置及びその製造方法に関する。
OTFTは、次世代ディスプレイ装置の駆動素子であって、活発な研究が進められている。OTFTは、半導体層としてシリコン膜の代りに有機膜を使用するものであり、有機膜の材料によってオリゴチオフェン及びペンタセンのような低分子OTFTと、ポリチオフェン系列のような高分子OTFTとに分類される。
以下の特許文献1には、ゲート絶縁膜として使用される有機高分子膜に光配向器を導入して、有機活性膜の配向を増加させることで素子の特性を向上させる有機絶縁膜をゲート絶縁膜として使用するOTFTが提案されている。また、以下の特許文献2には、ゲート絶縁膜の上部に形成される絶縁膜にトレンチ溝を形成し、前記トレンチ溝に有機半導体層を形成して素子特性を改善させた薄膜トランジスタ(Thin Film Transistor:以下、TFT)が提案されている。
このようなOTFTをスイッチング素子として使用する有機電界発光表示装置は、少なくとも2個のOTFT、例えば、一つのスイッチングOTFT及び一つの駆動OTFTと、一つのキャパシタ、また、上部電極と下部電極との間に有機膜層が介在された有機電界発光素子を備えている。
図1は、従来のOTFTを備える有機電界発光表示装置の断面図を示す図面であって、有機電界発光素子と、前記有機電界発光素子を駆動するための駆動OTFTとに限定して断面構造を図示する。
図1に示すように、基板100上にOTFT、キャパシタ及び有機電界発光素子が形成されている。OTFTは、ゲート電極111と、ゲート絶縁膜121上に形成されたソース電極141及びドレイン電極145と、基板上に形成された半導体層150とを備えている。キャパシタは、前記基板100上に形成される下部電極117と、前記OTFTのソース電極141及びドレイン電極145のうち、ソース電極141に連結される上部電極147とを備えている。前記下部電極117と上部電極147との間に、キャパシタ誘電膜125が介在されている。
有機電界発光素子は、保護膜160上に形成されて、前記ソース電極141及びドレイン電極145のうち、ドレイン電極145にビアホール165を介して連結される下部電極であるアノード電極170と、有機膜層190及び基板の全面に形成される上部電極であるカソード電極195とを備えている。保護膜160上には、前記アノード電極170の一部を露出させる開口部185を有する画素分離膜180を備えている。前記開口部185により露出されるアノード電極170上に有機膜層190が形成されている。
前記したようなOTFTを備える有機電界発光表示装置は、ゲート電極111、キャパシタの下部電極117及び基板上に絶縁膜120が形成されているが、絶縁膜120は、TFTのゲート絶縁膜及びキャパシタの誘電膜として作用する。すなわち、前記絶縁膜120のうち、TFTのゲート電極111と半導体層150との間に介在された部分121は、TFTのゲート絶縁膜として作用し、キャパシタの上部電極147と下部電極117との間に介在された部分125は、キャパシタの誘電膜として作用する。
前記したような構造を有するOTFTは、フレキシブル平板表示装置などに適用されており、ゲート絶縁膜としては有機ゲート絶縁膜を使用することが好ましい。通常、有機絶縁膜、例えば、PVAのような有機絶縁膜は、誘電定数が約4.9と低いため、有機絶縁膜をゲート絶縁膜として使用する場合、ゲート絶縁膜の優れた絶縁特性を維持するには、ゲート絶縁膜を厚く形成しなければならない。
しかし、ゲート絶縁膜を厚く蒸着すれば、ゲート絶縁膜の一部をキャパシタ誘電膜として使用するキャパシタが十分なキャパシタンスを確保し難いという問題点があった。
一方、ゲート絶縁膜として有機絶縁膜を薄く蒸着する場合には、前記キャパシタの十分なキャパシタンスを確保できるが、ゲート絶縁膜の優れた絶縁特性が得られないという問題点があった。
大韓民国特開2004−0028010号公報 大韓民国特開2004−0049110号公報
本発明の目的は、前記問題点を解決するためになされたものであって、TFTのゲート絶縁膜として、少なくとも有機絶縁膜を使用し、キャパシタの誘電膜として無機絶縁膜を使用して、TFTの絶縁特性を維持すると同時に、十分なキャパシタンスを確保できるOTFTを備える有機電界発光表示装置及びその製造方法を提供するところにある。
本発明の他の目的は、開口率の低下なしに、高いキャパシタンス及びTFTの絶縁特性を維持できるOTFTを備える有機電界発光表示装置及びその製造方法を提供するところにある。
前記目的を達成するために、本発明の平板表示装置は、キャパシタ領域とトランジスタ領域とを備える基板と、前記基板のトランジスタ領域に形成され、ゲート電極、半導体層、ソース電極及びドレイン電極を備えるTFTと、前記基板のキャパシタ領域に形成され、下部電極と上部電極とを備えるキャパシタと、前記TFTのソース電極とドレイン電極のうち、何れか一方に連結される表示素子とを備え、前記半導体層は、有機半導体層を備え、前記TFTのゲート電極の下部または上部に形成されるゲート絶縁膜は、少なくとも有機絶縁膜を備え、前記キャパシタの上部電極と下部電極との間に形成されるキャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする。
前記ゲート絶縁膜は、前記有機絶縁膜の下部に形成される無機絶縁膜を更に備えるか、または前記有機絶縁膜の上部に形成される無機絶縁膜を更に備え、前記キャパシタ誘電膜として使用される無機絶縁膜は、前記ゲート絶縁膜として使用される有機絶縁膜の厚さと同じであるか、またはそれより薄い。
前記キャパシタ誘電膜として使用される無機絶縁膜は、シリコン酸化膜及びシリコン窒化膜から選択される絶縁膜または高誘電率の無機絶縁膜を備え、前記ゲート絶縁膜は、ポリイミド、BCB、パリレン、PVP及び光硬化性樹脂から選択される有機絶縁膜を備える。
前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される有機膜を備える。
また、本発明の平板表示装置の製造方法は、キャパシタ領域とトランジスタ領域とを備える基板と、前記基板のトランジスタ領域に形成され、ゲート電極、有機半導体層、ソース電極及びドレイン電極を備えるTFTと、前記基板のキャパシタ領域に形成され、上部電極と下部電極との間に介在された誘電膜を備えるキャパシタと、前記TFTに連結される表示素子と、を備える平板表示装置を製造する方法において、前記TFTのゲート絶縁膜とキャパシタの誘電膜とを形成する方法は、キャパシタ領域上に下部電極を備え、トランジスタ領域にゲート電極を備える基板を提供するステップと、キャパシタ領域に無機絶縁膜を備えるキャパシタ誘電膜を形成し、トランジスタ領域上に少なくとも有機絶縁膜を備えるゲート絶縁膜を形成するステップと、を備えることを特徴とする。
前記ゲート絶縁膜とキャパシタ誘電膜とを形成する方法は、基板の全面に有機絶縁膜を形成するステップと、前記キャパシタ領域に対応する有機絶縁膜を除去するステップと、基板上に無機絶縁膜を形成するステップと、前記無機絶縁膜をパターニングして、前記有機絶縁膜が除去されたキャパシタ領域のみに無機絶縁膜を残すステップと、を含み、前記ゲート絶縁膜は、前記有機絶縁膜を備え、前記キャパシタ誘電膜は、無機絶縁膜を備える。
前記ゲート絶縁膜とキャパシタ誘電膜とを形成する他の方法は、基板の全面に無機絶縁膜を形成するステップと、前記トランジスタ領域に対応する無機絶縁膜を除去するステップと、基板上に有機絶縁膜を形成するステップと、前記有機絶縁膜をパターニングして、前記無機絶縁膜が除去されたトランジスタ領域のみに有機絶縁膜を残すステップと、を含み、前記ゲート絶縁膜は、前記有機絶縁膜を備え、前記キャパシタ誘電膜は、無機絶縁膜を備える。
前記ゲート絶縁膜とキャパシタ誘電膜とを形成する更に他の方法は、基板の全面に無機絶縁膜を形成するステップと、前記無機絶縁上に有機絶縁膜を形成するステップと、前記キャパシタ領域に対応する有機絶縁膜を除去するステップと、を含み、前記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とを備え、前記キャパシタ誘電膜は、無機絶縁膜を備える。
前記ゲート絶縁膜とキャパシタ誘電膜とを形成する更に他の方法は、基板の全面に有機絶縁膜を形成するステップと、キャパシタ領域に対応する有機絶縁膜を除去するステップと、基板の全面に無機絶縁膜を形成するステップと、を含み、前記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とを備え、前記キャパシタ誘電膜は、無機絶縁膜を備える。
前記キャパシタ領域の有機絶縁膜は、レーザーアブレーション工程、写真エッチング工程、露光及び現像工程から選択される工程により除去される。
本発明のOTFTを備える有機電界発光表示装置によれば、ゲート絶縁膜としては、有機絶縁膜を使用してTFTの絶縁特性を維持し、キャパシタ誘電膜としては、無機絶縁膜を使用して十分なキャパシタンスを確保できる。
以下、本発明の実施形態を添付された図面を参照して説明すれば、次の通りである。
図2は、本発明の実施形態に係るOTFTを備える有機電界発光表示装置の平面図を示す図面であって、一つの画素に対する平面構造を示している。
図2に示すように、有機電界発光表示装置は、ゲートライン210、データライン220及び電源ライン230と、前記ゲートライン210、データライン220及び電源ライン230により限定される画素領域245と、前記画素領域245に配列される画素240とを備えている。
前記画素240は、一つのスイッチングOTFT250と、一つの駆動OTFT 270と、一つのキャパシタ260と、アノード電極370を下部電極として備える有機電界発光表示素子とを備えている。前記スイッチングOTFT250は、前記ゲートライン210に連結されるゲート電極251と、半導体層253と、ソース/ドレイン電極255、257とを備えている。前記ゲート電極251とソース/ドレイン電極255、257との間には、有機絶縁膜からなるゲート絶縁膜(図示せず)が形成されている。
前記キャパシタ260は、前記スイッチングTFT250のドレイン電極257に連結される下部電極317と、前記下部電極317に重畳されて前記電源ライン230に連結される上部電極347とを備えている。前記下部電極317と上部電極347との間には、無機絶縁膜(図3の327)がキャパシタ誘電膜として形成されている。
前記駆動OTFT270は、前記キャパシタ260の下部電極317に連結されるゲート電極311と、半導体層350及び前記電源ライン230に連結されたソース電極341と、前記画素電極370に連結されるドレイン電極345とを備えている。前記ゲート電極311とソース/ドレイン電極341、345との間には、有機絶縁膜(図3の321)が形成されている。
前記したように、本発明の有機電界発光表示装置において、一つの画素を構成するOTFTのゲート絶縁膜は、有機絶縁膜から構成されており、TFTの絶縁特性を維持すると同時に、キャパシタの誘電膜は、無機絶縁膜から構成されており、キャパシタのキャパシタンスを十分に確保できる。
図3は、本発明の一実施形態に係る有機電界発光表示装置の断面図である。図3は、一つの画素の駆動OTFT、キャパシタ及び有機電界発光素子(EL)に限定して示し、図2のIII−III線に沿う断面構造を示すものである。
図3に示すように、ガラス、シリコン及びプラスチックのような基板300のトランジスタ領域上にOTFTのゲート電極311と、キャパシタ領域にキャパシタの下部電極317とが形成されている。一例として、前記下部電極317は、前記ゲート電極と同じ物質からなる。キャパシタ領域を除いた基板上に、絶縁膜320として有機絶縁膜が形成されている。ここで、トランジスタ領域とは、基板中にOTFTが形成される部分を意味し、キャパシタ領域とは、基板中にキャパシタが形成される領域を意味する。
前記絶縁膜320のトランジスタ領域に該当する部分、例えば、ゲート電極311の上部321は、ゲート絶縁膜として作用する。前記絶縁膜320は、ベンゾシクロブタン(BCB)、ポリイミド、パリレン及びポリビニルフェノール(PVP)から選択される有機絶縁膜を備えている。また、前記有機絶縁膜320として、ネガティブフォトレジストまたはポジティブフォトレジストのような光硬化性樹脂を使用してもよい。前記有機絶縁膜320は、TFTに要求される適切な厚さに形成されて、TFTの絶縁特性を維持する。
前記キャパシタ領域に該当する基板上には、キャパシタ誘電膜327として無機絶縁膜が形成されている。前記キャパシタ誘電膜327は、シリコン酸化膜及びシリコン窒化膜のような無機絶縁膜、またはTa、Y、TiO、BST、PZT及びBZTのような高誘電率の無機絶縁膜を備えている。
本発明の一実施形態では、ゲート絶縁膜321として有機絶縁膜を形成し、キャパシタの誘電膜327として、前記ゲート絶縁膜321と同じ厚さを有する無機絶縁膜を形成して、TFTの絶縁特性及び十分なキャパシタンスを確保できる。
すなわち、トランジスタ領域には、TFTのゲート絶縁膜として要求される厚さに有機絶縁膜を形成し、キャパシタ領域には、前記ゲート絶縁膜321として使用される有機絶縁膜と同じ厚さを有し、誘電率の高い無機絶縁膜327をキャパシタ誘電膜として形成することにより、従来の有機電界発光表示装置に比べて高いキャパシタンスが得られる。
本発明の一実施形態では、キャパシタ誘電膜327とゲート絶縁膜320とを同じ厚さに形成して、絶縁特性を維持してキャパシタンスを増加させたが、他の例として、前記有機絶縁膜320は、TFTで要求される適した厚さに形成し、無機絶縁膜327は、前記有機絶縁膜320より相対的に薄く形成することにより、更にキャパシタンスを増加させてもよい。
前記ゲート電極311の両側に重畳されるように、有機絶縁膜320上にソース電極341及びドレイン電極345が形成され、前記ソース電極341及びドレイン電極345のうち、前記ソース電極341に連結されるキャパシタの上部電極347が形成されている。前記キャパシタの上部電極347は、ソース電極及びドレイン電極と同じ物質からなり、前記下部電極317に重畳されるように、無機絶縁膜327からなるキャパシタ誘電膜上に形成されている。
さらに基板上には有機半導体層350が形成されている。図3では、有機半導体層350が基板の全面に形成されていることを示し、それに対し、図2では、有機半導体層350がパターン状に形成されていることを示しているが、これは、有機半導体層350とゲート電極311、及びソース電極341とドレイン電極345との構造的な関係を平面的に示すためである。前記有機半導体層350は、図3に示されたように、基板上に全面的に形成されているか、または図2に示されたように、パターン状に形成されていてもよい。
前記半導体層350は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される有機膜を備えている。
前記有機半導体層350上に、前記ソース電極341とドレイン電極345のうち、何れか一つを露出させるビアホール365を備える保護膜360が形成されている。前記保護膜360上には、前記ビアホール365を介して前記ソース電極341とドレイン電極345のうち、ドレイン電極345に連結される画素電極であるアノード電極370が形成されている。
基板上に、前記アノード電極370の一部を露出させる開口部385を備える画素分離膜380が形成されている。前記開口部385内のアノード電極370上に有機膜層390が形成され、基板の全面にカソード電極395が形成されている。前記有機膜層390は、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層及び正孔障壁層からなるグループから選択される一つ以上の有機膜を備えている。
前記したように、本発明の一実施形態によれば、TFTのゲート絶縁膜として有機絶縁膜を形成し、キャパシタ誘電膜を無機絶縁膜として形成することにより、ゲート絶縁膜とキャパシタ誘電膜とを相異なる種類の絶縁膜で形成してTFTの絶縁特性を維持し、十分なキャパシタンスを確保できる。
図4は、本発明の他の実施形態に係る有機電界発光表示装置の断面図である。図4は、一つの画素の駆動OTFT、キャパシタ及び有機電界発光素子(EL)に限定して示し、図2のIII−III線に対応する断面構造を示す。
本発明の他の実施形態に係る有機電界発光表示装置は、図3に示された一実施形態に係る有機電界発光表示装置と同じ構成を有する。ただし、ゲート絶縁膜は、有機絶縁膜と無機絶縁膜との積層構造を有し、キャパシタ有機絶縁膜は、無機絶縁膜から構成されていることのみが異なる。
図4に示すように、基板400上に、ゲート電極411と、一例として、ゲート電極と同じ物質からなるキャパシタの下部電極417とが形成されている。前記ゲート電極411、下部電極417、及び基板上に無機絶縁膜430が全面形成されている。前記無機絶縁膜430としては、シリコン酸化膜及びシリコン窒化膜のような絶縁膜と、Ta、Y、TiO、BST、PZT及びBZTのような高誘電率の絶縁膜から選択される膜を備えている。
基板のキャパシタ領域を除いた無機絶縁膜430上に、有機絶縁膜420が形成されている。有機絶縁膜420は、BCB、ポリイミド、パリレン及びPVPから選択される絶縁膜を備えている。この時、前記有機絶縁膜420は、レーザーアブレーション方式または写真エッチング法によるパターニング方法により、キャパシタ領域を除いた無機絶縁膜430上に形成されている。
また、前記有機絶縁膜420として、ネガティブフォトレジストまたはポジティブフォトレジストのような光硬化性樹脂を使用してもよい。この時、前記有機絶縁膜420は、レーザーアブレーション方式または露光及び現像工程によるパターニング方法により、キャパシタ領域を除いた無機絶縁膜430上に形成されている。
ここで、写真エッチング工程とは、一般的な感光膜を利用したフォトリソグラフィ工程を意味する。露光及び現像工程は、光硬化性樹脂をパターニングするための方法であって、感光膜なしに露光工程及び現像工程のみでパターニングする工程を意味する。
前記無機絶縁膜430の前記下部電極417に対応する部分427は、キャパシタ誘電膜として作用し、前記無機絶縁膜430の前記ゲート電極411に対応する部分425aと、前記有機絶縁膜420の前記ゲート電極411に対応する部分420aとは、OTFTのゲート絶縁膜421として作用する。
したがって、TFTのゲート絶縁膜421は、無機絶縁膜425aと有機絶縁膜420aとのハイブリッド構造を有し、キャパシタの誘電膜427は、無機絶縁膜430で形成される構造を有している。したがって、TFTの絶縁特性を維持し、キャパシタのキャパシタンスを十分に確保できる。また、キャパシタ誘電膜427が無機絶縁膜430のみから構成されて、従来のゲート絶縁膜121として使用される絶縁膜120より相対的に薄いため、更に大きいキャパシタンスを確保できる。
前記有機絶縁膜420上に、前記ゲート電極411の両側に重畳されるようにソース電極441及びドレイン電極445が形成され、前記ソース電極441とドレイン電極445のうち、前記ソース電極441に連結されるキャパシタの上部電極447が無機絶縁膜430上に形成されている。前記上部電極447は、ソース電極及びドレイン電極と同じ物質からなり、前記下部電極417に重畳されるように無機絶縁膜430上に形成されている。
基板上に有機半導体層450が形成され、前記半導体層450上に有機絶縁膜からなる保護膜460が形成されている。前記保護膜460上には、前記ソース電極441とドレイン電極445のうち、ドレイン電極445にビアホール465を介して連結されるアノード電極470が形成されている。前記アノード電極470の一部を露出させる開口部485を備える画素分離膜480が保護膜460上に形成され、前記開口部485により露出されるアノード電極470上には有機膜層490が形成され、基板の全面に上部電極495であるカソード電極が形成されている。
前記したような本発明の他の実施形態に係るOTFTを備える有機電界発光表示装置は、OTFTのゲート絶縁膜として無機絶縁膜と有機絶縁膜とを形成し、キャパシタ誘電膜を無機絶縁膜で、従来のゲート絶縁膜より相対的に薄く形成することにより、TFTの絶縁特性を維持し、十分なキャパシタンスを確保できる。
図5は、本発明の更に他の実施形態に係る有機電界発光表示装置の断面図である。図5は、一つの画素の駆動OTFT、キャパシタ及び有機電界発光素子(EL)に限定して示し、図2のIII−III線に対応する断面構造を示す図面である。
本発明の更に他の実施形態に係る有機電界発光表示装置は、図4に示された他の実施形態に係る有機電界発光表示装置と同様に、ゲート絶縁膜は、有機絶縁膜と無機絶縁膜とのハイブリッド構造を有し、キャパシタ有機絶縁膜は、無機絶縁膜から構成されている。ただし、他の実施形態とは違って、有機絶縁膜520上に無機絶縁膜525が積層される構造のみが異なる。
図5に示すように、基板500上に、ゲート電極511と、一例としてゲート電極と同じ物質からなるキャパシタの下部電極517とが形成され、キャパシタ領域を除いた基板500上に有機絶縁膜520が形成されている。前記有機絶縁膜520として、BCB、ポリイミド、パリレン及びPVPから選択される絶縁膜を備えている。この時、前記有機絶縁膜520は、レーザーアブレーション方式または写真エッチング法によるパターニング方法により、キャパシタ領域を除いた基板500上に形成されている。
また、前記有機絶縁膜520として、ネガティブフォトレジストまたはポジティブフォトレジストのような光硬化性樹脂を使用してもよい。この時、前記有機絶縁膜520は、レーザーアブレーション方式または露光及び現像工程によるパターニング方法により、キャパシタ領域を除いた基板500上に形成されている。
次いで、基板の全面に無機絶縁膜530を蒸着する。前記無機絶縁膜530は、シリコン酸化膜及びシリコン窒化膜から選択される絶縁膜と、Ta、Y、TiO、BST、PZT及びBZTのような高誘電率の絶縁膜とから選択される膜を備えている。
前記有機絶縁膜520のうち、OTFTのゲート511に対応する部分525aと、前記無機絶縁膜530のうち、前記ゲート511に対応する部分520aとは、OTFTのゲート絶縁膜521として作用し、前記無機絶縁膜530のうち、前記キャパシタの下部電極517に対応する部分527は、キャパシタ誘電膜として作用する。
それにより、トランジスタ領域には、有機絶縁膜525aと無機絶縁膜520aとのハイブリッド構造を有するゲート絶縁膜521が形成され、キャパシタ領域には、無機絶縁膜527からなるキャパシタ誘電膜が形成されるため、絶縁特性及びキャパシタンスの確保が可能である。また、キャパシタ誘電膜527が無機絶縁膜525のみから構成されて、従来のゲート絶縁膜より相対的に薄いため、キャパシタンスを更に増大させることができる。
前記ゲート電極511の両側に重畳されるように、無機絶縁膜530上にソース電極541及びドレイン電極545が形成され、ソース電極及びドレイン電極と同じ物質からなるキャパシタの上部電極547が、無機絶縁膜530上に形成されている。前記上部電極547は、前記ソース電極541及びドレイン電極545のうち、ソース電極541に連結され、キャパシタの下部電極517に対応して形成されている。
前記ソース電極541、ドレイン電極545及び無機絶縁膜530上に有機半導体層550が形成され、前記半導体層550上に有機保護膜560が形成されている。前記保護膜560上に、ビアホール565を介して前記TFTのドレイン電極545に連結される画素電極であるアノード電極570が形成されている。前記アノード電極570の一部を露出させる開口部585を備える画素分離膜580が基板上に形成されている。前記画素分離膜580に形成された開口部585内のアノード電極570上に、有機膜層590を形成し、基板の全面にカソード電極595を形成する。
前記したような本発明の更に他の実施形態に係るOTFTを備える有機電界発光表示装置は、OTFTのゲート絶縁膜が有機絶縁膜及び無機絶縁膜のハイブリッド構造を有し、キャパシタ誘電膜が無機絶縁膜を備えるため、TFTの絶縁特性を維持し、十分なキャパシタンスを確保できる。また、キャパシタ誘電膜が、従来のキャパシタ誘電膜として使用されるゲート絶縁膜より相対的に薄く形成されるため、キャパシタンスを更に増大させることができる。
図6Aないし図6Dは、本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の製造方法を説明するための工程断面図であって、TFTとキャパシタとに限定して概略的に図示する。
図6Aに示すように、基板300上にゲート電極物質を蒸着した後にパターニングして、トランジスタ領域にゲート電極311を形成し、キャパシタ領域にキャパシタの下部電極317を形成する。図面上には図示されていないが、前記ゲート電極311及びキャパシタの下部電極317の形成時、図2のゲートライン210も形成される。
次いで、ゲート電極311とキャパシタの下部電極317とを備える基板300上に有機絶縁膜320aを蒸着する。前記有機絶縁膜320aとして、BCB、パリレン、ポリイミド及びPVPのような有機膜を使用するか、または光硬化性樹脂を使用する。
次いで、前記有機絶縁膜320a中、キャパシタ領域に対応する部分を除去するために、レーザーアブレーション処理(Laser Ablation Treatment:LAT)301を行う。したがって、図6Bに示すように、前記有機絶縁膜320aのキャパシタ領域に対応する部分は、レーザーアブレーションされて除去される。
前記有機絶縁膜320aのキャパシタ領域に対応する部分を除去する方法では、一般的な写真エッチング工程を通じてパターニングして、キャパシタ領域に対応する部分のみを除去してもよい。また、有機絶縁膜320aとして光硬化性樹脂を使用する場合には、露光及び現像工程を通じて有機絶縁膜320aのキャパシタ領域に対応する部分を除去してもよい。
図6Cに示すように、基板の全面に無機絶縁膜330を蒸着した後、図6Dに示すように、有機絶縁膜320aが除去されたキャパシタ領域のみに残すようにパターニングして、キャパシタ誘電膜として使用される無機絶縁膜327を形成する。したがって、キャパシタ領域には、キャパシタ誘電膜として無機絶縁膜327が形成され、トランジスタ領域には、ゲート絶縁膜321として有機絶縁膜が形成される。
以後の工程は、一般的なOTFTを備える有機電界発光表示装置の製造方法と同じである。前述の一実施形態では、有機絶縁膜からなるゲート絶縁膜321を形成した後、無機絶縁膜からなるキャパシタ誘電膜327を形成することを例示したが、無機絶縁膜からなるキャパシタ誘電膜327を形成した後、有機絶縁膜からなるゲート絶縁膜321を形成することも可能である。
一方、図4に示した本発明の他の実施形態に係る有機電界発光表示装置の製造方法を説明すれば、次の通りである。
まず、ゲート電極411とキャパシタの下部電極417とを基板400上に形成した後、基板の全面に無機絶縁膜430を蒸着し、前記無機絶縁膜430上に有機絶縁膜420を蒸着した後、キャパシタ領域に対応する有機絶縁膜420を除去する。前記キャパシタ領域に対応する部分の有機絶縁膜420は、レーザーアブレーション処理、感光膜を利用した写真エッチング方法または露光及び現像工程を通じて除去できる。
それにより、トランジスタ領域では、無機絶縁膜425aと有機絶縁膜420aとのハイブリッド構造を有するゲート絶縁膜421が形成され、キャパシタ領域では、無機絶縁膜430からなるキャパシタ誘電膜427が形成される。以後の工程は、前述の一実施形態と同様に進む。
次いで、図5に示した本発明の更に他の実施形態に係る有機電界発光表示装置の製造方法を説明すれば、次の通りである。
まず、ゲート電極511とキャパシタの下部電極517とを基板500上に形成した後、基板の全面に有機絶縁膜520を全面蒸着する。前記有機絶縁膜520のキャパシタ領域に対応する有機絶縁膜520を除去する。前記キャパシタ領域に対応する部分の有機絶縁膜520は、レーザーアブレーション処理、感光膜を利用した写真エッチング方法または露光及び現像工程を通じて除去できる。
次いで、前記有機絶縁膜520を備える基板の全面に無機絶縁膜530を全面蒸着する。それにより、トランジスタ領域では、有機絶縁膜520aと無機絶縁膜525aとのハイブリッド構造を有するゲート絶縁膜521が形成され、キャパシタ領域では、無機絶縁膜530からなるキャパシタ誘電膜527が形成される。以後の工程は、前述の一実施形態と同様に進む。
本発明の実施形態は、ボトムコンタクト構造を有するOTFTを備える有機電界発光表示装置について説明したが、トップコンタクト構造を有するOTFTを備える有機電界発光表示装置及びトップゲート構造を有する有機電界発光表示装置でもゲート絶縁膜を有機膜で形成し、キャパシタ誘電膜を無機膜で形成して、絶縁特性維持及びキャパシタンスを確保できる。
本発明は、スイッチング素子としてOTFTを備える有機電界発光表示装置について説明したが、OTFTをスイッチング素子として使用する液晶表示装置のような平板表示装置に適用して、TFTの絶縁特性を維持すると同時に十分なキャパシタンスを確保できる。
前記では、本発明の好ましい実施形態を参照して説明したが、当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更できるということが理解できる。
OTFTをスイッチング素子として利用する有機電界発光表示装置だけでなく、液晶表示素子(Liquid Crystal Display)LCD)のような平板表示装置に適用でき、OTFTのゲート絶縁膜は、少なくとも有機絶縁膜を備えることによって優れた絶縁特性を得ることができ、キャパシタの誘電体膜は、無機絶縁膜を備えることによって優れたキャパシタンスを確保できる。
従来のOTFTを備える有機電界発光表示装置の断面図である。 本発明の実施形態に係るOTFTを備える有機電界発光表示装置の平面図である。 本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の断面図である。 本発明の他の実施形態に係るOTFTを備える有機電界発光表示装置の断面図である。 本発明の更に他の実施形態に係るOTFTを備える有機電界発光表示装置の断面図である。 本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の製造方法を説明するための工程断面図である。 本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の製造方法を説明するための工程断面図である。 本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の製造方法を説明するための工程断面図である。 本発明の一実施形態に係るOTFTを備える有機電界発光表示装置の製造方法を説明するための工程断面図である。
符号の説明
300 基板
311 OTFTのゲート電極
317 キャパシタの下部電極
320 絶縁膜
321 ゲート電極の上部
327 キャパシタ誘電膜
341 ソース電極
345 ドレイン電極
347 キャパシタの上部電極
350 有機半導体層
360 保護膜
365 ビアホール
370 アノード電極
380 画素分離膜
385 開口部
390 有機膜層
395 カソード電極

Claims (17)

  1. キャパシタ領域とトランジスタ領域とを備える基板と、
    前記基板のトランジスタ領域に形成され、ゲート電極、半導体層、ソース電極及びドレイン電極を備える薄膜トランジスタと、
    前記基板のキャパシタ領域に形成され、下部電極と上部電極とを備えるキャパシタと、
    前記薄膜トランジスタのソース/ドレイン電極のうち、何れか一方に連結される表示素子と、を備え、
    前記半導体層は、有機半導体層を備え、
    前記薄膜トランジスタのゲート電極の下部または上部に形成されるゲート絶縁膜は、少なくとも有機絶縁膜を備え、
    前記キャパシタの上部電極と下部電極との間に形成されるキャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする平板表示装置。
  2. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される有機膜を備えることを特徴とする請求項1に記載の平板表示装置。
  3. 前記ゲート絶縁膜は、前記有機絶縁膜の下部に形成される無機絶縁膜を更に備えるか、または前記有機絶縁膜の上部に形成される無機絶縁膜を更に備えることを特徴とする請求項1に記載の平板表示装置。
  4. 前記キャパシタ誘電膜として使用される無機絶縁膜は、前記ゲート絶縁膜として使用される有機絶縁膜の厚さと同じであるか、またはそれより薄いことを特徴とする請求項1に記載の平板表示装置。
  5. 前記キャパシタ誘電膜として使用される無機絶縁膜は、シリコン酸化膜及びシリコン窒化膜から選択される絶縁膜または高誘電率の無機絶縁膜を備え、前記ゲート絶縁膜は、ポリイミド、BCB、パリレン、PVP及び光硬化性の樹脂から選択される有機絶縁膜を備えることを特徴とする請求項1に記載の平板表示装置。
  6. キャパシタ領域とトランジスタ領域とを備える基板と、
    前記基板のトランジスタ領域に形成され、ゲート電極、有機半導体層、ソース電極及びドレイン電極を備える薄膜トランジスタと、
    前記基板のキャパシタ領域に形成され、上部電極と下部電極との間に介在された誘電膜を備えるキャパシタと、
    前記薄膜トランジスタに連結される表示素子と、を備える平板表示装置を製造する方法において、
    前記薄膜トランジスタのゲート絶縁膜とキャパシタの誘電膜とを形成する方法は、
    キャパシタ領域上に下部電極を備え、トランジスタ領域にゲート電極を備える基板を用意するステップと、
    キャパシタ領域に無機絶縁膜を備えるキャパシタ誘電膜を形成し、トランジスタ領域上に少なくとも有機絶縁膜を備えるゲート絶縁膜を形成するステップと、を含むことを特徴とする平板表示装置の製造方法。
  7. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される有機膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  8. 前記キャパシタ誘電膜として使用される無機絶縁膜は、前記ゲート絶縁膜として使用される有機絶縁膜の厚さと同じであるか、またはそれより薄いことを特徴とする請求項6に記載の平板表示装置の製造方法。
  9. 前記キャパシタ誘電膜として使用される無機絶縁膜は、シリコン酸化膜及びシリコン窒化膜から選択される絶縁膜または高誘電率の無機絶縁膜を備え、前記ゲート絶縁膜は、ポリイミド、BCB、パリレン、PVP及び光硬化性樹脂から選択される有機絶縁膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  10. 前記ゲート絶縁膜とキャパシタ誘電膜とを形成する方法は、
    基板の全面に有機絶縁膜を形成するステップと、
    前記キャパシタ領域に対応する有機絶縁膜を除去するステップと、
    基板上に無機絶縁膜を形成するステップと、
    前記無機絶縁膜をパターニングして、前記有機絶縁膜が除去されたキャパシタ領域のみに無機絶縁膜を残すステップと、を含み、
    前記ゲート絶縁膜は、前記有機絶縁膜を備え、前記キャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  11. 前記キャパシタ領域の有機絶縁膜は、レーザーアブレーション工程、写真エッチング方法、並びに露光及び現像工程から選択される工程により除去されることを特徴とする請求項10に記載の平板表示装置の製造方法。
  12. 前記ゲート絶縁膜とキャパシタ誘電膜とを形成する方法は、基板の全面に無機絶縁膜を形成するステップと、
    前記トランジスタ領域に対応する無機絶縁膜を除去するステップと、
    基板上に有機絶縁膜を形成するステップと、
    前記無機絶縁膜が除去されたトランジスタ領域のみに有機絶縁膜を残すステップと、を含み、
    前記ゲート絶縁膜は、前記有機絶縁膜を備え、前記キャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  13. 前記トランジスタ領域のみに有機絶縁膜を残す工程は、レーザーアブレーション工程、写真エッチング方法、並びに露光及び現像工程から選択される工程により行われることを特徴とする請求項12に記載の平板表示装置の製造方法。
  14. 前記ゲート絶縁膜とキャパシタ誘電膜とを形成する方法は、
    基板の全面に無機絶縁膜を形成するステップと、
    前記無機絶縁上に有機絶縁膜を形成するステップと、
    前記キャパシタ領域に対応する有機絶縁膜を除去するステップと、を備え、
    前記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とを備え、
    前記キャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  15. 前記キャパシタ領域の有機絶縁膜は、レーザーアブレーション工程、写真エッチング方法、並びに露光及び現像工程から選択される工程により除去されることを特徴とする請求項14に記載の平板表示装置の製造方法。
  16. 前記ゲート絶縁膜とキャパシタ誘電膜とを形成する方法は、
    基板の全面に有機絶縁膜を形成するステップと、
    キャパシタ領域に対応する有機絶縁膜を除去するステップと、
    基板の全面に無機絶縁膜を形成するステップと、を含み、
    前記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とを備え、
    前記キャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする請求項6に記載の平板表示装置の製造方法。
  17. 前記キャパシタ領域の有機絶縁膜は、レーザーアブレーション工程、写真エッチング工程、並びに露光及び現像工程から選択される工程により除去されることを特徴とする請求項16に記載の平板表示装置の製造方法。
JP2005229823A 2004-10-28 2005-08-08 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法 Active JP4181154B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086779A KR100683685B1 (ko) 2004-10-28 2004-10-28 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법

Publications (2)

Publication Number Publication Date
JP2006128623A true JP2006128623A (ja) 2006-05-18
JP4181154B2 JP4181154B2 (ja) 2008-11-12

Family

ID=36260785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229823A Active JP4181154B2 (ja) 2004-10-28 2005-08-08 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US7655943B2 (ja)
JP (1) JP4181154B2 (ja)
KR (1) KR100683685B1 (ja)
CN (1) CN1773717B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208923A1 (ja) * 2016-05-31 2017-12-07 凸版印刷株式会社 有機薄膜トランジスタおよび画像表示装置
KR20180103093A (ko) * 2016-02-18 2018-09-18 애플 인크. 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708735B1 (ko) * 2005-12-09 2007-04-17 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR100737383B1 (ko) 2006-09-11 2007-07-09 한국전자통신연구원 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR101223725B1 (ko) 2011-01-10 2013-01-17 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US20120181613A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Methods for Forming Field Effect Transistor Devices With Protective Spacers
KR101781532B1 (ko) 2011-03-14 2017-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
KR102519947B1 (ko) * 2015-12-31 2023-04-10 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
TWI629797B (zh) 2017-05-09 2018-07-11 友達光電股份有限公司 薄膜電晶體及其光電裝置
CN110265443B (zh) * 2019-06-20 2022-03-04 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
KR100390680B1 (ko) * 2001-07-25 2003-07-12 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
KR100524552B1 (ko) * 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
KR100498543B1 (ko) * 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100925460B1 (ko) * 2002-12-05 2009-11-06 삼성전자주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180103093A (ko) * 2016-02-18 2018-09-18 애플 인크. 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스
KR102159873B1 (ko) * 2016-02-18 2020-10-15 애플 인크. 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스
WO2017208923A1 (ja) * 2016-05-31 2017-12-07 凸版印刷株式会社 有機薄膜トランジスタおよび画像表示装置

Also Published As

Publication number Publication date
CN1773717B (zh) 2011-06-01
US7655943B2 (en) 2010-02-02
US20060091395A1 (en) 2006-05-04
KR20060037732A (ko) 2006-05-03
JP4181154B2 (ja) 2008-11-12
CN1773717A (zh) 2006-05-17
KR100683685B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4181154B2 (ja) 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP4137915B2 (ja) 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006093652A (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
JP2007251093A (ja) ゲート絶縁膜、有機薄膜トランジスタ、該トランジスタの製造方法及び表示装置
JP2006270094A (ja) 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP2011505687A (ja) 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
JP2005354034A (ja) 薄膜トランジスタ、及びこれを備えた表示装置
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JP2006245582A (ja) 薄膜トランジスタの製造方法、この方法によって製造された薄膜トランジスタ、及びこの薄膜トランジスタを含む表示装置
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2010212326A (ja) 半導体装置
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR101326130B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100730161B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Ref document number: 4181154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250