JP6702304B2 - 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 Download PDF

Info

Publication number
JP6702304B2
JP6702304B2 JP2017507476A JP2017507476A JP6702304B2 JP 6702304 B2 JP6702304 B2 JP 6702304B2 JP 2017507476 A JP2017507476 A JP 2017507476A JP 2017507476 A JP2017507476 A JP 2017507476A JP 6702304 B2 JP6702304 B2 JP 6702304B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
layer
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017507476A
Other languages
English (en)
Other versions
JPWO2016152090A1 (ja
Inventor
典昭 池田
典昭 池田
誠 西澤
誠 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2016152090A1 publication Critical patent/JPWO2016152090A1/ja
Application granted granted Critical
Publication of JP6702304B2 publication Critical patent/JP6702304B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ、その製造方法及び薄膜トランジスタを用いた画像表示装置に関するものである。
薄膜トランジスタは液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置、電子ペーパー表示装置（ＥＰＤ）などの、表示装置や各種センサーなどに広く使用されている。
薄膜トランジスタに用いられる半導体材料としては、非晶質シリコンや多結晶シリコンあるいは酸化物半導体などを用いたものが主流となっている。一般的に、これらの半導体材料を用いた薄膜トランジスタでは、真空成膜法を用いて成膜した後にフォトリソグラフィ法などによりパターニングを行うことで作製される。
近年、半導体材料として有機材料を用いた有機薄膜トランジスタが注目を集めている。有機半導体材料はこれまでのシリコン系材料や酸化物系材料と比較すると移動度が小さく、高性能な薄膜トランジスタを作製することが困難であった。しかし、有機材料は材料分子の設計の自由度が高く、近年の技術の進歩により、非晶質シリコンを超えるような移動度を有する有機薄膜トランジスタも多く報告されている。
有機薄膜トランジスタの製造においては、半導体材料、導電性材料および絶縁性材料などの溶液を塗布・印刷するウェット成膜法を用いることができる。ウェット成膜法は、低温でのプラスチック基板上へのデバイス形成、および低コストでのデバイス製造の可能性がある点で期待されている。特に印刷法は成膜とパターニングの工程を同時に行うことから、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して、材料利用効率が高い点、レジストパターン形成工程、エッチング工程、剥離工程を必要としないことから、環境負荷が少ない点等で期待されている。
有機半導体材料としては、縮合多環系の芳香族化合物やπ電子系の高分子材料が多く用いられるが、これらの材料は、シリコンや酸化物半導体と比較して空気中の水分や酸素の影響を受けやすく、耐薬品性に劣るため、半導体層形成以後の工程および薬品などの影響により半導体特性の劣化が生じやすい。
このような、有機半導体材料の特性劣化を防ぐために、有機半導体層上にフッ素樹脂層を形成する技術が知られている（非特許文献１）。なお、このように有機半導体層上にフッ素樹脂層を形成する構成について、薄膜トランジスタの構造がトップゲート構造の場合は、ゲート絶縁膜がフッ素樹脂で形成され、ボトムゲート構造として用いる場合は、半導体保護層にフッ素樹脂を用いることになる。
また、フッ素樹脂表面は撥水、撥油性が非常に高いため、フッ素樹脂層上に他の樹脂材料を形成することが困難である。そのため、フッ素樹脂層上に密着層を形成し、その密着層上に他の樹脂層を形成する技術が知られている（特許文献１）。
特許第５４５８６６９号公報
Ｊａｎｏｓ Ｖｅｒｅｓ， Ｓｉｍｏｎ Ｏｇｉｅｒ，Ｇｉｌｅｓ Ｌｌｏｙｄ， ａｎｄ Ｄａｇｏ ｄｅ Ｌｅｅｕｗ， "Ｇａｔｅ Ｉｎｓｕｌａｔｏｒｓ ｉｎ Ｏｒｇａｎｉｃ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ，" ケミストリーオブマテリアルズ（ＣＨＥＭＩＳＴＲＹ ＯＦ ＭＡＴＥＲＩＡＬＳ），ＡＣＳパブリケーションズ（ＡＣＳ ＰＵＢＬＩＣＡＴＩＯＮＳ），第１６巻、第２３号、２００４年、ｐｐ ４５４３−４５５５
上述したように、有機半導体層上にフッ素樹脂層を形成することにより、半導体材料の劣化を防ぎ、良好な素子特性を得ることが可能である。また、フッ素樹脂層上に密着層を設けるような構成を用いることにより、高い撥水、撥油性を持つフッ素樹脂層上に樹脂材料パターンを形成することができ、薄膜トランジスタを形成することが可能となる。
しかしながら、フッ素樹脂層上に密着層を形成してから他の樹脂材料を形成する場合、密着層を形成するための工程が増加してしまう。また、フッ素樹脂層上に密着層を形成する手法としては無機材料を真空プロセスにより形成する手法が用いられることが多く、大きなコストアップ要因となる。
本発明は、以上の点を鑑み、印刷法などのウェット成膜法により各層を形成する有機半導体薄膜トランジスタにおいて、有機薄膜トランジスタを構成する各層に撥液性の高い材料を用いた場合においても、撥液性の高い層の表面上に密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することを目的とする。
上記課題を解決するための本発明の一局面は、絶縁性の基板と、基板上に形成されたゲート電極と、基板およびゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に互いに離間して形成されたソース電極およびドレイン電極と、ゲート絶縁層上にソース電極およびドレイン電極に接続して形成された半導体層と、半導体層上に形成された半導体保護層と、ソース電極、ドレイン電極および半導体保護層上に形成され、０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有する層間絶縁膜と、層間絶縁膜上に形成された上部電極とを含み、半導体層の材料が有機半導体である、薄膜トランジスタである。
また、層間絶縁膜の含有するフッ素化合物がフッ素基を含有する界面活性剤であってもよい。
また、界面活性剤が非イオン性であってもよい。
また、層間絶縁膜の比誘電率が４以下であってもよい。
また、半導体保護層がフッ素樹脂を含んでもよい。
また、ソース電極およびドレイン電極の表面がフッ素を含有する自己集積化膜により表面処理されていてもよい。
また、本発明の他の局面は、絶縁性の基板上にゲート電極を形成する工程と、基板およびゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、ゲート絶縁層上にソース電極およびドレイン電極に接続して半導体層を形成する工程と、半導体層上に半導体保護層を形成する工程と、ソース電極、ドレイン電極および半導体保護層上に、０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有する層間絶縁膜を形成する工程と、層間絶縁膜上に上部電極を形成する工程とを含み、層間絶縁膜を形成する工程において、層間絶縁膜を、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成し、半導体層の材料が有機半導体である、薄膜トランジスタの製造方法である。
また、本発明の他の局面は、上述の薄膜トランジスタを用いた画像表示装置である。
本発明によれば、印刷法などのウェット成膜法により各層を形成する薄膜トランジスタにおいて、有機薄膜トランジスタを構成する各層に撥液性の高い材料を用いた場合においても、撥液性の高い各層の表面上に密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することができる。
図１は、本発明の一実施形態に係る薄膜トランジスタの概略断面図である。
以下、本発明の一実施形態を、図面を参照しつつ、説明する。
図１は本実施形態に係る薄膜トランジスタ１００を示す概略断面図である。
薄膜トランジスタ１００は、絶縁性の基板１と、基板１の上に形成されたゲート電極２と、基板１及びゲート電極２上に形成されたゲート絶縁層３と、ゲート絶縁層３上に離間して形成されたソース電極４およびドレイン電極５と、ゲート絶縁層３上であってソース電極４およびドレイン電極５間に形成されてソース電極４およびドレイン電極５に接続された半導体層６と、半導体層６の上に形成されて半導体層６を保護するための半導体保護層７と、ソース電極４、ドレイン電極５および半導体保護層７上に形成されて上部電極９とソース電極４とを絶縁するための層間絶縁膜８と、層間絶縁膜８上に形成されて層間絶縁膜８の開口部を介してドレイン電極５と接続された上部電極９を少なくとも備えている。
以下、薄膜トランジスタ１００の各構成要素について説明する。
基板１の材質としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層して使用することもできる。
基板１が有機物フィルムである場合は、薄膜トランジスタ１００の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが、これらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるがこれらに限定されるものではない。
ゲート電極２、ソース電極４およびドレイン電極５は、電極部分と配線部分とは明確に区別する必要はなく、特に各薄膜トランジスタ１００の構成要素としては配線部分も含めて電極と称している。
ゲート電極２の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
ゲート電極２は、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法、例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法により形成できるが、これらに限定されるものではない。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
ゲート絶縁層３は、ゲート電極２の他電極との接続部および外部との接続部を除き、少なくともゲート電極２を被覆するように形成される。
ゲート絶縁層３の材質としては、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）等の樹脂材料、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。
ゲート絶縁層３は、薄膜トランジスタのゲートリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
ゲート絶縁層３の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法が適宜材料に応じて用いることが出来る。
ソース電極４およびドレイン電極５の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができる。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
ソース電極４およびドレイン電極５の形成は、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法が好適に用いられる。例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法により直接パターニングすることもできるが、これらに限定されるものではない。
ソース電極４およびドレイン電極５については、電極表面の表面処理を行うことが出来る。ソース電極４およびドレイン電極５表面の表面処理を行うことにより、電極表面の仕事関数を制御し、半導体層６とソース電極４およびドレイン電極５間の電荷注入効率を向上させることにより、薄膜トランジスタの素子特性を向上させることが可能である。表面処理方法としては、表面処理材料がソース電極４およびドレイン電極５と化学的に反応することで、表面処理を行う自己集積化膜（ＳＡＭ）などの方法が好適に用いられる。
ソース電極４およびドレイン電極５のＳＡＭによる表面処理においては、電極の仕事関数をより大きくし、素子特性の向上に効果的であることから、特に、フッ素基を有する有機分子が好適に用いられる。
半導体層６の材質としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料およびフラーレン、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができるが、これらに限定されるものではない。
半導体層６は、半導体材料を溶解および分散させた溶液およびペーストなどを用いるウェット成膜法を好適に用いることができる。たとえば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることが出来るが、これらに限定されるものではなく、公知一般の方法を用いることが出来る。
半導体保護層７は半導体層６を保護するために形成される。半導体保護層７は少なくとも半導体層６のチャネル部分と重なる領域を覆うように形成される必要がある。
半導体保護層７の材質としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるが、特にフッ素樹脂は、半導体層直上に形成する際に有機半導体材料へのダメージを与えないため、好適に用いられる。
半導体保護層７の材料については、薄膜トランジスタのリーク電流を低く抑えるためにその抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
半導体保護層７は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、凸版印刷法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの半導体保護層７は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
層間絶縁膜８の材質としては、絶縁性の樹脂材料が用いられる。例えば、ＰＭＭＡなどのポリアクリレート、ＰＶＡ、ＰＶＰ、シクロオレフィンポリマー、エポキシ樹脂、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂などが挙げられるがこの限りではない。
層間絶縁膜８は、フッ素化合物を含有している。例えば含フッ素アクリル樹脂、含フッ素ポリイミド、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどの含フッ素ポリマーや含フッ素親水性基含有オリゴマー、含フッ素親油性基含有オリゴマー、含フッ素親水性・親油性基含有オリゴマー、パーフルオロエチレンオキシド付加物、パーフルオロアルキル基含有リン酸エステル、パーフルオロアルキル基含有リン酸エステルアミン中和物、含フッ素親水性・親油性基カルボキシル基含有オリゴマーなどの含フッ素界面活性剤などを用いることができる。
また、層間絶縁膜８に含有されるフッ素化合物は、紫外線反応性や熱反応性を有しているものを用いることが可能であり、層間絶縁膜８とフッ素化合物が紫外線反応および熱反応などにより結合していても良い。層間絶縁膜８に含まれるフッ素化合物が含フッ素界面活性剤であり、界面活性剤が陽イオン性、陰イオン性、両性などのイオン性を有する場合、薄膜トランジスタの層間絶縁膜中に固定電荷として残留する可能性があるため、非イオン系のものが好適に用いられる。層間絶縁膜８におけるフッ素化合物は、膜中に均一に分散していても良いし、表面にフッ素基が配向していても良い。
層間絶縁膜８に含有されるフッ素化合物は、層間絶縁膜８の樹脂材料の硬化性および膜の電気特性、さらに層間絶縁膜８上に形成される上部電極９の形成工程などに影響を与えない範囲で含有される。含有するフッ素化合物により適宜その濃度を変更することができるが、含有するフッ素化合物の濃度が低い場合は、層間絶縁膜材料の表面張力を下げることができず、その効果が十分に発揮されない。一方、含有されるフッ素濃度が高い場合は、樹脂の硬化性に大きな影響を及ぼす。本実施形態においては、選択される層間絶縁膜８の組成にもよるが、具体的には、樹脂に対して重量パーセント濃度において０．０５パーセント以上１０パーセント以下の範囲で使用されることが好ましい。
層間絶縁膜８は、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成することができ、例えば、スピンコート法、ダイコート法、凸版印刷法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの層間絶縁膜８は単層として用いても構わないし、２層以上積層して用いることもできるが、工程数およびコスト削減の面から単層で用いることが好ましい。
層間絶縁膜８の材料については、薄膜トランジスタ１００のリーク電流を低く抑えるために、その抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。さらに層間絶縁膜８については、その誘電率が高い場合、上部電極９に誘起される静電容量により薄膜トランジスタの特性に悪影響を及ぼすことが考えられる。したがって、その影響を小さく抑えるために、層間絶縁膜８の比誘電率は４以下であることが望ましい。
層間絶縁膜８は、フッ素化合物を含有することにより、撥液性の高い半導体保護層７、ゲート絶縁層３、フッ素系材料などによる表面処理を施したソース電極４およびドレイン電極５上においても、層間絶縁膜８の材料溶液の表面張力が低く抑えられ、有機薄膜トランジスタを構成する撥液性の高い各層の表面上においても、密着層を用いることなく、良好な塗布性が得られ、液のはじきや膜厚ムラを生じることなく、層間絶縁膜８を均一に塗布、形成することが可能である。
特に、フッ素樹脂からなる半導体保護層７およびフッ素化合物による表面処理を行ったソース電極４およびドレイン電極５を用いる場合においては、それらの撥液性が非常に高くなるため、層間絶縁膜の塗布が非常に困難となるが、フッ素化合物を含有している層間絶縁膜８を適用することにより良好な膜形成が可能となり、顕著な効果が得られる。
上部電極９は、ドレイン電極５と接続して形成される。上部電極９とドレイン電極５との接続方法については、層間絶縁膜８に導通のためのスルーホールを設けても良いし、ドレイン電極５上に導通を得るためのバンプ（突起）を形成するなどの手法を用いてもよく、所望の素子形状に合わせて適宜選択することができる。
上部電極９の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料、またはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
上部電極９は、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体やナノ粒子、金属材料などの粒子を樹脂や溶剤に分散させた導電性ペーストなどを使用するウェット成膜法、例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法により形成できるが、これらに限定されるものではない。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることできるが、工程数削減のために直接パターンを形成することが可能な印刷法を用いて形成することが望ましい。
薄膜トランジスタ１００の製造には、例えば、絶縁性の基板上にゲート電極を形成する工程と、基板およびゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、ゲート絶縁層上にソース電極およびドレイン電極に接続して半導体層を形成する工程と、半導体層上に半導体保護層を形成する工程と、ソース電極、ドレイン電極および半導体保護層上にフッ素化合物を含有する層間絶縁膜を形成する工程と、層間絶縁膜上に上部電極を形成する工程とを含む製造方法を用いることができる。
実施例に係る薄膜トランジスタとして、図１に示す薄膜トランジスタ１００を以下の手順で作製した。
絶縁性の基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板上に、銀ナノ粒子を分散させたインクをインクジェット法を用いて所望の形状となるよう塗布し、２００℃で１時間焼成してゲート電極２およびキャパシタ電極を形成した。
次に、ゲート電極２上に、ダイコート法を用いてアクリル樹脂を塗布し、２３０℃で焼成して膜厚１μｍのゲート絶縁層３を形成した。
その後、銀ナノ粒子を分散させたインキを、インクジェット法を用いてソース電極４およびドレイン電極５のパターン形状となるよう塗布し、２００℃で１時間焼成し、ソース電極４およびドレイン電極５を形成した。ソース電極４およびドレイン電極５の膜厚は１００ｎｍとした。
ソース電極４およびドレイン電極５の表面処理として、ペンタフルオロベンゼンチオールをイソプロピルアルコールに１０ｍＭの濃度で調整した溶液に基板を３０分浸漬した。余分なペンタフルオロチオフェノールを取り除くため、イソプロピルアルコールで洗浄してから乾燥した。
続いて、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層６を形成した。
さらに半導体層６上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、半導体保護層７とした。
半導体保護層７上に形成する層間絶縁膜８の材料として、非イオン性の含フッ素界面活性剤を０．１％の濃度で含むネガ型の感光性アクリル樹脂材料を用いて、これをダイコート法により塗布した。乾燥を行った後、所望の形状のフォトマスクを用いて露光を行い、現像により不要な樹脂材料を除去して、所望のパターン形状を形成した。その後、１５０℃で焼成を行い、層間絶縁膜８を形成した。
層間絶縁膜８上に、スクリーン印刷法により銀ペーストを所望の形状で印刷し、１００℃で乾燥させ、上部電極９を形成した。
以上の工程により薄膜トランジスタ１００を作製した。実施例に係る薄膜トランジスタ１００の作製過程においては、層間絶縁膜８にフッ素化合物が含有されていることにより、撥液性の高い半導体保護層７上においても、層間絶縁膜８の材料が弾かれることなく塗布可能であり、この結果、良好な特性を示す薄膜トランジスタ１００を形成できることが確認できた。
（比較例）
比較例に係る薄膜トランジスタを以下の手順で作製した。
絶縁性の基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板上に、銀ナノ粒子を分散させたインクをインクジェット法を用いて所望の形状となるよう塗布し、２００℃で１時間焼成してゲート電極２およびキャパシタ電極を形成した。
次に、ゲート電極２上に、ダイコート法を用いてアクリル樹脂を塗布し、２３０℃で焼成して膜厚１μｍのゲート絶縁層３を形成した。
その後、銀ナノ粒子を分散させたインキを、インクジェット法を用いてソース電極４およびドレイン電極５のパターン形状となるよう塗布し、２００℃で１時間焼成し、ソース電極４およびドレイン電極５を形成した。ソース電極４およびドレイン電極５の膜厚は１００ｎｍとした。
ソース電極４およびドレイン電極５の表面処理として、ペンタフルオロベンゼンチオールを１０ｍＭの濃度で溶解させたイソプロピルアルコールに基板を３０分浸漬した。余分なペンタフルオロチオフェノールを取り除くため、イソプロピルアルコールで洗浄してから乾燥した。
続いて、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層６を形成した。
さらに半導体層６上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、半導体保護層７とした。
半導体保護層７上に形成する層間絶縁膜の材料として、ネガ型の感光性アクリル樹脂材料を用いて、これをダイコート法により塗布した。乾燥を行った後、所望の形状のフォトマスクを用いて露光を行い、現像により不要な樹脂材料を除去して、所望のパターン形状を形成した。その後、１５０℃で焼成を行い、層間絶縁膜を形成した。
層間絶縁膜８上に、スクリーン印刷法により銀ペーストを所望の形状で印刷し、１００℃で乾燥させ、上部電極９を形成した。
以上の工程により薄膜トランジスタを作製した。比較例に係る薄膜トランジスタの作製過程においては、層間絶縁膜の形成時に撥液性の高い半導体保護層７上において層間絶縁膜の材料が弾かれてしまい均一に層間絶縁膜８を形成することが出来なかった。
以上説明したように、本発明によれば、印刷法などのウェット成膜法により各層を形成する薄膜トランジスタにおいて、有機薄膜トランジスタの各層に撥液性の高い材料を用いた場合においても、密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することができる。このようにして製造された薄膜トランジスタは、電子ペーパー表示装置（ＥＰＤ）、液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置などの、画像表示装置や各種センサーに好適に用いることができる。
本発明は、薄膜トランジスタに有用である。電子ペーパー表示装置（ＥＰＤ）、液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置などの、表示装置や各種センサーなどに有用であり、特に撥液性の高いフッ素系などの材料が好適に用いられる有機薄膜トランジスタにおいて有用である。
１ 基板
２ ゲート電極
３ ゲート絶縁層
４ ソース電極
５ ドレイン電極
６ 半導体層
７ 半導体保護層
８ 層間絶縁膜
９ 上部電極
１００ 薄膜トランジスタ

Claims (8)

  1. 絶縁性の基板と、
    前記絶縁性の基板上に形成されたゲート電極と、
    前記基板および前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に互いに離間して形成されたソース電極およびドレイン電極と、
    前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極に接続して形成された半導体層と、
    前記半導体層上に形成された半導体保護層と、
    前記ソース電極、前記ドレイン電極および前記半導体保護層上に形成され、０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有する層間絶縁膜と、
    前記層間絶縁膜上に形成された上部電極とを含み、
    前記半導体層の材料が有機半導体である、薄膜トランジスタ。
  2. 前記層間絶縁膜の含有するフッ素化合物がフッ素基を含有する界面活性剤である、請求項１に記載の薄膜トランジスタ。
  3. 前記界面活性剤が非イオン性である、請求項２に記載の薄膜トランジスタ。
  4. 前記層間絶縁膜の比誘電率が４以下である、請求項１ないし３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記半導体保護層がフッ素樹脂を含む、請求項１ないし４のいずれか１項に記載の薄膜トランジスタ。
  6. 前記ソース電極および前記ドレイン電極の表面がフッ素を含有する自己集積化膜により表面処理されている、請求項１ないし５のいずれか１項に記載の薄膜トランジスタ。
  7. 絶縁性の基板上にゲート電極を形成する工程と、
    前記基板および前記ゲート電極上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、
    前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極に接続して半導体層を形成する工程と、
    前記半導体層上に半導体保護層を形成する工程と、
    前記ソース電極、前記ドレイン電極および前記半導体保護層上に、０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有する層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に上部電極を形成する工程とを含み、
    前記層間絶縁膜を形成する工程において、前記層間絶縁膜を、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成し、
    前記半導体層の材料が有機半導体である、薄膜トランジスタの製造方法。
  8. 請求項１ないし６のいずれか１項に記載の薄膜トランジスタを用いた画像表示装置。
JP2017507476A 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 Expired - Fee Related JP6702304B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015062853 2015-03-25
JP2015062853 2015-03-25
PCT/JP2016/001460 WO2016152090A1 (ja) 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2016152090A1 JPWO2016152090A1 (ja) 2018-01-11
JP6702304B2 true JP6702304B2 (ja) 2020-06-03

Family

ID=56977382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017507476A Expired - Fee Related JP6702304B2 (ja) 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置

Country Status (6)

Country Link
US (1) US10312375B2 (ja)
EP (1) EP3270408B1 (ja)
JP (1) JP6702304B2 (ja)
CN (1) CN107408510B (ja)
TW (1) TWI677104B (ja)
WO (1) WO2016152090A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11825704B2 (en) 2020-12-04 2023-11-21 Samsung Display Co., Ltd. Display apparatus having flourine at interfaces of semiconductor layer and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
JP7033259B2 (ja) * 2016-11-28 2022-03-10 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
KR20210057843A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622492B2 (ja) * 1998-03-30 2005-02-23 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP3829920B2 (ja) * 2001-08-06 2006-10-04 信越化学工業株式会社 オルガノシロキサン系高分子化合物及び光硬化性樹脂組成物並びにパターン形成方法及び基板保護用皮膜
US6984476B2 (en) * 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
WO2005047968A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR100992137B1 (ko) * 2003-11-18 2010-11-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4884660B2 (ja) * 2004-08-11 2012-02-29 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP5037841B2 (ja) * 2005-03-25 2012-10-03 キヤノン株式会社 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
JP2007258218A (ja) * 2006-03-20 2007-10-04 Toppan Printing Co Ltd 有機トランジスタおよびその製造方法
KR101258255B1 (ko) * 2006-05-25 2013-04-25 엘지디스플레이 주식회사 마스크리스 노광 장비를 사용한 박막 트랜지스터 기판의제조방법
JP2010092627A (ja) * 2008-10-03 2010-04-22 Nippon Steel Materials Co Ltd 表面平坦性絶縁膜形成用塗布溶液及び表面平坦性絶縁膜被覆基材
JP5458669B2 (ja) 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2011066269A (ja) * 2009-09-18 2011-03-31 Brother Industries Ltd 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
JP2011216647A (ja) * 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
WO2012029700A1 (ja) * 2010-08-30 2012-03-08 住友化学株式会社 有機薄膜トランジスタ絶縁層用組成物及び有機薄膜トランジスタ
WO2012077573A1 (ja) * 2010-12-08 2012-06-14 シャープ株式会社 電極構成、当該電極構成を備えた有機薄膜トランジスタとその製造方法、当該有機薄膜トランジスタを備えた有機エレクトロルミネッセンス画素、および、有機エレクトロルミネッセンス素子、当該有機エレクトロルミネッセンス素子を備えた装置、並びに、有機太陽電池
KR101406382B1 (ko) * 2011-03-17 2014-06-13 이윤형 화학증폭형 포지티브 감광형 유기절연막 조성물 및 이를 이용한 유기절연막의 형성방법
JP5934666B2 (ja) * 2012-05-23 2016-06-15 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜及び電子デバイスの製造方法
JP2014171966A (ja) * 2013-03-08 2014-09-22 Yamagata Univ 撥液性表面への塗布方法
KR102115811B1 (ko) * 2013-03-12 2020-05-27 제이에스알 가부시끼가이샤 게이트 절연막, 조성물, 경화막, 반도체 소자, 반도체 소자의 제조 방법 및 표시 장치
JP2016164899A (ja) * 2013-07-05 2016-09-08 旭硝子株式会社 有機トランジスタ素子の製造方法
JP2015041642A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板
TWI549289B (zh) * 2014-02-26 2016-09-11 友達光電股份有限公司 有機發光顯示面板及其製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11825704B2 (en) 2020-12-04 2023-11-21 Samsung Display Co., Ltd. Display apparatus having flourine at interfaces of semiconductor layer and manufacturing method thereof

Also Published As

Publication number Publication date
WO2016152090A1 (ja) 2016-09-29
TWI677104B (zh) 2019-11-11
EP3270408A4 (en) 2018-03-21
JPWO2016152090A1 (ja) 2018-01-11
US20180026141A1 (en) 2018-01-25
US10312375B2 (en) 2019-06-04
EP3270408B1 (en) 2021-01-06
CN107408510A (zh) 2017-11-28
CN107408510B (zh) 2021-06-15
EP3270408A1 (en) 2018-01-17
TW201640684A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP6702304B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2007512680A (ja) 薄膜トランジスタの封止方法
KR20080088251A (ko) 유기 박막 트랜지스터 기판의 제조 방법
US8202759B2 (en) Manufacturing method of organic semiconductor device
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR102027361B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP5757142B2 (ja) 有機半導体素子の製造方法
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置
US20140070197A1 (en) Method for forming patterned organic electrode
JP2020096006A (ja) 薄膜トランジスタ
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6702304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees