WO2016152090A1 - 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 Download PDF

Info

Publication number
WO2016152090A1
WO2016152090A1 PCT/JP2016/001460 JP2016001460W WO2016152090A1 WO 2016152090 A1 WO2016152090 A1 WO 2016152090A1 JP 2016001460 W JP2016001460 W JP 2016001460W WO 2016152090 A1 WO2016152090 A1 WO 2016152090A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
layer
electrode
semiconductor
Prior art date
Application number
PCT/JP2016/001460
Other languages
English (en)
French (fr)
Inventor
典昭 池田
誠 西澤
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to JP2017507476A priority Critical patent/JP6702304B2/ja
Priority to CN201680016302.5A priority patent/CN107408510B/zh
Priority to EP16767997.6A priority patent/EP3270408B1/en
Publication of WO2016152090A1 publication Critical patent/WO2016152090A1/ja
Priority to US15/714,393 priority patent/US10312375B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Definitions

  • the present invention relates to a thin film transistor, a manufacturing method thereof, and an image display device using the thin film transistor.
  • Thin film transistors are widely used in display devices and various sensors such as liquid crystal display devices (LCD), organic electroluminescence (EL) display devices, and electronic paper display devices (EPD).
  • LCD liquid crystal display devices
  • EL organic electroluminescence
  • EPD electronic paper display devices
  • a semiconductor material used for a thin film transistor a material using amorphous silicon, polycrystalline silicon, an oxide semiconductor, or the like is mainly used.
  • thin film transistors using these semiconductor materials are manufactured by forming a film using a vacuum film forming method and then performing patterning using a photolithography method or the like.
  • organic thin-film transistors using organic materials as semiconductor materials have attracted attention.
  • Organic semiconductor materials have lower mobility than conventional silicon-based materials and oxide-based materials, and it has been difficult to manufacture high-performance thin film transistors.
  • organic materials have a high degree of freedom in the design of material molecules, and many organic thin film transistors having mobility exceeding that of amorphous silicon have been reported due to recent technological advances.
  • a wet film forming method in which a solution of a semiconductor material, a conductive material, an insulating material, or the like is applied and printed can be used.
  • the wet film forming method is expected in that it has a possibility of forming a device on a plastic substrate at a low temperature and manufacturing a device at a low cost.
  • the printing method performs film formation and patterning processes at the same time. Therefore, compared with the vacuum film formation process using a conventional photolithography process, the material utilization efficiency is high, the resist pattern formation process, the etching process, and the peeling process. Since it is not necessary, it is expected in terms of low environmental impact.
  • organic semiconductor materials condensed polycyclic aromatic compounds and ⁇ -electron polymer materials are often used, but these materials are affected by moisture and oxygen in the air compared to silicon and oxide semiconductors. Since it is susceptible to chemicals and has poor chemical resistance, the semiconductor characteristics are likely to deteriorate due to the influence of processes and chemicals after the formation of the semiconductor layer.
  • Non-Patent Document 1 a technique for forming a fluororesin layer on the organic semiconductor layer is known.
  • the gate insulating film is formed of a fluororesin, and when used as a bottom gate structure, the semiconductor protection A fluororesin is used for the layer.
  • Patent Document 1 a technique is known in which an adhesion layer is formed on a fluororesin layer and another resin layer is formed on the adhesion layer.
  • the fluororesin layer As described above, by forming the fluororesin layer on the organic semiconductor layer, it is possible to prevent deterioration of the semiconductor material and obtain good element characteristics. Further, by using a structure in which an adhesion layer is provided on the fluororesin layer, a resin material pattern can be formed on the fluororesin layer having high water repellency and oil repellency, and a thin film transistor can be formed. Become.
  • the present invention provides an organic semiconductor thin film transistor in which each layer is formed by a wet film forming method such as a printing method, even when a highly liquid repellent material is used for each layer constituting the organic thin film transistor.
  • An object of the present invention is to provide a thin film transistor exhibiting good characteristics without using an adhesion layer on the surface of a highly functional layer.
  • One aspect of the present invention for solving the above problems is an insulating substrate, a gate electrode formed over the substrate, a gate insulating layer formed over the substrate and the gate electrode, and a gate insulating layer over each other.
  • a source electrode and a drain electrode formed separately, a semiconductor layer formed on the gate insulating layer connected to the source electrode and the drain electrode, a semiconductor protective layer formed on the semiconductor layer, and a source electrode
  • the thin film transistor includes an interlayer insulating film containing a fluorine compound formed on the drain electrode and the semiconductor protective layer, and an upper electrode formed on the interlayer insulating film.
  • the fluorine compound contained in the interlayer insulating film may be a surfactant containing a fluorine group.
  • the surfactant may be nonionic.
  • the interlayer insulating film may contain a fluorine compound having a concentration of 0.05 weight percent or more and 10 weight percent or less.
  • the relative dielectric constant of the interlayer insulating film may be 4 or less.
  • the semiconductor protective layer may contain a fluororesin.
  • the material of the semiconductor layer may be an organic semiconductor.
  • the surface of the source electrode and the drain electrode may be surface-treated with a self-assembled film containing fluorine.
  • a step of forming a gate electrode on an insulating substrate a step of forming a gate insulating layer on the substrate and the gate electrode, and a source electrode and a drain electrode on each other on the gate insulating layer
  • This is a method for manufacturing a thin film transistor, which is formed by applying an insulating resin material solution containing a thin film.
  • Another aspect of the present invention is an image display device using the above-described thin film transistor.
  • each layer is formed by a wet film formation method such as a printing method
  • a material having high liquid repellency is used for each layer constituting the organic thin film transistor
  • the surface of each layer having high liquid repellency can be provided without using an adhesion layer.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.
  • FIG. 1 is a schematic cross-sectional view showing a thin film transistor 100 according to this embodiment.
  • the thin film transistor 100 includes an insulating substrate 1, a gate electrode 2 formed on the substrate 1, a gate insulating layer 3 formed on the substrate 1 and the gate electrode 2, and a separation on the gate insulating layer 3.
  • a source electrode 4 and a drain electrode 5 formed; a semiconductor layer 6 formed on the gate insulating layer 3 between the source electrode 4 and the drain electrode 5 and connected to the source electrode 4 and the drain electrode 5;
  • a semiconductor protective layer 7 is formed on the semiconductor layer 6 to protect the semiconductor layer 6, and is formed on the source electrode 4, the drain electrode 5 and the semiconductor protective layer 7 to insulate the upper electrode 9 from the source electrode 4.
  • polycarbonate polyethylene sulfide, polyethersulfone, polyethylene terephthalate, polyethylene naphthalate, cycloolefin polymer, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, Weatherable polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, polyimide, fluorine resin, cyclic polyolefin resin, glass, quartz glass, and the like can be used, but are not limited thereto. These may be used alone, but two or more kinds may be laminated and used.
  • a transparent gas barrier layer (not shown) can be formed in order to improve the durability of the thin film transistor 100.
  • the gas barrier layer include aluminum oxide (Al 2 O 3 ), silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), silicon carbide (SiC), and diamond-like carbon (DLC). It is not limited to these. These gas barrier layers can also be used by laminating two or more layers. The gas barrier layer may be formed only on one side of the substrate 1 using an organic film, or may be formed on both sides.
  • the gas barrier layer can be formed by using a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a hot wire CVD method, a sol-gel method, and the like. Is not to be done.
  • the gate electrode 2, the source electrode 4, and the drain electrode 5 do not need to be clearly distinguished from the electrode portion and the wiring portion, and are particularly referred to as electrodes including the wiring portion as constituent elements of each thin film transistor 100.
  • the material of the gate electrode 2 is aluminum (Al), copper (Cu), molybdenum (Mo), silver (Ag), chromium (Cr), titanium (Ti), gold (Au), platinum (Pt), tungsten ( W), metal materials such as manganese (Mn), conductive metal oxides such as indium oxide (InO), tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO)
  • a material such as a conductive polymer such as poly (ethylenedioxythiophene) / polystyrene sulfonate (PEDOT / PSS) or polyaniline can be used, but is not limited thereto. These materials may be used as a single layer, or may be used as a laminate or an alloy.
  • the gate electrode 2 may be a vacuum film-forming method such as a vacuum evaporation method or a sputtering method, or a wet film-forming method using a precursor of a conductive material or nanoparticles, for example, an inkjet method, a relief printing method, a lithographic printing method, although it can form by methods, such as an intaglio printing method and a screen printing method, it is not limited to these. Patterning can be performed by, for example, protecting a pattern forming portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching, or patterning directly using a printing method or the like. Also, the method is not limited to these methods, and a known general patterning method can be used.
  • the gate insulating layer 3 is formed so as to cover at least the gate electrode 2 except for a connection portion with the other electrode of the gate electrode 2 and a connection portion with the outside.
  • the material of the gate insulating layer 3 includes oxide-based insulation such as silicon oxide (SiOx), aluminum oxide (AlOx), tantalum oxide (TaOx), yttrium oxide (YOx), zirconium oxide (ZrOx), hafnium oxide (HfOx), etc.
  • oxide-based insulation such as silicon oxide (SiOx), aluminum oxide (AlOx), tantalum oxide (TaOx), yttrium oxide (YOx), zirconium oxide (ZrOx), hafnium oxide (HfOx), etc.
  • Materials silicon nitride (SiNx), silicon oxynitride (SiON), polyacrylates such as polymethyl methacrylate (PMMA), resin materials such as polyvinyl alcohol (PVA) and polyvinylphenol (PVP), polysilsesquioxane (PSQ)
  • An organic / inorganic hybrid resin such as) can be used, but is not limited thereto. These may be
  • the gate insulating layer 3 desirably has a resistivity of 10 11 ⁇ cm or more, more preferably 10 14 ⁇ cm or more in order to suppress a gate leakage current of the thin film transistor.
  • a vacuum film-forming method such as a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, a spin coating method, A wet film forming method such as a die coating method or a screen printing method can be appropriately used depending on the material.
  • metal materials such as aluminum (Al), copper (Cu), silver (Ag), gold (Au), platinum (Pt), indium oxide (InO), oxidation, etc.
  • Conductive metal oxide materials such as tin (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO) can be used. These materials may be used as a single layer, or may be used as a laminate or an alloy.
  • the formation of the source electrode 4 and the drain electrode 5 is preferably performed by a wet film forming method using a precursor of a conductive material or nanoparticles.
  • a wet film forming method using a precursor of a conductive material or nanoparticles.
  • methods such as an inkjet method, a relief printing method, a planographic printing method, an intaglio printing method, and a screen printing method can be used.
  • Patterning can be performed by, for example, protecting a pattern formation portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching or directly patterning by a printing method, but is not limited thereto. It is not a thing.
  • the source electrode 4 and the drain electrode 5 can be subjected to surface treatment.
  • surface treatment By performing surface treatment on the surface of the source electrode 4 and the drain electrode 5, the work function of the electrode surface is controlled, and the charge injection efficiency between the semiconductor layer 6, the source electrode 4, and the drain electrode 5 is improved. It is possible to improve the characteristics.
  • a method such as a self-assembled film (SAM) that performs surface treatment by chemically reacting the surface treatment material with the source electrode 4 and the drain electrode 5 is preferably used.
  • SAM self-assembled film
  • an organic molecule having a fluorine group is particularly preferably used because the work function of the electrode is further increased and the device characteristics are improved.
  • Examples of the material of the semiconductor layer 6 include low molecular organic semiconductor materials such as pentacene, tetracene, phthalocyanine, perylene, thiophene, benzodithiophene, anthradithiophene, and derivatives thereof, and carbon compounds such as fullerene and carbon nanotubes, Polymer organic semiconductor materials such as polythiophene, polyallylamine, fluorenebithiophene copolymer, and derivatives thereof can be used, but are not limited thereto.
  • a wet film forming method using a solution or paste in which a semiconductor material is dissolved and dispersed can be suitably used.
  • methods such as an ink jet method, a relief printing method, a lithographic printing method, an intaglio printing method, and a screen printing method can be used, but the method is not limited to these, and a known general method can be used.
  • the semiconductor protective layer 7 is formed to protect the semiconductor layer 6.
  • the semiconductor protective layer 7 needs to be formed so as to cover at least a region overlapping with the channel portion of the semiconductor layer 6.
  • the material of the semiconductor protective layer 7 is an inorganic material such as silicon oxide, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconium oxide, titanium oxide, or polyacrylate such as PMMA (polymethyl methacrylate).
  • Insulating materials such as PVA (polyvinyl alcohol), PVP (polyvinylphenol), and fluorine-based resins can be mentioned.
  • fluororesins are preferable because they do not damage organic semiconductor materials when formed immediately above the semiconductor layer. Used for.
  • the material of the semiconductor protective layer 7 is desirably 10 11 ⁇ cm or more, more preferably 10 14 ⁇ cm or more, in order to keep the leakage current of the thin film transistor low.
  • the semiconductor protective layer 7 is formed by a vacuum deposition method such as a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, a spin coating method, a die coating method, a letterpress.
  • a wet film forming method such as a printing method or a screen printing method is appropriately used depending on the material.
  • These semiconductor protective layers 7 may be used as a single layer, or two or more layers may be laminated. Further, the composition may be inclined in the growth direction.
  • an insulating resin material is used as the material of the interlayer insulating film 8.
  • examples include, but are not limited to, polyacrylates such as PMMA, PVA, PVP, cycloolefin polymers, epoxy resins, and organic / inorganic hybrid resins such as polysilsesquioxane (PSQ).
  • polyacrylates such as PMMA, PVA, PVP, cycloolefin polymers, epoxy resins, and organic / inorganic hybrid resins such as polysilsesquioxane (PSQ).
  • PSQ polysilsesquioxane
  • the interlayer insulating film 8 contains a fluorine compound.
  • fluorine-containing polymer such as fluorine-containing acrylic resin, fluorine-containing polyimide, fluorine-containing ether polymer, fluorine-containing cyclic ether polymer, fluorine-containing hydrophilic group-containing oligomer, fluorine-containing lipophilic group-containing oligomer, fluorine-containing hydrophilic / lipophilic group
  • Fluorine-containing surfactants such as fluorine-containing oligomers, perfluoroethylene oxide adducts, perfluoroalkyl group-containing phosphate esters, perfluoroalkyl group-containing phosphate ester neutralized products, fluorine-containing hydrophilic / lipophilic group carboxyl group-containing oligomers Etc. can be used.
  • the fluorine compound contained in the interlayer insulating film 8 may be one having ultraviolet reactivity or thermal reactivity, and the interlayer insulating film 8 and the fluorine compound are subjected to ultraviolet reaction or thermal reaction. It may be combined.
  • the fluorine compound contained in the interlayer insulating film 8 is a fluorine-containing surfactant and the surfactant has ionic properties such as cationic, anionic, and amphoteric, it remains as a fixed charge in the interlayer insulating film of the thin film transistor. Therefore, a nonionic type is preferably used.
  • the fluorine compound in the interlayer insulating film 8 may be uniformly dispersed in the film, or fluorine groups may be oriented on the surface.
  • the fluorine compound contained in the interlayer insulating film 8 does not affect the curability of the resin material of the interlayer insulating film 8 and the electrical characteristics of the film, and the process of forming the upper electrode 9 formed on the interlayer insulating film 8. Contained in a range.
  • the concentration can be appropriately changed depending on the fluorine compound contained. However, when the concentration of the fluorine compound contained is low, the surface tension of the interlayer insulating film material cannot be lowered, and the effect is not sufficiently exhibited. On the other hand, when the concentration of fluorine contained is high, the curability of the resin is greatly affected.
  • it depends on the composition of the interlayer insulating film 8 to be selected specifically, it is preferably used in the range of 0.05 percent or more and 10 percent or less in terms of the weight percent concentration with respect to the resin. .
  • the interlayer insulating film 8 can be formed by applying an insulating resin material solution containing a fluorine compound.
  • a wet film forming method such as a spin coating method, a die coating method, a relief printing method, or a screen printing method is used as a material. It is formed using as appropriate.
  • These interlayer insulating films 8 may be used as a single layer or may be used by stacking two or more layers, but it is preferable to use a single layer from the viewpoint of the number of steps and cost reduction.
  • the material of the interlayer insulating film 8 has a resistivity of 10 11 ⁇ cm or more, more preferably 10 14 ⁇ cm or more in order to keep the leakage current of the thin film transistor 100 low. Further, when the dielectric constant of the interlayer insulating film 8 is high, it can be considered that the capacitance induced by the upper electrode 9 adversely affects the characteristics of the thin film transistor. Therefore, it is desirable that the relative dielectric constant of the interlayer insulating film 8 is 4 or less in order to suppress the influence.
  • the interlayer insulating film 8 contains a fluorine compound, the semiconductor protective layer 7 having a high liquid repellency, the gate insulating layer 3, the source electrode 4 and the drain electrode 5 subjected to surface treatment with a fluorine-based material, etc.
  • the surface tension of the material solution of the interlayer insulating film 8 is kept low, and even on the surface of each layer with high liquid repellency constituting the organic thin film transistor, good coating properties can be obtained without using an adhesion layer, and the liquid repelling can be achieved.
  • the interlayer insulating film 8 can be uniformly applied and formed without causing film thickness unevenness.
  • the upper electrode 9 is formed in connection with the drain electrode 5.
  • a through hole for conduction may be provided in the interlayer insulating film 8, or a bump (projection) for obtaining conduction is formed on the drain electrode 5.
  • This method may be used, and can be appropriately selected according to a desired element shape.
  • conductive polymers such as poly (ethylenedioxythiophene) / polystyrene sulfonate (PEDOT / PSS) and polyaniline can be used, but are not limited thereto. These materials may be used as a single layer, or may be used as a laminate or an alloy.
  • the upper electrode 9 is a wet film that uses a vacuum film-forming method such as a vacuum deposition method or a sputtering method, or a conductive paste in which particles of a conductive material precursor, nanoparticles, metal material, or the like are dispersed in a resin or solvent.
  • the film can be formed by a film forming method such as an inkjet method, a relief printing method, a planographic printing method, an intaglio printing method, or a screen printing method, but is not limited thereto. Patterning can be performed by, for example, protecting a pattern forming portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching, or patterning directly using a printing method or the like. However, it is not limited to these methods, and a publicly known general patterning method can be used, but it is desirable to use a printing method capable of directly forming a pattern in order to reduce the number of steps.
  • a step of forming a gate electrode on an insulating substrate for example, a step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating layer on the substrate and the gate electrode, and a source electrode and a drain electrode on each other on the gate insulating layer.
  • a manufacturing method including a step of forming an interlayer insulating film containing a fluorine compound on the protective layer and a step of forming an upper electrode on the interlayer insulating film can be used.
  • the thin film transistor 100 illustrated in FIG. 1 was manufactured by the following procedure.
  • As the insulating substrate 1 an alkali-free glass having a thickness of 0.7 mm was used.
  • an ink in which silver nanoparticles were dispersed was applied using an inkjet method so as to have a desired shape, and baked at 200 ° C. for 1 hour to form the gate electrode 2 and the capacitor electrode.
  • an acrylic resin was applied on the gate electrode 2 using a die coating method, and baked at 230 ° C. to form a gate insulating layer 3 having a thickness of 1 ⁇ m.
  • the ink in which silver nanoparticles are dispersed is applied to form a pattern shape of the source electrode 4 and the drain electrode 5 using an ink jet method, and baked at 200 ° C. for 1 hour to form the source electrode 4 and the drain electrode 5. did.
  • the film thickness of the source electrode 4 and the drain electrode 5 was 100 nm.
  • the substrate was immersed in a solution prepared by adjusting pentafluorobenzenethiol in isopropyl alcohol at a concentration of 10 mM for 30 minutes. In order to remove excess pentafluorothiophenol, it was washed with isopropyl alcohol and then dried.
  • a fluororesin was applied on the semiconductor layer 6 by a flexographic printing method and dried at 100 ° C. to obtain a semiconductor protective layer 7.
  • a negative photosensitive acrylic resin material containing a nonionic fluorine-containing surfactant at a concentration of 0.1% is used, and this is die-coated.
  • a silver paste was printed in a desired shape on the interlayer insulating film 8 by a screen printing method and dried at 100 ° C. to form an upper electrode 9.
  • the thin film transistor 100 was manufactured through the above steps.
  • the material of the interlayer insulating film 8 is repelled even on the semiconductor protective layer 7 having high liquid repellency because the interlayer insulating film 8 contains a fluorine compound.
  • the thin film transistor 100 having good characteristics can be formed.
  • Non-alkali glass having a thickness of 0.7 mm was used as the insulating substrate 1.
  • an ink in which silver nanoparticles were dispersed was applied using an inkjet method so as to have a desired shape, and baked at 200 ° C. for 1 hour to form the gate electrode 2 and the capacitor electrode.
  • an acrylic resin was applied on the gate electrode 2 using a die coating method, and baked at 230 ° C. to form a gate insulating layer 3 having a thickness of 1 ⁇ m.
  • the ink in which silver nanoparticles are dispersed is applied to form a pattern shape of the source electrode 4 and the drain electrode 5 using an ink jet method, and baked at 200 ° C. for 1 hour to form the source electrode 4 and the drain electrode 5. did.
  • the film thickness of the source electrode 4 and the drain electrode 5 was 100 nm.
  • the substrate was immersed in isopropyl alcohol in which pentafluorobenzenethiol was dissolved at a concentration of 10 mM for 30 minutes. In order to remove excess pentafluorothiophenol, it was washed with isopropyl alcohol and then dried.
  • a fluororesin was applied on the semiconductor layer 6 by a flexographic printing method and dried at 100 ° C. to obtain a semiconductor protective layer 7.
  • a negative photosensitive acrylic resin material was used as a material for an interlayer insulating film formed on the semiconductor protective layer 7, and this was applied by a die coating method. After drying, exposure was performed using a photomask having a desired shape, and unnecessary resin material was removed by development to form a desired pattern shape. Thereafter, baking was performed at 150 ° C. to form an interlayer insulating film.
  • a silver paste was printed in a desired shape on the interlayer insulating film 8 by a screen printing method and dried at 100 ° C. to form an upper electrode 9.
  • the interlayer insulating film 8 can be uniformly formed because the material of the interlayer insulating film is repelled on the semiconductor protective layer 7 having high liquid repellency when the interlayer insulating film is formed. There wasn't.
  • the adhesion layer is used even when a highly liquid repellent material is used for each layer of the organic thin film transistor.
  • a thin film transistor exhibiting favorable characteristics can be provided without any problem.
  • the thin film transistor thus manufactured can be suitably used for an image display device and various sensors such as an electronic paper display device (EPD), a liquid crystal display device (LCD), and an organic electroluminescence (EL) display device.
  • the present invention is useful for a thin film transistor. It is useful for display devices and various sensors such as electronic paper display devices (EPD), liquid crystal display devices (LCD), and organic electroluminescence (EL) display devices, and is particularly suitable for fluorine-based materials with high liquid repellency. It is useful in an organic thin film transistor used in the above.
  • EPD electronic paper display devices
  • LCD liquid crystal display devices
  • EL organic electroluminescence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

　印刷法などのウェット成膜法により各層を形成する有機半導体薄膜トランジスタにおいて、良好な特性を示す薄膜トランジスタを提供する。薄膜トランジスタは、絶縁性の基板と、絶縁性の基板上に形成されたゲート電極と、基板およびゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に互いに離間して形成されたソース電極およびドレイン電極と、ゲート絶縁層上にソース電極およびドレイン電極に接続して形成された半導体層と、半導体層上に形成された半導体保護層と、ソース電極、ドレイン電極および半導体保護層上に形成されたフッ素化合物を含有する層間絶縁膜と、層間絶縁膜上に形成された上部電極とを含む。

Description

薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
　本発明は、薄膜トランジスタ、その製造方法及び薄膜トランジスタを用いた画像表示装置に関するものである。
　薄膜トランジスタは液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置、電子ペーパー表示装置（ＥＰＤ）などの、表示装置や各種センサーなどに広く使用されている。
　薄膜トランジスタに用いられる半導体材料としては、非晶質シリコンや多結晶シリコンあるいは酸化物半導体などを用いたものが主流となっている。一般的に、これらの半導体材料を用いた薄膜トランジスタでは、真空成膜法を用いて成膜した後にフォトリソグラフィ法などによりパターニングを行うことで作製される。
　近年、半導体材料として有機材料を用いた有機薄膜トランジスタが注目を集めている。有機半導体材料はこれまでのシリコン系材料や酸化物系材料と比較すると移動度が小さく、高性能な薄膜トランジスタを作製することが困難であった。しかし、有機材料は材料分子の設計の自由度が高く、近年の技術の進歩により、非晶質シリコンを超えるような移動度を有する有機薄膜トランジスタも多く報告されている。
　有機薄膜トランジスタの製造においては、半導体材料、導電性材料および絶縁性材料などの溶液を塗布・印刷するウェット成膜法を用いることができる。ウェット成膜法は、低温でのプラスチック基板上へのデバイス形成、および低コストでのデバイス製造の可能性がある点で期待されている。特に印刷法は成膜とパターニングの工程を同時に行うことから、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して、材料利用効率が高い点、レジストパターン形成工程、エッチング工程、剥離工程を必要としないことから、環境負荷が少ない点等で期待されている。
　有機半導体材料としては、縮合多環系の芳香族化合物やπ電子系の高分子材料が多く用いられるが、これらの材料は、シリコンや酸化物半導体と比較して空気中の水分や酸素の影響を受けやすく、耐薬品性に劣るため、半導体層形成以後の工程および薬品などの影響により半導体特性の劣化が生じやすい。
　このような、有機半導体材料の特性劣化を防ぐために、有機半導体層上にフッ素樹脂層を形成する技術が知られている（非特許文献１）。なお、このように有機半導体層上にフッ素樹脂層を形成する構成について、薄膜トランジスタの構造がトップゲート構造の場合は、ゲート絶縁膜がフッ素樹脂で形成され、ボトムゲート構造として用いる場合は、半導体保護層にフッ素樹脂を用いることになる。
　また、フッ素樹脂表面は撥水、撥油性が非常に高いため、フッ素樹脂層上に他の樹脂材料を形成することが困難である。そのため、フッ素樹脂層上に密着層を形成し、その密着層上に他の樹脂層を形成する技術が知られている（特許文献１）。
特許第５４５８６６９号公報
Ｊａｎｏｓ　Ｖｅｒｅｓ，　Ｓｉｍｏｎ　Ｏｇｉｅｒ，Ｇｉｌｅｓ　Ｌｌｏｙｄ，　ａｎｄ　Ｄａｇｏ　ｄｅ　Ｌｅｅｕｗ，　"Ｇａｔｅ　Ｉｎｓｕｌａｔｏｒｓ　ｉｎ　Ｏｒｇａｎｉｃ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒｓ，"　ケミストリーオブマテリアルズ（ＣＨＥＭＩＳＴＲＹ　ＯＦ　ＭＡＴＥＲＩＡＬＳ），ＡＣＳパブリケーションズ（ＡＣＳ　ＰＵＢＬＩＣＡＴＩＯＮＳ），第１６巻、第２３号、２００４年、ｐｐ　４５４３－４５５５
　上述したように、有機半導体層上にフッ素樹脂層を形成することにより、半導体材料の劣化を防ぎ、良好な素子特性を得ることが可能である。また、フッ素樹脂層上に密着層を設けるような構成を用いることにより、高い撥水、撥油性を持つフッ素樹脂層上に樹脂材料パターンを形成することができ、薄膜トランジスタを形成することが可能となる。
　しかしながら、フッ素樹脂層上に密着層を形成してから他の樹脂材料を形成する場合、密着層を形成するための工程が増加してしまう。また、フッ素樹脂層上に密着層を形成する手法としては無機材料を真空プロセスにより形成する手法が用いられることが多く、大きなコストアップ要因となる。
　本発明は、以上の点を鑑み、印刷法などのウェット成膜法により各層を形成する有機半導体薄膜トランジスタにおいて、有機薄膜トランジスタを構成する各層に撥液性の高い材料を用いた場合においても、撥液性の高い層の表面上に密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することを目的とする。
　上記課題を解決するための本発明の一局面は、絶縁性の基板と、基板上に形成されたゲート電極と、基板およびゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に互いに離間して形成されたソース電極およびドレイン電極と、ゲート絶縁層上に前記ソース電極および前記ドレイン電極に接続して形成された半導体層と、半導体層上に形成された半導体保護層と、ソース電極、ドレイン電極および半導体保護層上に形成されたフッ素化合物を含有する層間絶縁膜と、層間絶縁膜上に形成された上部電極とを含む薄膜トランジスタである。
　また、層間絶縁膜の含有するフッ素化合物がフッ素基を含有する界面活性剤であってもよい。
　また、界面活性剤が非イオン性であってもよい。
　また、層間絶縁膜が０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有していてもよい。
　また、層間絶縁膜の比誘電率が４以下であってもよい。
　また、半導体保護層がフッ素樹脂を含んでもよい。
　また、半導体層の材料が有機半導体であってもよい。
　また、ソース電極およびドレイン電極の表面がフッ素を含有する自己集積化膜により表面処理されていてもよい。
　また、本発明の他の局面は、絶縁性の基板上にゲート電極を形成する工程と、基板およびゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、ゲート絶縁層上にソース電極およびドレイン電極に接続して半導体層を形成する工程と、半導体層上に半導体保護層を形成する工程と、ソース電極、ドレイン電極および半導体保護層上にフッ素化合物を含有する層間絶縁膜を形成する工程と、層間絶縁膜上に上部電極を形成する工程とを含み、層間絶縁膜を形成する工程において、層間絶縁膜を、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成する、薄膜トランジスタの製造方法である。
　また、本発明の他の局面は、上述の薄膜トランジスタを用いた画像表示装置である。
　本発明によれば、印刷法などのウェット成膜法により各層を形成する薄膜トランジスタにおいて、有機薄膜トランジスタを構成する各層に撥液性の高い材料を用いた場合においても、撥液性の高い各層の表面上に密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することができる。
図１は、本発明の一実施形態に係る薄膜トランジスタの概略断面図である。
　以下、本発明の一実施形態を、図面を参照しつつ、説明する。
　図１は本実施形態に係る薄膜トランジスタ１００を示す概略断面図である。
　薄膜トランジスタ１００は、絶縁性の基板１と、基板１の上に形成されたゲート電極２と、基板１及びゲート電極２上に形成されたゲート絶縁層３と、ゲート絶縁層３上に離間して形成されたソース電極４およびドレイン電極５と、ゲート絶縁層３上であってソース電極４およびドレイン電極５間に形成されてソース電極４およびドレイン電極５に接続された半導体層６と、半導体層６の上に形成されて半導体層６を保護するための半導体保護層７と、ソース電極４、ドレイン電極５および半導体保護層７上に形成されて上部電極９とソース電極４とを絶縁するための層間絶縁膜８と、層間絶縁膜８上に形成されて層間絶縁膜８の開口部を介してドレイン電極５と接続された上部電極９を少なくとも備えている。
　以下、薄膜トランジスタ１００の各構成要素について説明する。
　基板１の材質としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層して使用することもできる。
　基板１が有機物フィルムである場合は、薄膜トランジスタ１００の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが、これらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル－ゲル法などを用いて形成することができるがこれらに限定されるものではない。
　ゲート電極２、ソース電極４およびドレイン電極５は、電極部分と配線部分とは明確に区別する必要はなく、特に各薄膜トランジスタ１００の構成要素としては配線部分も含めて電極と称している。
　ゲート電極２の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
　ゲート電極２は、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法、例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法により形成できるが、これらに限定されるものではない。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
ゲート絶縁層３は、ゲート電極２の他電極との接続部および外部との接続部を除き、少なくともゲート電極２を被覆するように形成される。
　ゲート絶縁層３の材質としては、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）等の樹脂材料、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。
　ゲート絶縁層３は、薄膜トランジスタのゲートリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
　ゲート絶縁層３の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法が適宜材料に応じて用いることが出来る。
　ソース電極４およびドレイン電極５の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができる。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
　ソース電極４およびドレイン電極５の形成は、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法が好適に用いられる。例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法により直接パターニングすることもできるが、これらに限定されるものではない。
　ソース電極４およびドレイン電極５については、電極表面の表面処理を行うことが出来る。ソース電極４およびドレイン電極５表面の表面処理を行うことにより、電極表面の仕事関数を制御し、半導体層６とソース電極４およびドレイン電極５間の電荷注入効率を向上させることにより、薄膜トランジスタの素子特性を向上させることが可能である。表面処理方法としては、表面処理材料がソース電極４およびドレイン電極５と化学的に反応することで、表面処理を行う自己集積化膜（ＳＡＭ）などの方法が好適に用いられる。
　ソース電極４およびドレイン電極５のＳＡＭによる表面処理においては、電極の仕事関数をより大きくし、素子特性の向上に効果的であることから、特に、フッ素基を有する有機分子が好適に用いられる。
　半導体層６の材質としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料およびフラーレン、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができるが、これらに限定されるものではない。
　半導体層６は、半導体材料を溶解および分散させた溶液およびペーストなどを用いるウェット成膜法を好適に用いることができる。たとえば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることが出来るが、これらに限定されるものではなく、公知一般の方法を用いることが出来る。
　半導体保護層７は半導体層６を保護するために形成される。半導体保護層７は少なくとも半導体層６のチャネル部分と重なる領域を覆うように形成される必要がある。
　半導体保護層７の材質としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるが、特にフッ素樹脂は、半導体層直上に形成する際に有機半導体材料へのダメージを与えないため、好適に用いられる。
　半導体保護層７の材料については、薄膜トランジスタのリーク電流を低く抑えるためにその抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
　半導体保護層７は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、凸版印刷法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの半導体保護層７は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
　層間絶縁膜８の材質としては、絶縁性の樹脂材料が用いられる。例えば、ＰＭＭＡなどのポリアクリレート、ＰＶＡ、ＰＶＰ、シクロオレフィンポリマー、エポキシ樹脂、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂などが挙げられるがこの限りではない。
　層間絶縁膜８は、フッ素化合物を含有している。例えば含フッ素アクリル樹脂、含フッ素ポリイミド、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどの含フッ素ポリマーや含フッ素親水性基含有オリゴマー、含フッ素親油性基含有オリゴマー、含フッ素親水性・親油性基含有オリゴマー、パーフルオロエチレンオキシド付加物、パーフルオロアルキル基含有リン酸エステル、パーフルオロアルキル基含有リン酸エステルアミン中和物、含フッ素親水性・親油性基カルボキシル基含有オリゴマーなどの含フッ素界面活性剤などを用いることができる。
　また、層間絶縁膜８に含有されるフッ素化合物は、紫外線反応性や熱反応性を有しているものを用いることが可能であり、層間絶縁膜８とフッ素化合物が紫外線反応および熱反応などにより結合していても良い。層間絶縁膜８に含まれるフッ素化合物が含フッ素界面活性剤であり、界面活性剤が陽イオン性、陰イオン性、両性などのイオン性を有する場合、薄膜トランジスタの層間絶縁膜中に固定電荷として残留する可能性があるため、非イオン系のものが好適に用いられる。層間絶縁膜８におけるフッ素化合物は、膜中に均一に分散していても良いし、表面にフッ素基が配向していても良い。
　層間絶縁膜８に含有されるフッ素化合物は、層間絶縁膜８の樹脂材料の硬化性および膜の電気特性、さらに層間絶縁膜８上に形成される上部電極９の形成工程などに影響を与えない範囲で含有される。含有するフッ素化合物により適宜その濃度を変更することができるが、含有するフッ素化合物の濃度が低い場合は、層間絶縁膜材料の表面張力を下げることができず、その効果が十分に発揮されない。一方、含有されるフッ素濃度が高い場合は、樹脂の硬化性に大きな影響を及ぼす。本実施形態においては、選択される層間絶縁膜８の組成にもよるが、具体的には、樹脂に対して重量パーセント濃度において０．０５パーセント以上１０パーセント以下の範囲で使用されることが好ましい。
　層間絶縁膜８は、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成することができ、例えば、スピンコート法、ダイコート法、凸版印刷法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの層間絶縁膜８は単層として用いても構わないし、２層以上積層して用いることもできるが、工程数およびコスト削減の面から単層で用いることが好ましい。
　層間絶縁膜８の材料については、薄膜トランジスタ１００のリーク電流を低く抑えるために、その抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。さらに層間絶縁膜８については、その誘電率が高い場合、上部電極９に誘起される静電容量により薄膜トランジスタの特性に悪影響を及ぼすことが考えられる。したがって、その影響を小さく抑えるために、層間絶縁膜８の比誘電率は４以下であることが望ましい。
　層間絶縁膜８は、フッ素化合物を含有することにより、撥液性の高い半導体保護層７、ゲート絶縁層３、フッ素系材料などによる表面処理を施したソース電極４およびドレイン電極５上においても、層間絶縁膜８の材料溶液の表面張力が低く抑えられ、有機薄膜トランジスタを構成する撥液性の高い各層の表面上においても、密着層を用いることなく、良好な塗布性が得られ、液のはじきや膜厚ムラを生じることなく、層間絶縁膜８を均一に塗布、形成することが可能である。
　特に、フッ素樹脂からなる半導体保護層７およびフッ素化合物による表面処理を行ったソース電極４およびドレイン電極５を用いる場合においては、それらの撥液性が非常に高くなるため、層間絶縁膜の塗布が非常に困難となるが、フッ素化合物を含有している層間絶縁膜８を適用することにより良好な膜形成が可能となり、顕著な効果が得られる。
　上部電極９は、ドレイン電極５と接続して形成される。上部電極９とドレイン電極５との接続方法については、層間絶縁膜８に導通のためのスルーホールを設けても良いし、ドレイン電極５上に導通を得るためのバンプ（突起）を形成するなどの手法を用いてもよく、所望の素子形状に合わせて適宜選択することができる。
　上部電極９の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料、またはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
　上部電極９は、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体やナノ粒子、金属材料などの粒子を樹脂や溶剤に分散させた導電性ペーストなどを使用するウェット成膜法、例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法により形成できるが、これらに限定されるものではない。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることできるが、工程数削減のために直接パターンを形成することが可能な印刷法を用いて形成することが望ましい。
　薄膜トランジスタ１００の製造には、例えば、絶縁性の基板上にゲート電極を形成する工程と、基板およびゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、ゲート絶縁層上にソース電極およびドレイン電極に接続して半導体層を形成する工程と、半導体層上に半導体保護層を形成する工程と、ソース電極、ドレイン電極および半導体保護層上にフッ素化合物を含有する層間絶縁膜を形成する工程と、層間絶縁膜上に上部電極を形成する工程とを含む製造方法を用いることができる。
　実施例に係る薄膜トランジスタとして、図１に示す薄膜トランジスタ１００を以下の手順で作製した。
　絶縁性の基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板上に、銀ナノ粒子を分散させたインクをインクジェット法を用いて所望の形状となるよう塗布し、２００℃で１時間焼成してゲート電極２およびキャパシタ電極を形成した。
　次に、ゲート電極２上に、ダイコート法を用いてアクリル樹脂を塗布し、２３０℃で焼成して膜厚１μｍのゲート絶縁層３を形成した。
　その後、銀ナノ粒子を分散させたインキを、インクジェット法を用いてソース電極４およびドレイン電極５のパターン形状となるよう塗布し、２００℃で１時間焼成し、ソース電極４およびドレイン電極５を形成した。ソース電極４およびドレイン電極５の膜厚は１００ｎｍとした。
　ソース電極４およびドレイン電極５の表面処理として、ペンタフルオロベンゼンチオールをイソプロピルアルコールに１０ｍＭの濃度で調整した溶液に基板を３０分浸漬した。余分なペンタフルオロチオフェノールを取り除くため、イソプロピルアルコールで洗浄してから乾燥した。
　続いて、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層６を形成した。
　さらに半導体層６上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、半導体保護層７とした。
　半導体保護層７上に形成する層間絶縁膜８の材料として、非イオン性の含フッ素界面活性剤を０．１％の濃度で含むネガ型の感光性アクリル樹脂材料を用いて、これをダイコート法により塗布した。乾燥を行った後、所望の形状のフォトマスクを用いて露光を行い、現像により不要な樹脂材料を除去して、所望のパターン形状を形成した。その後、１５０℃で焼成を行い、層間絶縁膜８を形成した。
　層間絶縁膜８上に、スクリーン印刷法により銀ペーストを所望の形状で印刷し、１００℃で乾燥させ、上部電極９を形成した。
　以上の工程により薄膜トランジスタ１００を作製した。実施例に係る薄膜トランジスタ１００の作製過程においては、層間絶縁膜８にフッ素化合物が含有されていることにより、撥液性の高い半導体保護層７上においても、層間絶縁膜８の材料が弾かれることなく塗布可能であり、この結果、良好な特性を示す薄膜トランジスタ１００を形成できることが確認できた。
（比較例）
　比較例に係る薄膜トランジスタを以下の手順で作製した。
　絶縁性の基板１として厚さ０．７ｍｍの無アルカリガラスを使用した。ガラス基板上に、銀ナノ粒子を分散させたインクをインクジェット法を用いて所望の形状となるよう塗布し、２００℃で１時間焼成してゲート電極２およびキャパシタ電極を形成した。
　次に、ゲート電極２上に、ダイコート法を用いてアクリル樹脂を塗布し、２３０℃で焼成して膜厚１μｍのゲート絶縁層３を形成した。
　その後、銀ナノ粒子を分散させたインキを、インクジェット法を用いてソース電極４およびドレイン電極５のパターン形状となるよう塗布し、２００℃で１時間焼成し、ソース電極４およびドレイン電極５を形成した。ソース電極４およびドレイン電極５の膜厚は１００ｎｍとした。
　ソース電極４およびドレイン電極５の表面処理として、ペンタフルオロベンゼンチオールを１０ｍＭの濃度で溶解させたイソプロピルアルコールに基板を３０分浸漬した。余分なペンタフルオロチオフェノールを取り除くため、イソプロピルアルコールで洗浄してから乾燥した。
　続いて、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層６を形成した。
　さらに半導体層６上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、半導体保護層７とした。
　半導体保護層７上に形成する層間絶縁膜の材料として、ネガ型の感光性アクリル樹脂材料を用いて、これをダイコート法により塗布した。乾燥を行った後、所望の形状のフォトマスクを用いて露光を行い、現像により不要な樹脂材料を除去して、所望のパターン形状を形成した。その後、１５０℃で焼成を行い、層間絶縁膜を形成した。
　層間絶縁膜８上に、スクリーン印刷法により銀ペーストを所望の形状で印刷し、１００℃で乾燥させ、上部電極９を形成した。
　以上の工程により薄膜トランジスタを作製した。比較例に係る薄膜トランジスタの作製過程においては、層間絶縁膜の形成時に撥液性の高い半導体保護層７上において層間絶縁膜の材料が弾かれてしまい均一に層間絶縁膜８を形成することが出来なかった。
　以上説明したように、本発明によれば、印刷法などのウェット成膜法により各層を形成する薄膜トランジスタにおいて、有機薄膜トランジスタの各層に撥液性の高い材料を用いた場合においても、密着層を用いることなく良好な特性を示す薄膜トランジスタを提供することができる。このようにして製造された薄膜トランジスタは、電子ペーパー表示装置（ＥＰＤ）、液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置などの、画像表示装置や各種センサーに好適に用いることができる。
　本発明は、薄膜トランジスタに有用である。電子ペーパー表示装置（ＥＰＤ）、液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置などの、表示装置や各種センサーなどに有用であり、特に撥液性の高いフッ素系などの材料が好適に用いられる有機薄膜トランジスタにおいて有用である。
　１　　基板
　２　　ゲート電極
　３　　ゲート絶縁層
　４　　ソース電極
　５　　ドレイン電極
　６　　半導体層
　７　　半導体保護層
　８　　層間絶縁膜
　９　　上部電極
　１００　　薄膜トランジスタ

Claims (10)

  1. 　絶縁性の基板と、
    　前記絶縁性の基板上に形成されたゲート電極と、
    　前記基板および前記ゲート電極上に形成されたゲート絶縁層と、
    　前記ゲート絶縁層上に互いに離間して形成されたソース電極およびドレイン電極と、
    　前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極に接続して形成された半導体層と、
    　前記半導体層上に形成された半導体保護層と、
    　前記ソース電極、前記ドレイン電極および前記半導体保護層上に形成されたフッ素化合物を含有する層間絶縁膜と、
    　前記層間絶縁膜上に形成された上部電極とを含む薄膜トランジスタ。
  2. 　前記層間絶縁膜の含有するフッ素化合物がフッ素基を含有する界面活性剤である、請求項１に記載の薄膜トランジスタ。
  3. 　前記界面活性剤が非イオン性である、請求項２に記載の薄膜トランジスタ。
  4. 　前記層間絶縁膜が０．０５重量パーセント以上１０重量パーセント以下の濃度のフッ素化合物を含有している、請求項１ないし３のいずれか１項に記載の薄膜トランジスタ。
  5. 　前記層間絶縁膜の比誘電率が４以下である、請求項１ないし４のいずれか１項に記載の薄膜トランジスタ。
  6. 　前記半導体保護層がフッ素樹脂を含む、請求項１ないし５のいずれか１項に記載の薄膜トランジスタ。
  7. 　前記半導体層の材料が有機半導体である、請求項１ないし６のいずれか１項に記載の薄膜トランジスタ。
  8. 　前記ソース電極および前記ドレイン電極の表面がフッ素を含有する自己集積化膜により表面処理されている、請求項１ないし７のいずれか１項に記載の薄膜トランジスタ。
  9. 　絶縁性の基板上にゲート電極を形成する工程と、
    　前記基板および前記ゲート電極上にゲート絶縁層を形成する工程と、
    　前記ゲート絶縁層上に互いにソース電極およびドレイン電極を離間して形成する工程と、
    　前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極に接続して半導体層を形成する工程と、
    　前記半導体層上に半導体保護層を形成する工程と、
    　前記ソース電極、前記ドレイン電極および前記半導体保護層上にフッ素化合物を含有する層間絶縁膜を形成する工程と、
    　前記層間絶縁膜上に上部電極を形成する工程とを含み、
    　前記層間絶縁膜を形成する工程において、前記層間絶縁膜を、フッ素化合物を含む絶縁性樹脂材料溶液を塗布して形成する、薄膜トランジスタの製造方法。
  10. 　請求項１ないし８のいずれか１項に記載の薄膜トランジスタを用いた画像表示装置。
PCT/JP2016/001460 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 WO2016152090A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017507476A JP6702304B2 (ja) 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
CN201680016302.5A CN107408510B (zh) 2015-03-25 2016-03-15 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
EP16767997.6A EP3270408B1 (en) 2015-03-25 2016-03-15 Thin film transistor, thin film transistor manufacturing method, and image display device using a thin film transistor
US15/714,393 US10312375B2 (en) 2015-03-25 2017-09-25 Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015062853 2015-03-25
JP2015-062853 2015-03-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/714,393 Continuation US10312375B2 (en) 2015-03-25 2017-09-25 Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor

Publications (1)

Publication Number Publication Date
WO2016152090A1 true WO2016152090A1 (ja) 2016-09-29

Family

ID=56977382

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/001460 WO2016152090A1 (ja) 2015-03-25 2016-03-15 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置

Country Status (6)

Country Link
US (1) US10312375B2 (ja)
EP (1) EP3270408B1 (ja)
JP (1) JP6702304B2 (ja)
CN (1) CN107408510B (ja)
TW (1) TWI677104B (ja)
WO (1) WO2016152090A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
EP3424071A4 (en) * 2016-03-01 2019-12-04 BOE Technology Group Co., Ltd. THIN-LAYER TRANSISTOR, MANUFACTURING METHOD AND ARRAY SUBSTRATE

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
KR20210057843A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用
KR20220079759A (ko) 2020-12-04 2022-06-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003048988A (ja) * 2001-08-06 2003-02-21 Shin Etsu Chem Co Ltd オルガノシロキサン系高分子化合物及び光硬化性樹脂組成物並びにパターン形成方法及び基板保護用皮膜
JP2006303465A (ja) * 2005-03-25 2006-11-02 Canon Inc 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
JP2010092627A (ja) * 2008-10-03 2010-04-22 Nippon Steel Materials Co Ltd 表面平坦性絶縁膜形成用塗布溶液及び表面平坦性絶縁膜被覆基材
WO2012077573A1 (ja) * 2010-12-08 2012-06-14 シャープ株式会社 電極構成、当該電極構成を備えた有機薄膜トランジスタとその製造方法、当該有機薄膜トランジスタを備えた有機エレクトロルミネッセンス画素、および、有機エレクトロルミネッセンス素子、当該有機エレクトロルミネッセンス素子を備えた装置、並びに、有機太陽電池
WO2015002204A1 (ja) * 2013-07-05 2015-01-08 旭硝子株式会社 有機トランジスタ素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622492B2 (ja) * 1998-03-30 2005-02-23 セイコーエプソン株式会社 薄膜半導体装置の製造方法
US6984476B2 (en) * 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
KR100992137B1 (ko) * 2003-11-18 2010-11-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4884660B2 (ja) * 2004-08-11 2012-02-29 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2007258218A (ja) * 2006-03-20 2007-10-04 Toppan Printing Co Ltd 有機トランジスタおよびその製造方法
KR101258255B1 (ko) * 2006-05-25 2013-04-25 엘지디스플레이 주식회사 마스크리스 노광 장비를 사용한 박막 트랜지스터 기판의제조방법
JP5458669B2 (ja) 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2011066269A (ja) * 2009-09-18 2011-03-31 Brother Industries Ltd 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
JP2011216647A (ja) * 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
WO2012029700A1 (ja) * 2010-08-30 2012-03-08 住友化学株式会社 有機薄膜トランジスタ絶縁層用組成物及び有機薄膜トランジスタ
KR101406382B1 (ko) * 2011-03-17 2014-06-13 이윤형 화학증폭형 포지티브 감광형 유기절연막 조성물 및 이를 이용한 유기절연막의 형성방법
JP5934666B2 (ja) * 2012-05-23 2016-06-15 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜及び電子デバイスの製造方法
JP2014171966A (ja) * 2013-03-08 2014-09-22 Yamagata Univ 撥液性表面への塗布方法
KR102115811B1 (ko) * 2013-03-12 2020-05-27 제이에스알 가부시끼가이샤 게이트 절연막, 조성물, 경화막, 반도체 소자, 반도체 소자의 제조 방법 및 표시 장치
JP2015041642A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板
TWI549289B (zh) * 2014-02-26 2016-09-11 友達光電股份有限公司 有機發光顯示面板及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003048988A (ja) * 2001-08-06 2003-02-21 Shin Etsu Chem Co Ltd オルガノシロキサン系高分子化合物及び光硬化性樹脂組成物並びにパターン形成方法及び基板保護用皮膜
JP2006303465A (ja) * 2005-03-25 2006-11-02 Canon Inc 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
JP2010092627A (ja) * 2008-10-03 2010-04-22 Nippon Steel Materials Co Ltd 表面平坦性絶縁膜形成用塗布溶液及び表面平坦性絶縁膜被覆基材
WO2012077573A1 (ja) * 2010-12-08 2012-06-14 シャープ株式会社 電極構成、当該電極構成を備えた有機薄膜トランジスタとその製造方法、当該有機薄膜トランジスタを備えた有機エレクトロルミネッセンス画素、および、有機エレクトロルミネッセンス素子、当該有機エレクトロルミネッセンス素子を備えた装置、並びに、有機太陽電池
WO2015002204A1 (ja) * 2013-07-05 2015-01-08 旭硝子株式会社 有機トランジスタ素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3270408A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3424071A4 (en) * 2016-03-01 2019-12-04 BOE Technology Group Co., Ltd. THIN-LAYER TRANSISTOR, MANUFACTURING METHOD AND ARRAY SUBSTRATE
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
JPWO2018097284A1 (ja) * 2016-11-28 2019-10-17 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
US10916661B2 (en) 2016-11-28 2021-02-09 Merck Patent Gmbh Thin film transistor substrate provided with protective film and method for producing same
JP7033259B2 (ja) 2016-11-28 2022-03-10 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法

Also Published As

Publication number Publication date
EP3270408A4 (en) 2018-03-21
EP3270408A1 (en) 2018-01-17
JPWO2016152090A1 (ja) 2018-01-11
JP6702304B2 (ja) 2020-06-03
CN107408510B (zh) 2021-06-15
US20180026141A1 (en) 2018-01-25
EP3270408B1 (en) 2021-01-06
US10312375B2 (en) 2019-06-04
TWI677104B (zh) 2019-11-11
CN107408510A (zh) 2017-11-28
TW201640684A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP6702304B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
KR102027361B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
JP7206887B2 (ja) 有機薄膜トランジスタおよび電子装置
US20140070197A1 (en) Method for forming patterned organic electrode
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置
JP6446850B2 (ja) 薄膜トランジスタ
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2015065317A (ja) 薄膜トランジスタ
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2020096006A (ja) 薄膜トランジスタ
JP2020088026A (ja) 有機半導体薄膜トランジスタ素子
JP2017195315A (ja) 薄膜トランジスタ
JP2011003755A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16767997

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017507476

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2016767997

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE