CN105679676A - 薄膜晶体管及其制备方法、阵列基板 - Google Patents

薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN105679676A
CN105679676A CN201610115020.2A CN201610115020A CN105679676A CN 105679676 A CN105679676 A CN 105679676A CN 201610115020 A CN201610115020 A CN 201610115020A CN 105679676 A CN105679676 A CN 105679676A
Authority
CN
China
Prior art keywords
thin film
film transistor
tft
metal level
described metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610115020.2A
Other languages
English (en)
Inventor
梁学磊
惠官宝
夏继业
张方振
田博元
严秋平
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
BOE Technology Group Co Ltd
Original Assignee
Peking University
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, BOE Technology Group Co Ltd filed Critical Peking University
Priority to CN201610115020.2A priority Critical patent/CN105679676A/zh
Publication of CN105679676A publication Critical patent/CN105679676A/zh
Priority to EP16865269.1A priority patent/EP3424071A4/en
Priority to JP2017530092A priority patent/JP6872483B2/ja
Priority to US15/542,408 priority patent/US10490760B2/en
Priority to PCT/CN2016/104884 priority patent/WO2017148176A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Abstract

本发明公开了一种碳纳米管底栅薄膜晶体管及其制备方法、阵列基板。其中，该碳纳米管底栅薄膜晶体管的制备方法包括：形成有源层的图形，所述有源层采用碳纳米管材料制成；形成金属氧化物层的图形，所述金属氧化物层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域。通过本发明，达到了提高碳纳米管底栅薄膜晶体管的稳定性、可靠性及迁移率等性能的效果。

Description

薄膜晶体管及其制备方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其是涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
单壁半导体碳纳米管以其优异的电学和机械性能在逻辑电路和光学电子器件领域拥有广泛的应用前景，例如，场效应晶体管、反相器、环振和发光器件等。单壁碳纳米管的合成方法主要有化学气相沉积法、电弧放电法和激光烧灼法等，合成的碳纳米管中含有2/3的半导体性碳纳米管和1/3金属性碳纳米管。目前，提纯半导体性碳纳米管的方法主要有凝胶法、密度梯度离心法和聚合物选择性分散法等，通过这些方法虽然可以得到纯度很高的单壁半导体性碳纳米管，但是其规模化生产始终是一个难以解决的问题。无序的碳纳米管薄膜的出现为规模化这一问题的解决带来了希望，通过一定时间的沉积，可以大规模的制备得到分布均匀的碳纳米管薄膜。
场效应晶体管作为一种简单常用的电学器件，其制备过程在碳纳米管薄膜的应用方向上是一个必不可少的过程。暴漏在空气中的碳纳米管底栅薄膜晶体管对外界条件的依赖很大，制备技术可以提高晶体管的稳定性、可靠性及迁移率等性能。但是，目前尚未找到一种制备方法可以避免这些问题的出现，因此，对碳纳米管底栅薄膜晶体管的制备技术还需要进一步的探索。
发明内容
本发明的主要目的在于提供一种既可以避免薄膜晶体管暴漏在空气中，又能够提高薄膜晶体管的稳定性、可靠性及迁移率等性能的技术方案。
为了达到上述目的，根据本发明的一个方面，提供了一种薄膜晶体管的制备方法，包括：形成有源层的图形，所述有源层采用碳纳米管材料制成；形成金属氧化物层的图形，所述金属氧化物层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域。
优选地，形成金属氧化物层的图形包括：使用蒸镀工艺，在所述有源层位于薄膜晶体管的源极和漏极之间的全部区域上进行蒸镀，形成所述金属氧化物的图形。
优选地，所述金属氧化物为氧化钇。
优选地，形成金属氧化物层的图形包括：在所述有源层上形成一金属层的图形，所述金属层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域；对所述金属层进行氧化处理，形成所述金属氧化物的图形。
优选地，在所述有源层上形成一金属层的图形，包括：使用电子束镀膜工艺，在所述有源层上形成所述金属层的图形。
优选地，对所述金属层进行氧化处理，包括：在氧气环境中对形成有所述金属层的薄膜晶体管进行加热操作，氧化所述金属层。
优选地，所述加热操作产生的温度范围为20℃～450℃。
优选地，所述加热操作产生的温度范围为200℃～350℃。
优选地，对所述金属层进行氧化处理，包括：使用紫外线氧化技术，氧化所述金属层。
优选地，所述金属层的厚度范围为5nm～1000nm。
优选地，所述金属层的厚度范围为20nm～100nm。
优选地，所述金属层的材料为钇。
优选地，所述碳纳米管为单壁碳纳米管、双壁碳纳米管或碳纳米管管束。根据本发明的另一个方面，提供了一种薄膜晶体管，该薄膜晶体管采用上述薄膜晶体管的制备方法制备而成。
根据本发明的又一个方面，提供了一种阵列基板，该阵列基板包括上述薄膜晶体管。
与现有技术相比，本发明所述的薄膜晶体管及制备方法、阵列基板，当暴漏在空气环境中时，由于碳纳米管底栅薄膜晶体管的有源层容易裸露在外的部分已经制备了一层金属氧化物层，形成了对碳纳米管底栅薄膜晶体管的有效制备，可以避免碳纳米管底栅薄膜晶体管的稳定性受到空气环境的不良影响，从而提高了碳纳米管底栅薄膜晶体管的稳定性、可靠性及迁移率等性能。
附图说明
图1是根据本发明实施例的薄膜晶体管的制备方法流程图；
图2是根据本发明实施例的薄膜晶体管的结构示意图；
图3是根据本发明优选实施例的形成金属氧化物层前的多个样本碳纳米管底栅薄膜晶体管的转移特性曲线图；以及
图4是根据本发明优选实施例的形成金属氧化物层后的多个样本碳纳米管底栅薄膜晶体管的转移特性曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
由于目前的薄膜晶体管制备方法是直接在薄膜晶体管上用ALD(AtomicLayerDeposition，原子层沉积)技术生长氧化物(多为半导体氧化物)，这种做法对晶体管的性能造成很大的衰减，而且会出现明显的双极性，因此对于薄膜晶体管的制备技术，尤其对于碳纳米管底栅薄膜晶体管的制备技术，还需要进一步探索一种可以提高稳定性、可靠性及迁移率等性能的制备方法。
基于此，本发明实施例提供了一种薄膜晶体管的制备方法。图1是根据本发明实施例的薄膜晶体管的制备方法流程图，如图1所示，该流程包括以下步骤(步骤S102-步骤S104)：
步骤S102、形成有源层的图形，所述有源层采用碳纳米管材料制成；
步骤S104、形成金属氧化物层的图形，所述金属氧化物层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域。
对于制备该薄膜晶体管的过程，首先可以在玻璃衬底上形成栅极，继而在栅极上形成栅绝缘层，再采用碳纳米管材料在栅绝缘层上形成所述有源层的图形，然后形成所述金属氧化物层和源极和漏极，对于源极和漏极之间的全部区域，在实际应用中，通常称之为沟道，因此所述金属氧化层应该至少覆盖该沟道。
因此，通过上述制备方法，可以在采用碳纳米管材料制成的有源层上形成金属氧化物层的方式，从而完成对碳纳米管底栅薄膜晶体管的有效制备，由于金属氧化后得到的金属氧化物稳定性提高，因此可以有效提高碳纳米管底栅薄膜晶体管的可靠性，可以抑制有缘层原本裸露在空气中的部分(即沟道)由于与氧隔离而造成的双极性，还可以提高整体晶体管的迁移率。
对于上述步骤S104中形成金属氧化物层的图形的过程，在本发明实施例中，提供了两种不同的制作方式：
方式一、使用蒸镀工艺，在所述有源层位于薄膜晶体管的源极和漏极之间的全部区域上进行蒸镀，形成所述金属氧化物的图形。
作为一个优选示例，本发明实施例中，所述金属氧化物可以为氧化钇。当然，在实际应用中，所述金属氧化物还可以采用性质与氧化钇类似的其它氧化物来代替。对此，本发明实施例并不作出限制。
采用该方式时，可以先结合掩膜工艺在有源层的沟道上直接进行蒸镀操作，最终在所述有源层上的沟道上形成所述金属氧化物的图形，当然，这仅仅是一种形成所述金属氧化物的优选工艺而已，而在实际应用中，还可以采用其它工艺，例如采用溅射工艺也可以形成所述金属氧化物。对此，本发明实施例并不作出任何限制。
方式二、该方式分为两个步骤，先在所述有源层上形成一金属层的图形，其中，所述金属层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域，再对所述金属层进行氧化处理，以最终形成所述金属氧化物的图形。
作为一个优选实施方式，本发明实施例中，可以使用电子束镀膜工艺，在所述有源层上形成所述金属层的图形，需要说明的是，选用电子束镀膜工艺的原因是电子束镀膜工艺的成膜效果比较好，当然，在实际应用中，采用其它工艺来形成所述金属层也是可以的，并不以此为限。
在形成所述金属层的过程中，可以通过精准控制只在有源层位于薄膜晶体管的源极和漏极之间的全部区域(即沟道)上直接形成所述金属层，也可以在大于该沟道的区域(包括沟道和覆盖部分源漏极的区域)先形成所述金属层，再将覆盖部分源漏极的区域的金属层刻蚀掉。在实际应用中，可以视工艺需求进行选取。
在本发明实施例中，在对所述金属层进行氧化处理时，可以采用这样的方式：(1)在氧气环境中对形成有所述金属层的薄膜晶体管进行加热操作，以达到氧化所述金属层的目的。(2)使用紫外线氧化(UVO)技术，氧化所述金属层。
其中，对于(1)这种通过在氧气环境中加热得到所述金属氧化物的方式，可以将加热操作产生的温度范围控制在20℃～450℃之间。在保证加热效果的情况下，为了提高加热效率，在实际应用中，可以进一步将加热操作的温度范围控制在200℃～350℃之间。
对于方式二，需要将形成的所述金属层的厚度范围控制在5nm～1000nm之间。为了使得采用加热直接氧化的方式或通过UVO方式氧化得到的金属氧化物能够对碳纳米管底栅薄膜晶体管形成有效的保护和性能提升，在实际应用中，可以进一步将所述金属层的厚度范围设定在20nm～100nm之间，这样能够更有效地抑制沟道由于与氧隔离造成的双极性，以及更好地提升碳纳米管底栅薄膜晶体管的电子迁移率。
本发明实施例中，所述金属层的材料可以优先选用钇。在对钇进行氧化处理之后，得到的氧化钇对碳纳米管的影响较弱，这样就可以最大程度上保证碳纳米管底栅薄膜晶体管的性能。当然，选用金属钇仅仅是一个优选方式，在实际应用中，对于与金属钇性质类似的其它金属都可以应用于本发明实施例中。
另外，需要说明的是，所使用的碳纳米管可以为单壁碳纳米管、双壁碳纳米管或碳纳米管管束，将其分散到适当的有机溶剂中即可用于本优选实施例。
对应于上述薄膜晶体管的制备方法，本发明实施例还提供了一种薄膜晶体管。该薄膜晶体管采用上述薄膜晶体管的制备方法制备而成。为便于理解，请参考图2(图2是根据本发明实施例的薄膜晶体管的结构示意图)。由于该薄膜晶体管的改进在于在有源层上增加设置的金属氧化物层，即基于上述制备方法制备而成，其余结构与现有薄膜晶体管并无区别，因此不再对图2所示的薄膜晶体管进行进一步的描述。
为便于理解，以下结合图3至图4以及优选实施例对上述薄膜晶体管的制备方法及得到的薄膜晶体管进行进一步的描述。
优选实施例
该优选实施例以碳纳米管底栅薄膜晶体管为例进行说明，在该优选实施例中，使用上述方式二的电子束镀膜工艺在有源层上形成一层金属钇，在通过对该金属钇层进行氧化处理得到位于有源层上的氧化钇，从而完成对碳纳米管底栅薄膜晶体管的制备，该制备过程包括以下步骤：
(1)在经过RCAClean处理的基片(例如，硅/二氧化硅基片)上，沉积有机溶剂分散的碳纳米管。
此后，经过24小时后取出基片，可以用邻二甲苯对基片冲洗，在150℃热板下进行30分钟烘干。在实际应用中，可以用于分散碳纳米管的有机溶剂除了二甲苯之外，还可以是甲苯、氯仿或邻二甲苯等有机溶剂。
(2)利用光学曝光技术制备源漏金属层，利用光学曝光制备碳纳米管薄膜刻蚀层，利用RIE(ReactiveIonEtching，反应离子刻蚀)技术刻蚀掉不需要的碳纳米薄膜，去胶之后得到碳纳米管底栅薄膜晶体管。
(3)测量暴漏在空气中的碳纳米管底栅薄膜晶体管的转移特性曲线，为便于理解，请参考图3(图3是根据本发明优选实施例的形成金属氧化物层前的多个样本碳纳米管底栅薄膜晶体管的转移特性曲线图)，其中，转移特性曲线是指对于碳纳米管底栅薄膜晶体管，当源漏电极偏压Vds＝-1V时，栅电极电压(图3中的横坐标GateV)从-35V扫到35V，测量得到的源漏电极输出电流(图3中的纵坐标DrainI)，图3中提供了27个碳纳米管底栅薄膜晶体管作为转移特性曲线的测试样本。
(4)利用电子束镀膜仪在碳纳米管薄膜晶体管的沟道(即所述有源层的裸露在外的部分)上沉积金属钇，例如可以沉积40nm厚度的金属钇。
(5)对金属钇进行氧化，如上述两种方式所述，既可以在空气或氧气氛围下，将沉积有金属钇的碳纳米管薄膜晶体管放在热板上进行加热氧化，也可以将其置于氧气氛围下采用紫外臭氧UVO进行氧化。总之，为了保证氧化效率，最好将金属钇置于氧气分为进行氧化操作。
至于氧化所需要的温度和需要所需要的反应时间，可以视实际需求而定，例如，本优选实施例中，将反应温度设定在180度～250度之间为较佳，为提高反应效率而不损坏碳纳米管薄膜晶体管器件本身的性能，将反应温度设置为250度这一最佳值。相匹配地，可以将反应时间设定在10分钟～60分钟之间为最佳值，例如可以设定30分钟的反应时间。
需要说明的是，在本优选实施例中，为了提高对晶体管的性能提升和保护效果，可以将步骤(4)和步骤(5)重复执行三次。当然，在实际应用中，对是否重复进行操作并不做限制，需要视实际需求而定，而且对重复操作的次数也不作出限制。
(6)测量被氧化钇覆盖的碳纳米管底栅薄膜晶体管的转移特性曲线，测量结果如图4(图4是根据本发明优选实施例的形成金属氧化物层后的多个样本碳纳米管底栅薄膜晶体管的转移特性曲线图)所示，其中，转移特性曲线是指对于碳纳米管底栅薄膜晶体管，当源漏电极偏压Vds＝-1V时，栅电极电压(图4中的横坐标GateV)从-35V扫到35V，测量得到的源漏电极输出电流(图4中的纵坐标DrainI)，图4中提供了27个碳纳米管底栅薄膜晶体管作为转移特性曲线的测试样本。
通过对图3和图4所示的转移特性曲线测量结果，可以看出，相对于图3所示的暴漏在空气中的碳纳米管底栅薄膜晶体管的转移特性曲线，图4所示的被氧化钇覆盖的碳纳米管底栅薄膜晶体管的转移特性曲线中，对于27个碳纳米管底栅薄膜晶体管而言，在栅电极电压的扫描范围一定的情况下(-35V～35V)，源漏电极输出电流不再过于集中，也即27个碳纳米管底栅薄膜晶体管的电子迁移变得更加均匀，使得27个碳纳米管底栅薄膜晶体管的迁移率和稳定性得到了很大提高。
如上面内容所述，由于制备碳纳米管薄膜晶体管的碳纳米管可以是单壁碳纳米管、也可以是双壁碳纳米管，还可以是碳纳米管管束，因此本优选实施例中也可以从这三种碳纳米管中做出任意选择。
可以看出，上述优选实施例主要利用电子束镀膜仪在碳纳米管底栅薄膜晶体管的沟道上方沉积金属钇，再对该层金属钇进行氧化处理而进一步得到氧化钇，由于氧化钇对碳纳米管薄膜的影响弱，而且氧化钇在起到将碳纳米管薄膜与空气进行部分隔绝的同时，也保障了碳纳米管底栅薄膜晶体管的基本性能，而且能够抑制由于沟道与氧隔离造成的双极性，提高底栅晶体管的迁移率。
在上述实施例提供的薄膜晶体管的制备方法及采用该制备方法制备而成的薄膜晶体管的基础上，本发明还提供了一种阵列基板，该阵列基板包括上述薄膜晶体管。
由于该阵列基板的改进在于上述薄膜晶体管，而上述薄膜晶体管在制备方法上进行了改进，基于该改进已经通过上述内容得以展现，在此故不再对该阵列基板进行重复描述。
本发明实施例，不影响碳纳米管薄膜晶体管的正常制备过程，避免了在晶体管制备工艺中引入多余的步骤，不增加制备过程的工艺难度，从而可以抑制因碳纳米管薄膜晶体管的沟道与氧隔离造成的双极性，且可以提升碳纳米管薄膜晶体管的迁移率。
以上所述是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为包含在本发明的保护范围之内。

Claims (15)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
形成有源层的图形，所述有源层采用碳纳米管材料制成；
形成金属氧化物层的图形，所述金属氧化物层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域。
2.根据权利要求1所述的方法，其特征在于，形成金属氧化物层的图形包括：
使用蒸镀工艺，在所述有源层位于薄膜晶体管的源极和漏极之间的全部区域上进行蒸镀，形成所述金属氧化物的图形。
3.根据权利要求2所述的方法，其特征在于，所述金属氧化物为氧化钇。
4.根据权利要求1所述的方法，其特征在于，形成金属氧化物层的图形包括：
在所述有源层上形成一金属层的图形，所述金属层至少覆盖所述有源层位于薄膜晶体管的源极和漏极之间的全部区域；
对所述金属层进行氧化处理，形成所述金属氧化物的图形。
5.根据权利要求4所述的方法，其特征在于，在所述有源层上形成一金属层的图形，包括：
使用电子束镀膜工艺，在所述有源层上形成所述金属层的图形。
6.根据权利要求4所述的方法，其特征在于，对所述金属层进行氧化处理，包括：
在氧气环境中对形成有所述金属层的薄膜晶体管进行加热操作，氧化所述金属层。
7.根据权利要求4所述的方法，其特征在于，所述加热操作产生的温度范围为20℃～450℃。
8.根据权利要求7所述的方法，其特征在于，所述加热操作产生的温度范围为200℃～350℃。
9.根据权利要求4所述的方法，其特征在于，对所述金属层进行氧化处理，包括：
使用紫外线氧化技术，氧化所述金属层。
10.根据权利要求4至9中任一项所述的方法，其特征在于，所述金属层的厚度范围为5nm～1000nm。
11.根据权利要求10所述的方法，其特征在于，所述金属层的厚度范围为20nm～100nm。
12.根据权利要求4至9中任一项所述的方法，其特征在于，所述金属层的材料为钇。
13.根据权利要求1所述的方法，其特征在于，所述碳纳米管为单壁碳纳米管、双壁碳纳米管或碳纳米管管束。
14.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用权利要求1至13中任一项所述的薄膜晶体管的制备方法制备而成。
15.一种阵列基板，其特征在于，包括权利要求14所述的薄膜晶体管。
CN201610115020.2A 2016-03-01 2016-03-01 薄膜晶体管及其制备方法、阵列基板 Pending CN105679676A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610115020.2A CN105679676A (zh) 2016-03-01 2016-03-01 薄膜晶体管及其制备方法、阵列基板
EP16865269.1A EP3424071A4 (en) 2016-03-01 2016-11-07 THIN-LAYER TRANSISTOR, MANUFACTURING METHOD AND ARRAY SUBSTRATE
JP2017530092A JP6872483B2 (ja) 2016-03-01 2016-11-07 薄膜トランジスタとその製造方法、及びアレイ基板
US15/542,408 US10490760B2 (en) 2016-03-01 2016-11-07 Thin-film transistor including carbon nanotubes, manufacturing method, and array substrate
PCT/CN2016/104884 WO2017148176A1 (en) 2016-03-01 2016-11-07 Thin-film transistor, manufacturing method, and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610115020.2A CN105679676A (zh) 2016-03-01 2016-03-01 薄膜晶体管及其制备方法、阵列基板

Publications (1)

Publication Number Publication Date
CN105679676A true CN105679676A (zh) 2016-06-15

Family

ID=56305510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610115020.2A Pending CN105679676A (zh) 2016-03-01 2016-03-01 薄膜晶体管及其制备方法、阵列基板

Country Status (5)

Country Link
US (1) US10490760B2 (zh)
EP (1) EP3424071A4 (zh)
JP (1) JP6872483B2 (zh)
CN (1) CN105679676A (zh)
WO (1) WO2017148176A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017148176A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method, and array substrate
CN107993981A (zh) * 2017-11-22 2018-05-04 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法
WO2019037504A1 (zh) * 2017-08-22 2019-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子器件
CN109427976A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101019A (ja) * 1992-09-18 1994-04-12 Fujitsu Ltd アルミナ膜形成方法
EP0714140B1 (en) * 1994-06-15 2003-09-03 Seiko Epson Corporation Method of manufacturing a semiconductor thin film transistor
JP2003229627A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 光デバイスの実装方法及び光ヘッド装置
JP4229648B2 (ja) * 2002-06-25 2009-02-25 富士通株式会社 電子デバイスの製造方法
KR100988081B1 (ko) * 2003-04-23 2010-10-18 삼성전자주식회사 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법
JP2006049459A (ja) * 2004-08-03 2006-02-16 Fujitsu Ltd カーボンナノチューブトランジスタの製造方法
US7960718B2 (en) * 2006-07-10 2011-06-14 Applied Nanotech Holdings, Inc. Printable thin-film transistor for flexible electronics
JP5471000B2 (ja) * 2008-04-24 2014-04-16 東レ株式会社 電界効果型トランジスタ
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制备方法
JP2010080759A (ja) * 2008-09-26 2010-04-08 Sharp Corp 有機デバイスとその製造方法
JP5371453B2 (ja) * 2009-01-09 2013-12-18 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
CN101710588B (zh) 2009-12-08 2012-03-21 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN103119699B (zh) 2010-09-22 2016-08-17 凸版印刷株式会社 薄膜晶体管及其制造方法和图像显示装置
CN105448674B (zh) * 2014-06-11 2018-12-21 清华大学 N型半导体层以及n型薄膜晶体管的制备方法
CN107408510B (zh) * 2015-03-25 2021-06-15 凸版印刷株式会社 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
CN105280717B (zh) * 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017148176A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method, and array substrate
WO2019037504A1 (zh) * 2017-08-22 2019-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子器件
CN109427974A (zh) * 2017-08-22 2019-03-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、电子器件
JP2020532092A (ja) * 2017-08-22 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、その製造方法、及び電子デバイス
JP7132131B2 (ja) 2017-08-22 2022-09-06 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、その製造方法、及び電子デバイス
CN109427976A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10777588B2 (en) 2017-08-31 2020-09-15 Boe Technology Group Co., Ltd. Method of fabricating thin film transistor, thin film transistor, array substrate, and display apparatus
CN107993981A (zh) * 2017-11-22 2018-05-04 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法
WO2019100438A1 (zh) * 2017-11-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法

Also Published As

Publication number Publication date
EP3424071A1 (en) 2019-01-09
JP6872483B2 (ja) 2021-05-19
WO2017148176A1 (en) 2017-09-08
US20180375045A1 (en) 2018-12-27
JP2019507489A (ja) 2019-03-14
US10490760B2 (en) 2019-11-26
EP3424071A4 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
US8722442B2 (en) Nitrogen-doped transparent graphene film and manufacturing method thereof
CN102881654B (zh) 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
CN107507828B (zh) 具有电容器的集成电路及其制造方法
US10224205B2 (en) Method for preparing graphene, thin-film transistor, array substrate, and display panel
CN105679676A (zh) 薄膜晶体管及其制备方法、阵列基板
CN105336792B (zh) 碳纳米管半导体器件及其制备方法
CN105304495A (zh) 薄膜晶体管及其制备方法、阵列基板
CN105762195B (zh) 金属氧化物薄膜晶体管及其制备方法
CN107342228B (zh) 一种场效应晶体管及其制备方法
CN105493256B (zh) 一种薄膜晶体管及其制备方法、显示装置
Sinha et al. The effect of gate dielectric modification and film deposition temperature on the field effect mobility of copper (II) phthalocyanine thin-film transistors
CN106098786A (zh) 双栅电极氧化物薄膜晶体管及其制备方法
Zhao et al. Electrostatically Tunable Near‐Infrared Plasmonic Resonances in Solution‐Processed Atomically Thin NbSe2
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
Qiao et al. Edge‐Assisted Epitaxy of 2D TaSe2‐MoSe2 Metal–Semiconductor Heterostructures and Application to Schottky Diodes
US20190013408A1 (en) Field effect transistor and manufacturing method thereof
CN103762246B (zh) 一种薄膜电晶体场效应管及其制造方法
CN104217930A (zh) 一种石墨烯图案的形成方法
CN105006482A (zh) 一种石墨烯场效应晶体管的制备方法
CN105304497B (zh) 一种薄膜晶体管、阵列基板及相关制作方法
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN110504297A (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
US11658232B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
Kim et al. High-pressure oxygen annealing of Al2O3 passivation layer for performance enhancement of graphene field-effect transistors
CN106252359B (zh) 阵列基板及液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615