JP2019507489A - 薄膜トランジスタとその製造方法、及びアレイ基板 - Google Patents

薄膜トランジスタとその製造方法、及びアレイ基板 Download PDF

Info

Publication number
JP2019507489A
JP2019507489A JP2017530092A JP2017530092A JP2019507489A JP 2019507489 A JP2019507489 A JP 2019507489A JP 2017530092 A JP2017530092 A JP 2017530092A JP 2017530092 A JP2017530092 A JP 2017530092A JP 2019507489 A JP2019507489 A JP 2019507489A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
manufacturing
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017530092A
Other languages
English (en)
Other versions
JP6872483B2 (ja
Inventor
シュエレイ・リアン
グアンバオ・フイ
ジエ・シャ
ファンジェン・ジャン
ボユアン・ティエン
チゥピン・ヤン
リエンマオ・ペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
BOE Technology Group Co Ltd
Original Assignee
Peking University
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, BOE Technology Group Co Ltd filed Critical Peking University
Publication of JP2019507489A publication Critical patent/JP2019507489A/ja
Application granted granted Critical
Publication of JP6872483B2 publication Critical patent/JP6872483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本開示は、その活性層に複数のカーボンナノチューブを有する薄膜トランジスタとその製造方法及びアレイ基板を提供する。この製造方法は、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成する工程を含み、ここで、絶縁層は、環境から実質的に絶縁され、活性層内の複数のカーボンナノチューブへの影響が十分に小さくなるように構成される。

Description

関連出願の相互参照
本出願は、２０１６年３月１日に提出した中国特許出願Ｎｏ．２０１６１０１１５０２０．２の優先権を主張し、その内容が全て本出願に援用される。
本開示は一般的に表示技術に関し、特に、薄膜トランジスタとその製造方法、及びアレイ基板に関する。
単層カーボンナノチューブは、その優れた電気的、機械的特性のために、電界効果トランジスタ、インバータ、リングオシレータ及び発光素子等を含む論理回路や光学電子装置に広く応用されている。
単層カーボンナノチューブの合成は、主に化学蒸着、アーク放電又はレーザーアブレーション等により行われる。上記方法により合成される単層カーボンナノチューブは、３分の２を占める半導体カーボンナノチューブと、３分の１を占める金属カーボンナノチューブを含む。
半導体カーボンナノチューブの精製方法には、主にゲル法、密度勾配遠心分離法及びポリマーソーティング法等が含まれる。これらの方法により高純度の単層半導体カーボンナノチューブが得られるとは言え、量産は常に困難であった。現在では、無秩序カーボンナノチューブ膜が新出したことでこの課題に希望がもたらされている。目下、分布が均一なカーボンナノチューブ膜の大量生産が可能となっている。
カーボンナノチューブ膜の主要な応用として電界効果トランジスタでの使用を挙げなければならない。電界効果トランジスタを製造する過程で、空気中の酸素に露出して生じるカーボンナノチューブの二極性が電界効果トランジスタの安定性、信頼性及び移動性にマイナスの影響を及ぼす場合がある。このため、高い安定性、信頼性及び移動性といった好ましい機能を有するトランジスタを製造するにあたり、信頼性の高いパッケージ方法の考案が急務となっている。
本開示は、環境中の酸素に露出されるために生じる従来の電界効果トランジスタにおけるカーボンナノチューブの二極性の課題を解決することを目的として、薄膜トランジスタ、その製造方法及びアレイ基板を提供する。
第１の方面において、活性層内に複数のカーボンナノチューブを含む薄膜トランジスタの製造方法を提供する。この方法は、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成する工程を含み、ここで、絶縁層は、環境から実質的に絶縁され、活性層内の複数のカーボンナノチューブへの影響が十分に小さくなるように構成される。
本開示のいくつかの実施形態において絶縁層は金属酸化物を含んでもよいし、金属酸化物と類似した機能を有する他の組成物を含んでもよいが、そのような組成物を有する絶縁層が薄膜トランジスタの活性層内の複数のカーボンナノチューブを環境から実質的に絶縁し、複数のカーボンナノチューブの電気特性への影響が十分に小さいことを条件とする。また、そのような組成物を有する絶縁層は活性層にカーボンナノチューブを有する薄膜トランジスタの製造工程に実質的に影響しないことが望ましい。
この方法のいくつかの実施形態において、蒸着プロセスにより、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成してもよい。蒸着プロセスでは、絶縁層のパターンを定義するように構成されるマスクを用いてもよい。
この方法の他のいくつかの実施形態において、スパッタリングプロセスにより、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成してもよい。
本開示の金属酸化物は、イットリウム酸化物又はアルミナの少なくともひとつを含んでもよく、ここでは限定しない。
この方法のいくつかの実施形態において、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成する工程で、次のサブ工程を少なくとも１ラウンド含んでもよい。
少なくともソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う金属層を形成し、金属層を酸化させて金属酸化物層を形成する。
本開示において、金属層はイットリウムを含んでもよいが、他の金属を含んでもよく、組成物について限定しない。
本開示において、上記のサブ工程を少なくとも１ラウンド、例えば、３ラウンド実施するものとするが、実際の必要に応じて他の回数実施してもよい。
上記のいくつかの実施形態において、電子ビームコーティングプロセスにより、少なくともソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う金属層を形成するサブ工程を実施してもよい。
上記のいくつかの実施形態において、金属層を酸化させて金属酸化物層を形成するサブ工程は、酸素含有環境で金属層を加熱して実施する。加熱温度は、２０℃〜４５０℃の範囲にあってよく、２００℃〜３５０℃の範囲にあることが好ましい。
上記の他のいくつかの実施形態において、紫外線酸化（ＵＶＯ）プロセスにより、金属層を酸化して金属酸化物層を形成するサブ工程を実施することができる。
上記実施形態のいくつかにおいて、金属層の厚みは、５ｎｍ〜１０００ｎｍに範囲にあってよく、２０ｎｍ〜１００ｎｍの範囲にあることが好ましい。
上記の任意の実施形態において、複数のカーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ、カーボンナノチューブバンドル、又はそれらの組み合わせを含むことができるが、ここでは限定しない。
第２の方面において、複数のカーボンナノチューブを含む活性層と、薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域に配置され、活性層のチャネル領域内にある複数のカーボンナノチューブを環境から絶縁して薄膜トランジスタのキャリア移動度を改善するように構成される絶縁層とを含む、薄膜トランジスタを提供する。
本開示において、絶縁層は、例えば、イットリウム酸化物又はアルミナ等の金属酸化物を含んでもよいし、類似した機能及び特性を有する他の組成物を含んでもよいが、そのような組成物を有する絶縁層が薄膜トランジスタの活性層内の複数のカーボンナノチューブを環境から実質的に絶縁し、複数のカーボンナノチューブの電気特性への影響が十分に小さいことを条件とする。また、そのような組成物を有する絶縁層は活性層にカーボンナノチューブを有する薄膜トランジスタの製造工程に実質的に影響しないことが望ましい。
本開示において、複数のカーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ又はカーボンナノチューブバンドルの少なくともひとつを含む。
第３の方面において、本開示は上記の任意の実施形態による薄膜トランジスタを少なくともひとつ含むアレイ基板をさらに提供する。
以下の説明及び添付の図面から他の実施形態も明らかとなろう。
いくつかの実施形態をより明らかにするために、以下では図面について簡単に説明する。以下の図面はいくつかの実施形態を例示したものにすぎず、当業者であればこれらの図面を基に他の実施形態の他の図面も明らかであろう。
図１は、本開示のいくつかの実施形態による薄膜トランジスタの製造方法を示すフローチャートである。 図２は、本開示のいくつかの実施形態による薄膜トランジスタの構造を示す模式図である。 図３は、本開示のいくつかの実施形態により金属酸化物層を形成する前のカーボンナノチューブボトムゲート薄膜トランジスタの複数のサンプルの遷移特性曲線を示す。 図４は、本開示のいくつかの実施形態により金属酸化物層を形成した後のカーボンナノチューブボトムゲート薄膜トランジスタの複数のサンプル遷移特性曲線を示す。
以下では、本発明が開示する様々な実施形態の図面を参照しつつ、本開示の実施形態の技術案を明確かつ分かりやすい方法により記載する。記載する実施形態が本開示の一部に過ぎないことは明らかであり、当業者であれば、本開示に記載する実施形態を基に、本開示の請求範囲にある他の実施形態を得ることができる。
ひとつの方面において、本開示は、活性層内に複数のカーボンナノチューブを含む薄膜トランジスタの製造方法を提供する。この方法は、少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成する工程を含み、ここで、絶縁層は、環境から実質的に絶縁され、活性層内の複数のカーボンナノチューブへの影響が十分に小さくなるように構成される。
図１に示すように、絶縁層が金属酸化物を含む本開示のいくつかの実施形態による方法は次の工程を含む。
Ｓ１０２：複数のカーボンナノチューブを含む活性層のパターンを形成する。
Ｓ１０４：少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層の領域を覆うように構成された金属酸化物層のパターンを形成する。
薄膜トランジスタを製造する過程で、まずガラス基板上にゲート電極を形成し、次にゲート電極上にゲート絶縁層を形成し、さらにカーボンナノチューブを用いてゲート絶縁層上に活性層のパターンを形成し、そして金属酸化物層、ソース電極及びドレイン電極を形成できる。薄膜トランジスタのソース電極とドレイン電極の間の全部領域は通常チャネルと呼ばれ、こうして金属酸化物層は少なくともチャネルを覆う。
このため、上記の製造方法により、カーボンナノチューブを含む活性層上に金属酸化物層を形成することでカーボンナノチューブボトムゲート薄膜トランジスタが有効に製造される。酸化物層があるため、カーボンナノチューブを含む活性層が空気中の酸素から有効に分離されるので二極性の課題が有効に回避され、最終的に薄膜トランジスタの信頼性、安定性及び移動性の向上につながる。
金属酸化物層のパターンを形成する工程Ｓ１０４に関し、実施形態を２つ提供する。
この方法の第一の実施形態では、蒸着プロセスにより金属酸化物層のパターンを形成することができ、この際、薄膜トランジスタのソース電極とドレイン電極の間の活性層の全部領域に対して蒸着プロセスを行い金属酸化物層のパターンを形成する。
いくつかの実施形態において、金属酸化物はイットリウム酸化物であってもよいが、イットリウム酸化物と同様の特性を有する他の金属酸化物であってもよく、ここでは限定しない。
この方法の上記実施形態を用いる際、マスクを結合して活性層のチャネルに蒸着プロセスを直接施し、チャネル上に金属酸化物層のパターンを最終的に形成することができる。スパッタリングプロセス等の他のプロセスを用いて活性層のチャネル上に金属酸化物層のパターンを形成してもよく、ここでは限定しない。
この製造方法の第２の実施形態では、２つのサブ工程により金属酸化物層のパターンを形成する。まず、少なくとも薄膜トランジスタのソース電極とドレイン電極の間にある活性層の領域を覆う金属層のパターンを活性層上に形成する。次に、金属層を酸化させて金属酸化物層のパターンを形成する。
電子ビームコーティングプロセスを用いてこの方法の上記実施形態における金属酸化物層のパターンを形成してもよい。他のプロセスを施すことも可能であり、ここでは限定しない。
製造過程で、精密制御により活性層のチャネル領域に金属層を直接形成してもよい。あるいは、活性層のチャネル領域より大きい領域（即ち、チャネル領域と、ソース電極領域の一部と、ドレイン電極領域の一部を含む）にまず金属層を形成し、ソース電極領域の一部とドレイン電極領域の一部を覆う金属層の部分をエッチングしてもよい。上記２つの方法から実際の必要に応じて選択すればよい。
（１）金属層が形成された薄膜トランジスタを酸素中で加熱するか、又は（２）紫外線酸化（ＵＶＯ）プロセスを施すという２つの方法のいずれかにより金属層を酸化させることができる。
方法（１）については、加熱温度を２０℃〜４５０℃の範囲に制御することができ、より高い効率を得るために２００℃〜３５０℃の範囲に制御するのが好ましい。
方法（２）については、形成される金属層の厚みを５ｎｍ〜１０００ｎｍの範囲に制御することができ、より優れた薄膜トランジスタの特性と性能を得るために２０ｎｍ〜１００ｎｍの範囲に制御するのが好ましい。
本開示において、金属層はイットリウムを含んでもよい。酸化後、イットリウム酸化物はカーボンナノチューブへの影響が小さいので、薄膜トランジスタの性能が最大限に確保される。イットリウムの他、イットリウムと同様の特性を有する他の金属を使用してもよい。
本開示におけるカーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ又はカーボンナノチューブバンドルであってもよい。これら様々な種類のカーボンナノチューブを適切な有機溶媒に分散して上記の製造方法に用いてもよい。
別の方面において、本開示は図２に示す薄膜トランジスタを提供する。上記の製造方法により金属酸化物層を活性層上に設ける以外、他のパーツや構造特徴は従来の薄膜トランジスタと同じであり、ここでは省略する。
以下では、図３と４を参照しながら、薄膜トランジスタの製造方法と、この製造方法により製造される薄膜トランジスタのいくつかの実施形態について詳述する。
カーボンナノチューブボトムゲート薄膜トランジスタのひとつの実施形態において、上記電子ビームコーティングプロセスにより活性層上にイットリウム層を形成し、続いてイットリウム層を酸化させてイットリウム酸化物層を形成する。
具体的には、このようなカーボンナノチューブボトムゲート薄膜トランジスタの製造方法は次の工程を含む。
（１）有機溶媒に分散されたカーボンナノチューブをＲＣＡクリーン処理を施した基板（例えば、シリコン基板又は二酸化ケイ素基板）上に蒸着させることができる。蒸着プロセスを２４時間施した後、基板を取り出してオルトキシレン（即ち、ｏ‐キシレン）で洗浄し、その後１５０℃で３０分乾燥させる。カーボンナノチューブを分散させる有機溶媒は、キシレン、トルエン、クロロホルム又はパラキシリレンであってもよい。
（２）ソース及びドレイン金属層を光学露光により形成し、光学露光によりカーボンナノチューブ膜のエッチング層を形成した後、反応性イオンエッチング（ＲＩＥ）により不要なカーボンナノチューブ膜をエッチングして最終的にカーボンナノチューブボトムゲート薄膜トランジスタを得ることができる。
（３）空気中に露出されたカーボンナノチューブボトムゲート薄膜トランジスタの遷移特性曲線を測定する。図３はいくつかの実施形態により金属酸化物層を形成する前のカーボンナノチューブボトムゲート薄膜トランジスタの複数のサンプルの遷移特性曲線を示す。遷移特性曲線は、ソース／ドレイン電極バイアス電圧Ｖｄｓ＝−１Ｖのときの、ゲート電極の電圧（水平座標ゲートＶ、−３５Ｖから３５Ｖまでスキャニングしたもの）と、ソース及びドレイン電極の出力電流（垂直座標ドレインＩ）の関係を示したものである。図３では、カーボンナノチューブボトムゲート薄膜トランジスタの合計２７のサンプルの遷移特性曲線を提供している。
（４）電子ビームコーティング装置を用いて、厚みが例えば４０ｎｍのイットリウム層をカーボンナノチューブボトムゲート薄膜トランジスタのチャネル領域に蒸着させてもよい。
（５）空気中又は酸素中で加熱酸化処理を行うか、又は酸素中でＵＶＯ処理を行ってイットリウム層を酸化させる。高い酸化効率を確保するため、酸素中でイットリウム層を酸化させるのが好ましい。処理温度及び時間は実際の必要に応じて選択することができる。例えば、開示する実施形態において、処理温度は１８０〜２５０℃の範囲にあってもよく、２５０℃であるのが好ましく、これにあわせて処理時間を１０分〜６０分の範囲、例えば３０分としてもよい。
なお、開示する実施形態において、トランジスタの性能を改善し、よりよく保護するために工程（４）と工程（５）を３度繰り返してもよい。工程を繰り返すか否かについて制限はなく、実際の必要に応じて行えばよい。
（６）イットリウム酸化物に覆われるカーボンナノチューブボトムゲート薄膜トランジスタの遷移特性曲線を測定する。図４に、本開示のいくつかの実施形態により金属酸化物層を形成した後のカーボンナノチューブボトムゲート薄膜トランジスタの複数のサンプルの遷移特性曲線を示す。遷移特性曲線は、ソース／ドレイン電極バイアス電圧Ｖｄｓ＝−１Ｖのときの、ゲート電極の電圧（図４における水平座標ゲートＶ、−３５Ｖから３５Ｖまでスキャンニングしたもの）とソースとドレイン電極における出力電流（図４における垂直座標ドレインＩ）の関係を示したものである。図４では、カーボンナノチューブボトムゲート薄膜トランジスタの合計２７のサンプルの遷移特性曲線を提供した。
図３と４に示すように、空気に露出されたカーボンナノチューブボトムゲート薄膜トランジスタの２７サンプルの遷移特性曲線と比べ、イットリウム酸化物で覆われたカーボンナノチューブボトムゲート薄膜トランジスタのサンプルの遷移特性曲線は、ソース−ドレイン電極からの出力電流がさほど集中していない。言い換えれば、カーボンナノチューブボトムゲート薄膜トランジスタの２７サンプルの電子移動度はより均一になり、そのためカーボンナノチューブボトムゲート薄膜トランジスタの２７サンプルの移動性と信頼性が大幅に改善されている。
上記のように、この実施形態におけるカーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ又はカーボンナノチューブバンドルから選択することができる。
上記の実施形態において、イットリウム層は電子ビームコーティング装置によりカーボンナノチューブボトムゲート薄膜トランジスタのチャネル領域に配置され、イットリウム層はさらに酸化されてイットリウム酸化物層となる。イットリウム酸化物層は、カーボンナノチューブ膜への影響が小さいし、空気からカーボンナノチューブ膜を部分的に分離する作用があるほか、酸素からチャネルを分離することにより生じる二極性を防止し、ボトムゲートトランジスタのキャリア移動度をさらに改善する。
別の方面において、本開示は上記の薄膜トランジスタを含むアレイ基板を提供する。
上記の方法は、カーボンナノチューブ薄膜トランジスタの通常の製造に影響せず、製造工程の難度を増加するものではない。さらに、チャネルの酸素からの分離に起因する二極性を防止し、カーボンナノチューブボトムゲートトランジスタのキャリア移動度をさらに改善する。
以上、具体的な実施形態について詳しく記載したが、これらは例示のみを目的としている。従って、別途明確に記載しない限り、上記の方面の多くが要請されている、或いは不可欠であることを意図するものではないことが理解されよう。実施形態で例示した方面に対応する様々な変更及び同等の行為は、上記したものに加え、本開示のおかげで、以下の請求項で定義される本開示の精神と範囲から逸脱せずに当業者が行えるものである。本開示の範囲については、かかる変更及び同等の構造が網羅されるように最も広範囲に解釈するものとする。

Claims (20)

  1. 活性層内に複数のカーボンナノチューブを備える薄膜トランジスタの製造方法であって、
    少なくとも薄膜トランジスタのソース電極とドレイン電極の間の活性層のチャネル領域を実質的に覆う絶縁層を形成する工程を含み、前記絶縁層は、環境から実質的に絶縁され、前記活性層内の前記複数のカーボンナノチューブへの影響が十分に小さくなるように構成される、薄膜トランジスタの製造方法。
  2. 前記絶縁層が金属酸化物を含む、請求項１に記載の薄膜トランジスタの製造方法。
  3. 少なくとも前記薄膜トランジスタのソース電極とドレイン電極の間の前記活性層のチャネル領域を実質的に覆う絶縁層を形成する工程が蒸着プロセスにより行われ、前記蒸着プロセスは前記絶縁層のパターンを定義されるように構成されるマスクを用いる、請求項２に記載の薄膜トランジスタの製造方法。
  4. 少なくとも前記薄膜トランジスタのソース電極とドレイン電極の間の前記活性層のチャネル領域を実質的に覆う絶縁層を形成する工程がスパッタリングプロセスにより行われる、請求項２に記載の薄膜トランジスタの製造方法。
  5. 前記金属酸化物はイットリウム酸化物又はアルミナの少なくともひとつを含む、請求項２に記載の薄膜トランジスタの製造方法。
  6. 少なくとも前記薄膜トランジスタのソース電極とドレイン電極の間の前記活性層のチャネル領域を実質的に覆う絶縁層を形成する工程は、
    少なくとも前記ソース電極と前記ドレイン電極の間の前記活性層の前記チャネル領域を実質的に覆う金属層を形成する工程と、
    前記金属層を酸化させて金属酸化物層を形成する工程と、
    を少なくとも１ラウンド含む、請求項２に記載の薄膜トランジスタの製造方法。
  7. 少なくとも前記ソース電極と前記ドレイン電極の間の前記活性層の前記チャネル領域を実質的に覆う金属層を形成する工程が電子ビームコーティングプロセスにより行われる、請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記金属層を酸化させて金属酸化物層を形成する工程が酸素含有環境で前記金属層を加熱して行われる、請求項６に記載の薄膜トランジスタの製造方法。
  9. 加熱温度が２０℃〜４５０℃の範囲にある、請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記加熱温度が２００℃〜３５０℃の範囲にある、請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記金属層を酸化させて金属酸化物層を形成する工程が紫外線酸化（ＵＶＯ）プロセスにより行われる、請求項６に記載の薄膜トランジスタの製造方法。
  12. 前記金属層がイットリウムを含む、請求項６に記載の薄膜トランジスタの製造方法。
  13. 前記金属層の厚みが５ｎｍ〜１０００ｎｍの範囲にある、請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記金属層の厚みが２０ｎｍ〜１００ｎｍの範囲にある、請求項１３に記載の薄膜トランジスタの製造方法。
  15. 少なくとも前記薄膜トランジスタの前記ソース電極と前記ドレイン電極の間の前記活性層のチャネル領域を実質的に覆う金属酸化物層を形成する工程を３ラウンド含む、請求項６に記載の薄膜トランジスタの製造方法。
  16. 前記複数のカーボンナノチューブは単層カーボンナノチューブ、二層カーボンナノチューブ又はカーボンナノチューブバンドルの少なくとも一つを含む、請求項１に記載の薄膜トランジスタの製造方法。
  17. 複数のカーボンナノチューブを含む活性層と、
    薄膜トランジスタのソース電極とドレイン電極の間の前記活性層のチャネル領域に配置され、前記活性層の前記チャネル領域内の複数のカーボンナノチューブを環境から絶縁して、前記薄膜トランジスタのキャリア移動度を改善する金属酸化物層を含む、薄膜トランジスタ。
  18. 前記複数のカーボンナノチューブが単層カーボンナノチューブ、二層カーボンナノチューブ又はカーボンナノチューブバンドルの少なくともひとつを含む、請求項１７に記載の薄膜トランジスタ。
  19. 前記金属酸化物層がイットリウム酸化物又はアルミナの少なくともひとつを含む、請求項１７に記載の薄膜トランジスタ。
  20. 請求項１７〜１９のいずれか一項に記載の薄膜トランジスタを含む、アレイ基板。
JP2017530092A 2016-03-01 2016-11-07 薄膜トランジスタとその製造方法、及びアレイ基板 Active JP6872483B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610115020.2A CN105679676A (zh) 2016-03-01 2016-03-01 薄膜晶体管及其制备方法、阵列基板
CN201610115020.2 2016-03-01
PCT/CN2016/104884 WO2017148176A1 (en) 2016-03-01 2016-11-07 Thin-film transistor, manufacturing method, and array substrate

Publications (2)

Publication Number Publication Date
JP2019507489A true JP2019507489A (ja) 2019-03-14
JP6872483B2 JP6872483B2 (ja) 2021-05-19

Family

ID=56305510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017530092A Active JP6872483B2 (ja) 2016-03-01 2016-11-07 薄膜トランジスタとその製造方法、及びアレイ基板

Country Status (5)

Country Link
US (1) US10490760B2 (ja)
EP (1) EP3424071A4 (ja)
JP (1) JP6872483B2 (ja)
CN (1) CN105679676A (ja)
WO (1) WO2017148176A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532092A (ja) * 2017-08-22 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、その製造方法、及び電子デバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN109427976B (zh) 2017-08-31 2021-04-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107993981B (zh) * 2017-11-22 2020-11-06 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101019A (ja) * 1992-09-18 1994-04-12 Fujitsu Ltd アルミナ膜形成方法
JP2009283924A (ja) * 2008-04-24 2009-12-03 Toray Ind Inc 電界効果型トランジスタ
JP2010080759A (ja) * 2008-09-26 2010-04-08 Sharp Corp 有機デバイスとその製造方法
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
JP2010161288A (ja) * 2009-01-09 2010-07-22 Mitsumi Electric Co Ltd 電界効果トランジスタおよびその製造方法
WO2012039272A1 (ja) * 2010-09-22 2012-03-29 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、並びに画像表示装置
US20150364706A1 (en) * 2014-06-11 2015-12-17 Tsinghua University Method of making n-type semiconductor layer and method of making n-type thin film transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327086B1 (ko) * 1994-06-15 2002-03-06 구사마 사부로 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
JP2003229627A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 光デバイスの実装方法及び光ヘッド装置
JP4229648B2 (ja) * 2002-06-25 2009-02-25 富士通株式会社 電子デバイスの製造方法
KR100988081B1 (ko) * 2003-04-23 2010-10-18 삼성전자주식회사 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법
JP2006049459A (ja) * 2004-08-03 2006-02-16 Fujitsu Ltd カーボンナノチューブトランジスタの製造方法
US7960718B2 (en) * 2006-07-10 2011-06-14 Applied Nanotech Holdings, Inc. Printable thin-film transistor for flexible electronics
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制备方法
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
EP3270408B1 (en) * 2015-03-25 2021-01-06 Toppan Printing Co., Ltd. Thin film transistor, thin film transistor manufacturing method, and image display device using a thin film transistor
CN105280717B (zh) * 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101019A (ja) * 1992-09-18 1994-04-12 Fujitsu Ltd アルミナ膜形成方法
JP2009283924A (ja) * 2008-04-24 2009-12-03 Toray Ind Inc 電界効果型トランジスタ
JP2010080759A (ja) * 2008-09-26 2010-04-08 Sharp Corp 有機デバイスとその製造方法
JP2010161288A (ja) * 2009-01-09 2010-07-22 Mitsumi Electric Co Ltd 電界効果トランジスタおよびその製造方法
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
WO2012039272A1 (ja) * 2010-09-22 2012-03-29 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、並びに画像表示装置
US20150364706A1 (en) * 2014-06-11 2015-12-17 Tsinghua University Method of making n-type semiconductor layer and method of making n-type thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532092A (ja) * 2017-08-22 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、その製造方法、及び電子デバイス
JP7132131B2 (ja) 2017-08-22 2022-09-06 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、その製造方法、及び電子デバイス

Also Published As

Publication number Publication date
EP3424071A1 (en) 2019-01-09
JP6872483B2 (ja) 2021-05-19
EP3424071A4 (en) 2019-12-04
US20180375045A1 (en) 2018-12-27
US10490760B2 (en) 2019-11-26
WO2017148176A1 (en) 2017-09-08
CN105679676A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6872483B2 (ja) 薄膜トランジスタとその製造方法、及びアレイ基板
CN108172612B (zh) 一种薄膜晶体管及其制备方法
JP2007305658A (ja) 酸化物トランジスタ及びその製造方法
US20170294583A1 (en) Carbon nanotube semiconductor device and manufacturing method thereof
WO2014017592A1 (ja) グラフェントランジスタ及びその製造方法
JP6546646B2 (ja) 薄膜トランジスタ及びその製造方法
Nagashima et al. Interfacial effect on metal/oxide nanowire junctions
CN108172626B (zh) 一种薄膜晶体管及其制备方法
WO2009157479A1 (ja) スイッチング素子およびスイッチング素子の製造方法
TWI550133B (zh) 硫銨-過渡金屬錯合物之用途、用於在一惰性金屬表面上形成一過渡金屬氧化物之方法及有機薄膜電晶體
JP6546645B2 (ja) 薄膜トランジスタ及びその製造方法
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
JP2008053554A (ja) 電子デバイスとその製造方法
JP6554527B2 (ja) デジタル回路
JP4997750B2 (ja) カーボンナノチューブを用いた電子素子及びその製造方法
TWI657041B (zh) 一種奈米碳管束場效電晶體陣列及其製造方法
JP2016157874A (ja) 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法
JP2018137423A (ja) 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法
JP5557595B2 (ja) 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
KR101659815B1 (ko) 탄소나노튜브 트랜지스터 어레이 및 탄소 나노튜브 트랜지스터의 제조 방법
JP5656888B2 (ja) グラフェントランジスタ
JP6444480B2 (ja) デジタル回路
TW201611261A (zh) 自我對齊金屬氧化物電晶體及其製造方法
WO2018174514A1 (ko) 다중레벨 저항 및 정전용량 메모리 특성을 갖는 비휘발성 메모리 소자 및 그 제조방법
JP7132131B2 (ja) 薄膜トランジスタ、その製造方法、及び電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6872483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250