KR100275122B1

KR100275122B1 - 씨모스 이미지센서 및 그 제조방법

Info

Publication number: KR100275122B1
Application number: KR1019980030953A
Authority: KR
Inventors: 김용남; 송택근
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1998-07-30
Filing date: 1998-07-30
Publication date: 2000-12-15
Also published as: KR20000010191A

Abstract

본 발명은 플로팅확산영역과 리셋트랜지스터의 게이트가 오버랩되는 부위에서 상기 플로팅확산영역과 리셋트랜지스터의 게이트 사이에 개재되는 게이트절연막이 다른 부위의 게이트절연막보다 상대적으로 두꺼운 두께를 갖도록 하므로써, 리셋트랜지스터의 게이트와 플로팅확산영역 사이의 오버랩 캐패시턴스를 감소시켜 노이즈를 줄이고, 이에 의해 선명도가 개선된 CMOS 이미지센서에 관한 것이다.

Description

씨모스 이미지센서 및 그 제조방법

본 발명은 CMOS 이미지센서 및 그 제조방법에 관한 것으로, 특히 플로팅확산(floating diffusion)영역과 리셋트랜지스터의 게이트 간의 오버랩 캐패시턴스(overlap capacitance)를 감소시키기 위한 CMOS 이미지센서 및 그 제조방법에 관한 것이다.

잘 알려진 바와 같이, 통상의 CCD(charge coupled device) 이미지센서는 전하 결합(Charge Coupling)에 의해서 신호를 검출한다. 그리고, 화소에 해당하고 광감지 역할을 하는 포토다이오드(Photodiode)는 광전류를 즉시 추출하지 않고 일정 시간 누적시킨 다음 추출하므로 신호 전압을 누적 시간만큼 키울 수 있어 광감도(Sensitivity)가 좋고, 노이즈(Noise)를 줄일 수 있는 장점이 있다. 그러나, CCD 이미지센서는 광전하를 계속 운송해야 하므로 구동방식이 복잡하고, 약 8∼10 V의 고전압 및 약 1W 이상의 고전력 소모가 요구된다. 또한, CCD 기술은 서브마이크론(Submicron)급 CMOS 공정에서 사용되는 마스크 수(약 20개)에 비해 훨씬 많은 수(약 30∼40개)의 마스크가 필요하여 공정이 복잡하고 단가가 높을 수밖에 없다. 더욱이 CMOS 공정으로 진행되는 시그날 프로세싱 회로를 CCD 이미지센서 칩내에 구현할 수 없어 원칩화가 곤란하여 제품의 소형화가 어렵고, 그 기능의 다양성이 떨어지는 단점이 있다.

따라서, 본 출원인은 지난 1998년 2월 28일자에 출원된(출원번호: 98-6687) "CMOS 이미지센서"에서, CMOS 제조 기술로 이미지센서를 구현하는 방법을 제안한바 있다.

도1은 본 출원인에 의해 출원(출원번호: 98-6687)된바 있는 CMOS 이미지센서의 단위화소(Unit Pixel) 회로도이다. 도1에 도시된 바와 같이, 단위화소 내에는 1개의 핀드(pinned) 포토다이오드(PPD)와 4개의 NMOS 트랜지스터로 구성되어 있다. 4개의 NMOS 트랜지스터는 핀드 포토다이오드(PPD)에서 생성된 광전하를 센싱노드인 플로팅확산영역으로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 다음 신호검출을 위해 상기 플로팅확산영역(Cfd)에 저장되어 있는 전하를 배출하기 위한 리셋트랜지스터(Rx)와, 소스 팔로워(Source Follower) 역할을 하는 드라이브트랜지스터(MD), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다. 단위화소 출력단(Output)에는 바이어스 제공을 위한 로드(load) 트랜지스터가 형성된다. 도면에서 센싱노드인 플로팅확산영역에는 캐패시턴스(Cfd)가 존재한다. 여기서, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성되어 진다.

도2는 역시 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서의 단위화소 단면도로서, 도면부호 1은 P⁺실리콘기판, 2는 P-에피층, 3은 필드산화막, 4는 게이트산화막, 5는 게이트전극, 6a는 N⁺플로팅확산영역영역, 6b는 N⁺드레인확산영역, 7은 N^-확산영역, 8은 P⁰확산영역을 각각 나타낸다. 도2를 참조하면, 핀드 포토다이오드(PPD)는 P-에피층(2)과 N^-확산영역(7) 및 P⁰확산영역(8)이 적층된 PNP 접합 구조를 갖고 있는데, 본 출원인은 이러한 핀드 포토다이오드를 형성함에 있어 전원전압 3.3V 이하(예컨대 1.2V 내지 2.8V)에서 두 개의 P영역이 서로 등전위를 갖도록 하여 N^-확산영역(7)이 안정적으로 완전공핍되도록 하는 기술을 제안한 바 있다.

그리고, 트랜스퍼트랜지스터(Tx)의 하부에서 채널 역할을 하는 P-에피층(2)에는 트랜지스터의 특성 조절(문턱전압조절 및 펀치쓰루 특성 조절)을 위한 제반 이온주입공정 등이 생략되므로써, 즉 트랜스퍼트랜지스터는 네이티브 트랜지스터로 형성됨으로써 음의 문턱전압을 갖는 NMOS트랜지스터를 이루어 전하전달효율이 극대화되도록 구성된다. 그리고, P-에피층(2)의 사용 목적은 P-에피층(2)이 벌크(bulk) 웨이퍼, 즉 P⁺실리콘기판(1)에 비해 기판 도핑 농도가 낮아 포토다이오우드의 공핍폭(depletion width)을 증가시켜 광감도(Photo sensitivity)를 높일 수 있고, P⁺실리콘기판(1)의 존재로 인하여 공핍층 하부의 깊은 곳에서 발생될 수 있는 광전하들이 재결합되어 단위화소간 크로스 토크(cross talk) 효과를 줄일 수 있기 때문이다.

한편, 도1 및 도2와 같은 이미지센서에서, 핀드 포토다이오드로부터 플로팅확산영역으로의 전하전달효율을 극대화시키는 것이 관건인데, 이는 리셋트랜지스터(Rx)의 게이트 전압에 의해 영향을 받는다. 즉, 리셋트랜지스터의 게이트와 플로팅확산영역 간의 오버랩 캐패시턴스(overlap capacitance)에 의해 플로팅확산영역의 캐패시턴스(Cfd)가 변하여 이는 결국 드라이브트랜지스터(MD)의 게이트 전압을 변화시켜 드라이브트랜지스터의 전류가 변하므로 단위화소출력단(Output)에 걸리는 전압이 변하게 된다. 이러한 전압 변화가 바로 노이즈(Noise)로 나타나서 정확한 색상의 이미지 구현을 방해하게 된다. 이런 현상의 근본적인 원인은 리셋트랜지스터의 게이트와 플로팅확산영역 사이의 오버랩 캐패시턴스가 크기 때문이다.

상기 문제점을 해결하기 위하여 안출된 본 발명은, 플로팅확산영역과 리셋트랜지스터의 게이트 사이에 발생되는 오버랩 캐패시턴스(overlap capacitance)를 감소시켜, 노이즈 발생을 억제하는 CMOS 이미지센서 및 그 제조방법을 제공하는데 목적이 있다.

도1은 종래의 CMOS 이미지센서의 단위화소 회로도.

도2는 종래의 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도.

도3은 본 발명의 일실시예에 따른 CMOS 이미지센서 구조를 나타내는 단면도.

도4a 내지 도4g는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정 단면도

* 도면의 주요부분에 대한 부호의 설명

PPD : 핀드 포토다이오드 FOX : 필드산화막

P⁺-sub. : 실리콘기판 P-epi : 에피택셜층

300 : 게이트산화막 310 : 플로팅확산영역

320: 리셋트랜지스터의 게이트

상기 목적을 달성하기 위한 본 발명의 CMOS 이미지센서는, 제1도전형의 반도체층; 상기 반도체층의 일부 표면 하부에 형성된 제2도전형의 플로팅확산영역; 상기 플로팅확산영역에 근접한 상기 반도체층 상에 형성되며 자신의 일측 에지 부위가 상기 플로팅확산영역과 오버랩된 리셋트랜지스터의 게이트전극; 및 상기 게이트전극과 상기 반도체층 사이에 개재되어 형성되며, 상기 플로팅확산영역과 상기 게이트전극이 오버랩되는 부위에서 타 부위에 비해 상대적으로 두꺼운 두께를 갖는 게이트절연막을 포함하여 이루어진다.

바람직하게, 상기 게이트절연막은 산화막, 산화질화막 및 질화막중 어느 하나 이거나, 이들이 적층된 박막으로 실시 구성할 수 있으며, 상기 반도체층은 고농도의 반도체기판에서 성장된 저농도의 에피택셜층으로 실시 구성할 수 있다.

또한, 본 발명의 CMOS 이미지센서 제조방법은, 반도체층의 일부 영역 상에 제1게이트절연막패턴을 형성하는 단계; 상기 제1게이트절연막패턴이 형성된 상기 반도체층 전면에 제2게이트산화막을 형성하는 단계; 상기 제1게이트산화막패턴의 일측에지부위에 자신의 일측에지부위가 오버랩되는 리셋트랜지스터의 게이트전극패턴을 상기 제2게이트절연막 상에 형성하는 단계; 및 이온주입에의해 상기 제1게이트산화막패턴의 일측에지부위 하부에서 자신의 일측에지가 오버랩되는 플로팅확산영역을 상기 반도체층 표면 하부에 형성하는 단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3은 본 발명의 일실시예에 따른 이미지센서의 단위화소 구조를 나타내는 단면도이다. 도3을 참조하면, 본 발명의 CMOS 이미지센서는 플로팅확산영역(310)과 리셋트랜지스터의 게이트(320)가 오버랩되는 부위에서 상기 플로팅확산영역(310)과 리셋트랜지스터의 게이트(320) 사이에 개재되는 게이트산화막(300a)이 P-에피택셜층(P-epi)과 게이트(320) 사이에 개재된 게이트산화막(300b) 보다 상대적으로 두꺼운 두께를 갖고 있음을 알 수 있다.

따라서, 리셋트랜지스터의 게이트(320)와 플로팅확산영역(310) 사이의 오버랩 캐패시턴스는 감소되고, 이에 의해 노이즈를 줄여 단위화소 출력단(Output)에 걸리는 전압을 안정적으로 가져간다. 결국, 이미지의 선명도를 향상시킨다.

도4a 내지 도4g에는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정을 나타내는 공정 단면도가 도시되어 있다.

먼저, 도4a와 같이 P⁺실리콘기판(201)에 저농도로 에피택셜 성장된 P-에피층(202)을 형성하고, 필드산화막(203)을 형성한 다음, 도4b와 같이 P-에피층(202)상에 제1게이트산화막(204)을 형성하고, 마스크패턴(205)을 형성한 다음, 도4c와 같이 제1게이트산화막(204)을 식각하여 제1게이트산화막(204) 패턴을 형성하고, 마스크패턴(205)을 제거한다.

여기서, 제1게이트산화막은 열산화공정 또는 CVD에 의해 형성할 수 있으며, 산화막의 단일 절연막 이외에 산화막과 질화막이 적어도 한번 이상 적층된 다층절연막을 사용할 수 있다. 그리고, 상기 제1게이트산화막 패턴의 일측 에지부위(204a)가 이후에 형성될 리셋트랜지스터의 게이트에지와 오버랩되고, 상기 제1게이트산화막 패턴의 타측 에지부위(204b)가 이후에 형성될 트랜스퍼트랜지스터의 게이트 에지와 오버랩되며, 또한 이후의 플로팅확산영역이 형성될 영역을 덮도록, 제1게이트산화막 패턴은 그 크기와 위치가 결정된다.

이어서, 도4d와 같이 다시 제2게이트산화막(206)을 형성하는데, 역시 제2게이트산화막(206)은 열산화공정 또는 CVD에 의해 형성할 수 있으며, 산화막의 단일 절연막 이외에 산화막과 질화막이 적어도 한번 이상 적층된 다층절연막을 사용할 수 있다. 이에 의해 제1게이트산화막(204)이 존재하였던 지역은 제1게이트산화막과 함께 두꺼운 게이트산화막을 형성할 것이다. 계속해서, 제2게이트산화막(206) 상에 예컨대 폴리실리콘 또는 폴리사이드의 게이트전도막(207)을 형성하고, 게이트 패터닝을 위한 마스크패턴(208)을 형성한다.

이어서, 도4e와 같이 상기 게이트전도막(207)을 식각하고 마스크패턴(208)을 제거하여, 리셋트랜지스터의 게이트(207a) 및 드라이브트랜지스터의 게이트(207b)를 각각 형성한다. 도4e에서 인지되는 바와 같이, 이후에 형성될 플로팅확산영역과 근접하는 리셋트랜지스터의 게이트(207a) 에지는 제1 및 제2 게이트산화막(204a, 206)에 의해 타 부위 보다 두꺼운 게이트산화막을 갖게 된다.

이어서, 도4f와 같이 이온주입에 의해 N⁺플로팅확산영역(210)과 N⁺드레인확산(211)을 형성하고, 광감지영역에 N^-/P⁰영역을 형성하여 핀드 포토다이오드(PPD)를 형성한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 플로팅확산영역과 리셋트랜지스터의 게이트가 오버랩되는 부위에서 상기 플로팅확산영역과 리셋트랜지스터의 게이트 사이에 개재되는 게이트절연막이 다른 부위의 게이트절연막보다 상대적으로 두꺼운 두께를 갖도록 하므로써, 리셋트랜지스터의 게이트와 플로팅확산영역 사이의 오버랩 캐패시턴스를 감소시켜 노이즈를 줄이고, 이에 의해 선명도가 개선된 이미지센서를 얻을 수 있다.

Claims

CMOS 이미지센서에 있어서,

제1도전형의 반도체층;

상기 반도체층의 일부 표면 하부에 형성된 제2도전형의 플로팅확산영역;

상기 플로팅확산영역에 근접한 상기 반도체층 상에 형성되며 자신의 일측 에지 부위가 상기 플로팅확산영역과 오버랩된 리셋트랜지스터의 게이트전극; 및

상기 게이트전극과 상기 반도체층 사이에 개재되어 형성되며, 상기 플로팅확산영역과 상기 게이트전극이 오버랩되는 부위에서 타 부위에 비해 상대적으로 두꺼운 두께를 갖는 게이트절연막

을 포함하여 이루어진 CMOS 이미지센서.
제1항에 있어서,

상기 게이트절연막은 산화막, 산화질화막 및 질화막중 어느 하나 이거나, 이들이 적층된 박막인 것을 특징으로 하는 CMOS 이미지센서.
제1항 또는 제2항에 있어서,

상기 반도체층은 고농도의 반도체기판에서 성장된 저농도의 에피택셜층인 것을 특징으로 하는 CMOS 이미지센서.
CMOS 이미지센서 제조방법에 있어서,

반도체층의 일부 영역 상에 제1게이트절연막패턴을 형성하는 단계;

상기 제1게이트절연막패턴이 형성된 상기 반도체층 전면에 제2게이트산화막을 형성하는 단계;

상기 제1게이트산화막패턴의 일측에지부위에 자신의 일측에지부위가 오버랩되는 리셋트랜지스터의 게이트전극패턴을 상기 제2게이트절연막 상에 형성하는 단계; 및

이온주입에 의해 상기 제1게이트산화막패턴의 일측에지부위 하부에서 자신의 일측에지가 오버랩되는 플로팅확산영역을 상기 반도체층 표면 하부에 형성하는 단계

를 포함하여 이루어진 CMOS 이미지센서 제조방법.