KR102158273B1 - 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치 - Google Patents

레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치 Download PDF

Info

Publication number
KR102158273B1
KR102158273B1 KR1020140033465A KR20140033465A KR102158273B1 KR 102158273 B1 KR102158273 B1 KR 102158273B1 KR 1020140033465 A KR1020140033465 A KR 1020140033465A KR 20140033465 A KR20140033465 A KR 20140033465A KR 102158273 B1 KR102158273 B1 KR 102158273B1
Authority
KR
South Korea
Prior art keywords
line
input
input line
output line
stage comparator
Prior art date
Application number
KR1020140033465A
Other languages
English (en)
Other versions
KR20150110942A (ko
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140033465A priority Critical patent/KR102158273B1/ko
Priority to US14/476,407 priority patent/US9413343B2/en
Publication of KR20150110942A publication Critical patent/KR20150110942A/ko
Application granted granted Critical
Publication of KR102158273B1 publication Critical patent/KR102158273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 기술은 커패시터 소자를 사용하는 등의 추가적인 부담없이 레이아웃 기법으로 씨모스 이미지 센서(CIS)의 수평 방향 노이즈를 감소시키기 위한, 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치를 제공한다. 이러한 노이즈 감소 방법은, (a) 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계; (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및 (c) 상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계를 포함할 수 있다.

Description

레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치{Method for Reducing Noise Using Layout and Comparator Thereof}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 씨모스 이미지 센서(CIS)의 수평 방향 노이즈(Horizontal Noise)를 레이아웃(Layout)을 통해 감소시키기 위한, 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치에 관한 것이다.
일반적으로 싱글 슬로프 아날로그-디지털 변환 장치(Single-Slope ADC)를 사용하는 씨모스 이미지 센서(CIS)의 경우 픽셀(Pixel) 어레이로부터 입력되는 픽셀 신호와 램프 신호 발생 장치로부터 입력되는 램프 신호(램프 전압)와 함께 인가되는 각종 노이즈(Noise)에 의해 각 로우(Row)의 데이터를 처리할 때마다 각기 다른 정도의 노이즈에 의해 데이터가 왜곡을 받게 되어 수평 방향 노이즈가 발생할 수 있다.
그리고 씨모스 이미지 센서(CIS)의 화소 수가 증가할수록 픽셀의 피치(Pitch)가 줄어들게 되고 그에 따라 비교 장치(Comparator)의 레이아웃 피치(Layout Pitch) 또한 줄어들게 되면, 패시브(Passive) 소자(예 : 커패시터 소자 등)를 사용하기가 대단히 곤란해진다. 그 이유는 패시브 소자의 기본적인 최소사이즈가 이미 픽셀의 피치보다 훨씬 큰데다가 이러한 패시브 소자를 연결하기 위한 인터커넥션 라인(Interconnection Line)의 배치 또한 곤란하기 때문이다.
본 발명의 실시예는 커패시터(Capacitor) 소자를 사용하는 등의 추가적인 부담없이 레이아웃 기법으로 씨모스 이미지 센서(CIS)의 수평 방향 노이즈를 감소시키기 위한, 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치를 제공한다.
즉, 본 발명의 실시예는 복수 스테이지의 비교기를 사용할 경우 레이아웃적으로 제 2 스테이지 비교기의 입력선과 출력선을 인접하게 배치하여 기생 커패시턴스(Parastic Capacitance)를 증가시켜, 밀러 효과(Miller Effect)를 유발하여 제 1 스테이지 비교기 출력선(즉, 제 2 스테이지 비교기의 입력선)의 로딩 커패시턴스(Loading Capacitance)를 증가시켜 총체적으로 비교기의 대역폭(Bandwidth)을 감소시킴으로써 씨모스 이미지 센서(CIS)에 수평 방향 노이즈를 유발시킬 수 있는 특정 주파수 이상의 노이즈를 감소시키기 위한, 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치를 제공한다.
본 발명의 일 실시예에 따른 노이즈 감소 방법은, (a) 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계; (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및 (c) 상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 다른 노이즈 감소 방법은, (a) 복수의 스테이지 중 제 1 스테이지 미만의 후단 스테이지의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계; (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및 (c) 상기 증대된 입력 커패시턴스로 인하여 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계를 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 비교 장치는, 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키고, 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되며, 상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시킬 수 있다.
본 발명의 실시예에 따르면, 씨모스 이미지 센서(CIS)에 수평 방향 노이즈(Horizontal Noise)를 유발시킬 수 있는 특정 주파수 이상의 노이즈를 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 최소 크기의 픽셀 피치(Pixel Pitch)에 집적하는 비교기 레이아웃에도 적용이 가능하다. 왜냐하면, 추가적인 커패시터 소자나 이러한 커패시터 소자를 연결하기 위한 추가적인 인터커넥션 라인이 필요 없기 때문이다.
또한, 본 발명의 실시예에 따르면, 모스캡(MOSCAP)과 달리 비교기의 동작 포인트(Operating Point) 조건에 상관없이 적용이 가능하다.
도 1은 본 발명의 실시예가 적용되는 씨모스 이미지 센서의 픽셀 어레이와 리드아웃 회로부를 나타내는 도면,
도 2는 본 발명의 일 실시예에 따른 비교 장치를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 비교 장치에서의 밀러 효과(Miller Effect)를 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치를 설명하기 위한 도면이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예가 적용되는 씨모스 이미지 센서의 픽셀 어레이와 리드아웃 회로부를 나타내는 도면으로, 일반적인 컬럼 패러럴(Column Parallel) 구조를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예가 적용되는 씨모스 이미지 센서의 픽셀 어레이(10)와 리드아웃 회로부(70)는, 입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이(10)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호의 값과 외부 램프 신호 발생 장치(도 1에 도시되지 않음)로부터 인가되는 램프 신호(VRAMP)의 값을 외부의 CIS 제어기(도 1에 도시되지 않음)로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 각각 비교하는 비교부(20)와, 비교부(20)로부터의 출력 신호를 각각 카운팅하는 카운팅부(30)와, 카운팅부(30)로부터의 카운팅 정보를 각각 저장하는 메모리부(40)와, 카운팅부(30)와 메모리부(40)의 동작을 제어하는 컬럼 제어부(50), 및 메모리부(40)에 저장되었다가 출력되는 데이터에 상응하는 신호를 증폭하여 픽셀 데이터(P-data)를 출력하는 센스 증폭부(60)를 포함한다.
여기서, 비교부(20)는 복수의 비교 장치(21 내지 23)를 포함하고, 카운팅부(30)는 복수의 업/다운 카운터(31 내지 33)를 포함하며, 메모리부(40)는 복수의 메모리(41 내지 43)를 포함한다. 여기서, 다른 실시예로 업/다운 카운터(31 내지 33) 대신에 메모리를 사용하여 구현할 수도 있다.
다음으로, 하나의 비교 장치(21)와 업/다운 카운터(31)와 메모리(41)의 동작(아날로그-디지털 변환 동작)을 예를 들어 살펴보면, 다음과 같다.
비교 장치1(21)은 픽셀 어레이(10)의 첫 번째 컬럼 픽셀로부터 출력되는 픽셀 신호1을 일측 단자로 입력받고, 외부의 램프 신호 발생 장치로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 외부의 CIS 제어기로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 두 신호의 값을 비교한다.
이때, 램프 신호(VRAMP)는 시간이 지남에 따라 전압 레벨이 감소하는 신호이기 때문에, 결국 비교 장치1(21)에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 비교 장치1(21)에서 출력되는 값에 반전이 일어난다.
그에 따라, 업/다운 카운터1(31)은 램프 신호(VRAMP)가 하강하는 시점부터 비교 장치1(21)의 출력이 반전되는 순간까지를 카운팅한다.
그리고 메모리1(41)은 업/다운 카운터1(31)에서 카운팅된 값(카운팅 정보)을 저장하고 있다가 출력한다.
그런데, 싱글 슬로프 아날로그-디지털 변환 장치를 사용하는 씨모스 이미지 센서(CIS)의 경우 픽셀 어레이로부터 입력되는 픽셀 신호와 램프 신호 발생 장치로부터 입력되는 램프 신호(램프 전압)와 함께 인가되는 각종 노이즈에 의해 각 로우의 데이터를 처리할 때마다 각기 다른 정도의 노이즈에 의해 데이터가 왜곡을 받게 되어 수평 방향 노이즈가 발생할 수 있다.
그리고 씨모스 이미지 센서(CIS)의 화소 수가 증가할수록 픽셀의 피치가 줄어들게 되고 그에 따라 비교 장치의 레이아웃 피치(Layout Pitch) 또한 줄어들게 되면, 패시브 소자(예 : 커패시터 소자 등)를 사용하기가 대단히 곤란해진다. 그 이유는 패시브 소자의 기본적인 최소사이즈가 이미 픽셀의 피치보다 훨씬 큰데다가 이러한 패시브 소자를 연결하기 위한 인터커넥션 라인의 배치 또한 곤란하기 때문이다.
따라서 본 발명의 일 실시예에서는 커패시터 소자를 사용하는 등의 추가적인 부담없이 레이아웃 기법으로 씨모스 이미지 센서(CIS)의 수평 방향 노이즈를 감소시키고자 하며, 이를 도 2 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 비교 장치를 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교 장치는 복수 스테이지의 비교기로 이루어져 있다. 즉, 예를 들어 비교 장치는 일측의 입력 라인(VINN1)을 통하여 픽셀 어레이로부터의 픽셀 신호를 입력받고 타측의 입력 라인(VINP1)을 통하여 램프 신호 발생 장치로부터의 램프 신호(램프 전압)를 입력받는 제 1 스테이지 비교기(210), 일측 입력 라인(VINN2)이 제 1 스테이지 비교기(210)의 일측 출력 라인과 연결되고 타측 입력 라인(VINP2)이 제 1 스테이지 비교기(210)의 타측 출력 라인과 연결되어 있는 제 2 스테이지 비교기(220), 및 일측 입력 라인이 제 2 스테이지 비교기(220)의 일측 출력 라인(VOUTP2)과 연결되고 타측 입력 라인이 제 2 스테이지 비교기(220)의 타측 출력 라인(VOUTN2)과 연결되어 있는 제 3 스테이지 비교기(230)를 포함한다.
이때, 제 2 스테이지 비교기(220)의 일측 입력 라인(VINN2)과 일측 출력 라인(VOUTP2) 간, 및 제 2 스테이지 비교기(220)의 타측 입력 라인(VINP2)과 타측 출력 라인(VOUTN2) 간에는 메탈 라인 기생 커패시턴스(Metal Line Parastic Capacitance)가 발생되게 된다.
도 3은 본 발명의 일 실시예에 따른 비교 장치에서의 밀러 효과(Miller Effect)를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교 장치가 제 1 스테이지 비교기(310), 제 2 스테이지 비교기(320), 및 제 3 스테이지 비교기(330)의 복수 스테이지 비교기로 이루어진 경우, 제 2 스테이지 비교기(320)의 일측 입력 라인(VINN2)과 일측 출력 라인(VOUTP2)을 인접하게 배치하고 제 2 스테이지 비교기(320)의 타측 입력 라인(VINP2)과 타측 출력 라인(VOUTN2)을 인접하게 배치하면 각 인접 라인 간에서 발생되는 메탈 라인 기생 커패시턴스(C)가 증대되게 된다.
이렇게 증대된 메탈 라인 기생 커패시턴스(C)로 인한 밀러 효과(Miller Effect)에 의해 제 2 스테이지 비교기(320)의 일측 입력 라인(VINN2)과 타측 입력 라인(VINP2)에 걸리는 입력 커패시턴스의 값이 증대되게 된다. 즉, 도 3에 도시된 바와 같이 제 2 스테이지 비교기(320)의 일측 입력 라인(VINN2)과 타측 입력 라인(VINP2)에는 CEQ1=C(1+A)만큼의 입력 커패시턴스가 걸리게 되고(여기서, C는 메탈 라인 기생 커패시턴스이고, A는 제 2 스테이지 비교기의 이득임), 제 2 스테이지 비교기(320)의 일측 출력 라인(VOUTP2)과 타측 출력 라인(VOUTN2)에는 CEQ2=C(1+1/A)만큼의 출력 커패시턴스가 걸리게 된다.
도 4는 본 발명의 일 실시예에 따른 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치를 설명하기 위한 도면이다.
도 4를 참조하여 본 발명의 일 실시예에 따른 비교 장치의 레이아웃(Layout) 구조를 살펴보면, 비교 장치가 제 1 스테이지 비교기(410), 제 2 스테이지 비교기(420), 및 제 3 스테이지 비교기(430)의 복수 스테이지 비교기로 이루어진 경우, 먼저 제 2 스테이지 비교기(420)의 입력 라인과 출력 라인을 인접하게 배치하여 메탈 라인 기생 커패시턴스(C)를 증대시킨다. 즉, 제 2 스테이지 비교기(420)의 일측 입력 라인(VINN2)과 일측 출력 라인(VOUTP2)을 좌우로 인접하여 배치하거나 상하로 인접하여 배치하고 제 2 스테이지 비교기(420)의 타측 입력 라인(VINP2)과 타측 출력 라인(VOUTN2)을 좌우로 인접하여 배치하거나 상하로 인접하여 배치하면 각 인접 라인 간에서 발생되는 메탈 라인 기생 커패시턴스(C)가 증대되게 된다.
여기서, 제 2 스테이지 비교기(420)의 일측 입력 라인(VINN2)과 일측 출력 라인(VOUTP2)을 좌우로 인접하여 배치하고 제 2 스테이지 비교기(420)의 타측 입력 라인(VINP2)과 타측 출력 라인(VOUTN2)을 좌우로 인접하여 배치하는 경우, 각 인접 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인 것이 바람직하다. 한편, 제 2 스테이지 비교기(420)의 일측 입력 라인(VINN2)과 일측 출력 라인(VOUTP2)을 상하로 인접하여 배치하고 제 2 스테이지 비교기(420)의 타측 입력 라인(VINP2)과 타측 출력 라인(VOUTN2)을 상하로 인접하여 배치하는 경우, 각 인접 라인 간의 이격 거리는 "레이아웃 두께/2" 미만인 것이 바람직하다.
이때, 각 인접 라인 간의 이격 거리가 최소화될수록 발생되는 메탈 라인 기생 커패시턴스(C)는 더욱 증대되게 된다.
그리고 각 인접 라인은 인접하는 두 라인 간에 다른 라인이 배치되지 않고 중첩하여 인접된 메탈 라인인 것이 바람직하다.
다음으로, 상기와 같이 증대된 메탈 라인 기생 커패시턴스(C)로 인한 밀러 효과에 의해 제 2 스테이지 비교기(420)의 입력 라인에 걸리는 입력 커패시턴스(즉, 제 1 스테이지 비교기 출력의 로딩 커패시턴스(Loading Capacitance))의 값이 증대되게 된다. 즉, 메탈 라인 기생 커패시턴스(C)로 인한 밀러 효과(Miller Effect)에 의해 제 2 스테이지 비교기(420)의 일측 입력 라인(VINN2)과 타측 입력 라인(VINP2)에 걸리는 입력 커패시턴스의 값이 증대되게 된다.
다음으로, 상기와 같이 증대된 입력 커패시턴스의 값으로 인하여 비교 장치의 대역폭(Bandwidth)이 감소된다. 즉, 제 2 스테이지 비교기(420)의 일측 입력 라인(VINN2)과 타측 입력 라인(VINP2)에 걸리는 입력 커패시턴스의 값이 증대됨에 따라 총체적으로 비교 장치(Comparator)의 대역폭이 감소되게 된다.
이러한 비교 장치의 대역폭 감소를 통해 씨모스 이미지 센서(CIS)에 수평 방향 노이즈를 유발시킬 수 있는 기 결정된 주파수(특정 주파수) 이상의 노이즈를 감소시킬 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에서는 비교 장치가 3 스테이지 비교기로 이루어진 경우를 예로 들어 설명하고 있으나, 4 스테이지 비교기 또는 5 스테이지 비교기 또는 6 스테이지 비교기 등과 같이 복수 스테이지 비교기로 이루어진 경우에도 적용이 가능하다. 또한, 본 발명의 일 실시예에서는 제 2 스테이지 비교기(420)의 입출력 라인을 인접하여 배치하는 경우를 예로 들어 설명하고 있으나, 제 3 스테이지 비교기 또는 제 4 스테이지 비교기 등의 입출력 라인을 인접하여 배치하여 구현할 수도 있다.
전술한 바와 같은 본 발명의 실시예는 레이아웃적으로 메탈 라인 기생 커패시턴스(Metal Line Parastic Capacitance)를 유발하여 밀러 효과(Miller Effect)를 얻고자하는 모든 기기에서 사용할 수 있다.
전술한 바와 같은 본 발명의 실시예는 씨모스 이미지 센서(CIS)에 수평 방향 노이즈(Horizontal Noise)를 유발시킬 수 있는 기 결정된 주파수(특정 주파수) 이상의 노이즈를 감소시킬 수 있다. 또한, 본 발명의 실시예는 최소 크기의 픽셀 피치에 집적하는 비교기 레이아웃에도 적용이 가능하다. 왜냐하면, 추가적인 커패시터 소자나 이러한 커패시터 소자를 연결하기 위한 추가적인 인터커넥션 라인이 필요 없기 때문이다. 또한, 본 발명의 실시예는 모스캡(MOSCAP)과 달리 비교기의 동작 포인트 조건에 상관없이 적용이 가능하다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (14)

  1. (a) 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계;
    (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및
    (c) 상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계
    를 포함하고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인은 좌우로 인접하게 배치되고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인 노이즈 감소 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 (a) 단계는,
    상기 후단 스테이지 비교기의 제 1 입력 라인과 제 1 출력 라인이 좌우로 인접하여 배치되고 상기 후단 스테이지 비교기의 제 2 입력 라인과 제 2 출력 라인이 좌우로 인접하여 배치되어 기생 커패시턴스를 증대시키는, 노이즈 감소 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 제 1 입력 라인과 상기 제 1 출력 라인 간의 이격 거리, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인, 노이즈 감소 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 제 1 입력 라인과 상기 제 1 출력 라인, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인은,
    각각 인접하는 두 라인 간에 타 라인의 배치 없이 중첩하여 인접된 메탈 라인인, 노이즈 감소 방법.
  5. (a) 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계;
    (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및
    (c) 상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계
    를 포함하고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인은 상하로 인접하게 배치되고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인 간의 이격 거리는 " 레이아웃 두께/2" 미만인 노이즈 감소 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 (a) 단계는,
    상기 후단 스테이지 비교기의 제 1 입력 라인과 제 1 출력 라인이 상하로 인접하여 배치되고 상기 후단 스테이지 비교기의 제 2 입력 라인과 제 2 출력 라인이 상하로 인접하여 배치되어 기생 커패시턴스를 증대시키고,
    상기 제 1 입력 라인과 상기 제 1 출력 라인 간의 이격 거리, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인 간의 이격 거리는 "레이아웃 두께/2" 미만인, 노이즈 감소 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 제 1 입력 라인과 상기 제 1 출력 라인, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인은,
    각각 인접하는 두 라인 간에 타 라인의 배치 없이 중첩하여 인접된 메탈 라인인, 노이즈 감소 방법.
  8. (a) 복수의 스테이지 중 제 1 스테이지 미만의 후단 스테이지의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키는 단계;
    (b) 상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지의 입력 라인에 걸리는 입력 커패시턴스가 증대되는 단계; 및
    (c) 상기 증대된 입력 커패시턴스로 인하여 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키는 단계
    를 포함하고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인은 좌우로 인접하게 배치되고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인 노이즈 감소 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 (a) 단계는,
    상기 후단 스테이지의 제 1 입력 라인과 제 1 출력 라인이 좌우로 인접하여 배치되고 상기 후단 스테이지의 제 2 입력 라인과 제 2 출력 라인이 좌우로 인접하여 배치되어 기생 커패시턴스를 증대시키는, 노이즈 감소 방법.
  10. 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키고,
    상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되며,
    상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키고,
    상기 후단 스테이지 비교기의 입력 라인과 출력 라인은 좌우로 인접하게 배치되고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인 비교 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 후단 스테이지 비교기의 제 1 입력 라인과 제 1 출력 라인이 좌우로 인접하여 배치되고 상기 후단 스테이지 비교기의 제 2 입력 라인과 제 2 출력 라인이 좌우로 인접하여 배치되어 기생 커패시턴스를 증대시키는, 비교 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 제 1 입력 라인과 상기 제 1 출력 라인 간의 이격 거리, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인 간의 이격 거리는 "레이아웃 피치/2" 미만인, 비교 장치.
  13. 복수의 스테이지 비교기 중 제 1 스테이지 비교기 미만의 후단 스테이지 비교기의 입력 라인과 출력 라인이 인접하게 배치되어 기생 커패시턴스를 증대시키고,
    상기 증대된 기생 커패시턴스로 인한 밀러 효과에 의해 상기 후단 스테이지 비교기의 입력 라인에 걸리는 입력 커패시턴스가 증대되며,
    상기 증대된 입력 커패시턴스로 인하여 비교 장치의 대역폭이 감소되어 기 결정된 주파수 이상의 노이즈를 감소시키고,
    상기 후단 스테이지 비교기의 입력 라인과 출력 라인은 상하로 인접하게 배치되고, 상기 후단 스테이지 비교기의 입력 라인과 출력 라인 간의 이격 거리는 "레이아웃 두께/2" 미만인 비교 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 후단 스테이지 비교기의 제 1 입력 라인과 제 1 출력 라인이 상하로 인접하여 배치되고 상기 후단 스테이지 비교기의 제 2 입력 라인과 제 2 출력 라인이 상하로 인접하여 배치되어 기생 커패시턴스를 증대시키고,
    상기 제 1 입력 라인과 상기 제 1 출력 라인 간의 이격 거리, 및 상기 제 2 입력 라인과 상기 제 2 출력 라인 간의 이격 거리는 "레이아웃 두께/2" 미만인, 비교 장치.
KR1020140033465A 2014-03-21 2014-03-21 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치 KR102158273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140033465A KR102158273B1 (ko) 2014-03-21 2014-03-21 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치
US14/476,407 US9413343B2 (en) 2014-03-21 2014-09-03 Method for reducing noise using layout scheme and comparing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140033465A KR102158273B1 (ko) 2014-03-21 2014-03-21 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치

Publications (2)

Publication Number Publication Date
KR20150110942A KR20150110942A (ko) 2015-10-05
KR102158273B1 true KR102158273B1 (ko) 2020-09-23

Family

ID=54143043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140033465A KR102158273B1 (ko) 2014-03-21 2014-03-21 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치

Country Status (2)

Country Link
US (1) US9413343B2 (ko)
KR (1) KR102158273B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060141963A1 (en) * 2004-12-28 2006-06-29 Adrian Maxim Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation
JP2009232281A (ja) 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd 逐次比較型ａ／ｄ変換器
US20110234433A1 (en) * 2010-03-24 2011-09-29 Fujitsu Semiconductor Limited A/d converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275122B1 (ko) * 1998-07-30 2000-12-15 김영환 씨모스 이미지센서 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060141963A1 (en) * 2004-12-28 2006-06-29 Adrian Maxim Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation
JP2009232281A (ja) 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd 逐次比較型ａ／ｄ変換器
US20110234433A1 (en) * 2010-03-24 2011-09-29 Fujitsu Semiconductor Limited A/d converter

Also Published As

Publication number Publication date
US9413343B2 (en) 2016-08-09
KR20150110942A (ko) 2015-10-05
US20150270834A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
US11758305B2 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US10348987B2 (en) Solid-state imaging device, ad converter with capacitances, and electronic apparatus
JP6019870B2 (ja) 固体撮像装置、及び、製造方法
US9041583B2 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
US8045034B2 (en) Solid-state imaging apparatus
EP2552105A2 (en) Solid-state imaging apparatus
US9979913B2 (en) Driving method of imaging device and driving method of imaging system
KR102009189B1 (ko) 이미지 센서 및 2행 동시 독출 방법
JP2020505855A (ja) 拡張されたダイナミックレンジを備えたイメージングアレイ
TW202127650A (zh) 光偵測裝置
US20140291482A1 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
WO2015146642A1 (ja) 固体撮像素子、及び、撮像装置
US10582142B2 (en) Photoelectric conversion device
US20170244915A1 (en) Image pickup apparatus and image pickup system
US9448109B2 (en) Analog-to-digital conversion circuit, imaging apparatus and imaging system
US9967505B1 (en) Comparators for double ramp analog to digital converter
US10666885B2 (en) Solid-state imaging device comprising a plurality of pixels with plurality of charge detection parts and individual current sources
US8759740B2 (en) Signal processing system for solid-state imaging device and solid-state imaging device
US9219872B2 (en) Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system
US9749571B2 (en) Imaging apparatus and imaging system
KR102158273B1 (ko) 레이아웃을 통한 노이즈 감소 방법 및 그에 따른 비교 장치
JP6702869B2 (ja) イメージセンサ、電子機器、及び、制御方法
KR102003909B1 (ko) 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서
US9451194B2 (en) Solid-state imaging device
US10297626B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant