JP5405055B2 - 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 - Google Patents

Description

本発明は、半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法に関し、特に正確なチャネル不純物濃度分布を用いたトランジスタモデルを使用した半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法に関する。

トランジスタのような電子素子の特性を解析する技術が知られている。例えば、Ｙ．Ｓ．Ｐａｎｇ， ｅｔ ａｌ．，“Ａｎａｌｙｔｉｃａｌ Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｕｒｆａｃｅ Ｐｏｔｅｎｔｉａｌ Ｍｏｄｅｌ ｆｏｒ Ｐｏｃｋｅｔ ｎ−ＭＯＳＦＥＴｓ”，ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．４９，Ｎｏ．１２，ｐｐ．２２０９−２２１６，（２００２）（非特許文献１）にＭＯＳトランジスタの特性を解析する技術が開示されている。以下、この論文を本明細書において、「Ｐａｎｇ」とも記す。図１は、このモデルのＭＯＳトランジスタの構成を示す断面図である。モデルトランジスタであるＭＯＳトランジスタ１５０は、ソース領域１５５、ドレイン領域１５３、ゲート酸化膜１５２、チャネル領域１５４、及びゲート電極１５１を有する。ソース領域１５５及びドレイン領域１５３は、半導体基板の表面領域に、チャネル領域１５４を挟んで設けられている。ゲート酸化膜１５２及びゲート酸化膜１５２はチャネル領域１５４を覆うように、この順に積層されている。この技術では、チャネル領域１５４における不純物の深さ方向の濃度であるチャネル不純物濃度に応じて、チャネル領域１５４を３つの領域に分割している。各々の領域において、それらの幅をそれぞれＬｐ、Ｌｃ、Ｌｐとし、それらの不純物濃度をそれぞれＮｐ、Ｎｃ、Ｎｐとする。ここで、Ｌｐ、Ｌｃ、Ｎｐ、Ｎｃをモデルパラメータとして、実際のトランジスタのチャネル不純物濃度分布によく一致するように設定する。次に、チャネル領域１５４の各々の領域について、表面ポテンシャルを変数としてポアソン方程式を解くことにより、その表面ポテンシャルを求める。続いて、求められた表面ポテンシャルを用いてトランジスタの電気特性を計算する。ここで、トランジスタの電気特性は、ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性）に例示される。これらトランジスタの電気特性の計算方法は、Ｐａｎｇ記載の方法や従来広く一般に知られた方法を用いることができる。ここで、得られたトランジスタの電気特性（計算値）が実際のトランジスタの電気特性（測定値）と一致しない場合、モデルパラメータを調整した上で上記の計算を繰り返す。一方、計算値が測定値と一致した場合、モデルパラメータが実際のトランジスタのチャネル不純物濃度分布を再現していると考える。そして、得られたモデルパラメータを用いて半導体素子の解析や半導体回路の設計を行う。

なお、以下の論文にもトランジスタの電気特性の計算方法が記載されている。その論文は、Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ，Ｕ．Ｆｅｌｄｍａｎｎ，Ａ．Ｒａｈｍ，Ｍ．Ｂｏｌｌｕ，ａｎｄ Ｄ．Ｓａｖｉｇｎａｃ，“Ｕｎｉｆｉｅｄ ｃｏｍｐｌｅｔｅ ＭＯＳＦＥＴ ｍｏｄｅｌ ｆｏｒ ａｎａｌｙｓｉｓ ｏｆ ｄｉｇｉｔａｌ ａｎｄ ａｎａｌｏｇ ｃｉｒｃｕｉｔｓ”，Ｐｒｏｃ．ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｃｏｍｐｕｔ．−Ａｉｄｅｄ Ｄｅｓ．／Ｉｎｔ．Ｃｏｎｆ．Ｃｏｍｐｕｔ．Ａｉｄｅｄ Ｄｅｓ．，ｖｏｌ．１５，ｎｏ．１，ｐｐ．１−７，Ｊａｎ．（１９９６）（非特許文献２）である。以下、これらの論文を本明細書において、「Ｍｉｕｒａ」とも記す。

Ｙ．Ｓ．Ｐａｎｇ， ｅｔ ａｌ．，"Ａｎａｌｙｔｉｃａｌ Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｕｒｆａｃｅ Ｐｏｔｅｎｔｉａｌ Ｍｏｄｅｌ ｆｏｒ Ｐｏｃｋｅｔ ｎ−ＭＯＳＦＥＴｓ"，ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．４９，Ｎｏ．１２，ｐｐ．２２０９−２２１６，（２００２）． Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ，Ｕ．Ｆｅｌｄｍａｎｎ，Ａ．Ｒａｈｍ，Ｍ．Ｂｏｌｌｕ，ａｎｄ Ｄ．Ｓａｖｉｇｎａｃ，"Ｕｎｉｆｉｅｄ ｃｏｍｐｌｅｔｅ ＭＯＳＦＥＴ ｍｏｄｅｌ ｆｏｒ ａｎａｌｙｓｉｓ ｏｆ ｄｉｇｉｔａｌ ａｎｄ ａｎａｌｏｇ ｃｉｒｃｕｉｔｓ"，Ｐｒｏｃ．ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｃｏｍｐｕｔ．−Ａｉｄｅｄ Ｄｅｓ．／Ｉｎｔ．Ｃｏｎｆ．Ｃｏｍｐｕｔ．Ａｉｄｅｄ Ｄｅｓ．，ｖｏｌ．１５，ｎｏ．１，ｐｐ．１−７，Ｊａｎ．（１９９６）．

上述のＰａｎｇの技術は、ソース領域及び１５５及びドレイン領域１５３の近傍においてソース領域及び１５５及びドレイン領域１５３の影響により実効的なチャネル不純物濃度が減少する効果を取り込んでいない。そのため、上記モデルパラメータを用いて算出された表面ポテンシャルは、実際の表面ポテンシャルを正確に表現できていないと考えられる。従って、その算出された表面ポテンシャルを用いてトランジスタの電気特性を求めても、実際のトランジスタの電気特性を高精度の表現できないと考えられる。すなわち、Ｐａｎｇのトランジスタモデルが表現するトランジスタの電気特性は、実際のトランジスタの電気特性を高精度に表現することができない。その結果、半導体素子の解析及び半導体回路の設計に誤差が生じていた。

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置の解析及び設計装置は、記憶部（２）と、パラメータ設定部（１１）と、素子特性計算部（１２）と、判定部（１３）とを具備する。記憶部（２）は、トランジスタの構成を示す構成情報とトランジスタの電気特性の測定値とを関連付けて格納する。パラメータ設定部（１１）は、第１トランジスタのチャネル領域を複数の領域に分割し、複数の領域における不純物濃度をパラメータとして設定する。素子特性計算部（１２）は、パラメータに基づいて、チャネル領域の両端における所定の領域での不純物濃度を減少させた複数の領域の実効不純物濃度を算出し、実効不純物濃度を用いたポアソン方程式を解くことにより表面ポテンシャルを計算し、表面ポテンシャルを用いて第１トランジスタの電気特性の第１計算値を求める。判定部（１３）は、第１トランジスタの構成を示す第１構成情報に基づいて、記憶部（２）を参照して、第１構成情報に対応する測定値を読み出し、測定値と第１計算値とが一致する場合、当該パラメータを第１トランジスタのパラメータと判定し、記憶部（２）に構成情報と関連付けて格納する。パラメータ設定部（１１）と素子特性計算部（１２）とは、第１計算値と測定値とが一致するまで動作を実行する。

本発明では、チャネル領域の複数の領域の各々において、不純物濃度、空乏層幅を決定し、ソース領域及びドレイン領域の近傍においてチャネルの不純物濃度が減少する効果を実効不純物濃度として取り込んだモデルを用いている。そして、その実効不純物濃度に基づいて算出されたトランジスタの電気特性（計算値）が、実際のトランジスタの電気特性（測定値）と一致するように、不純物濃度を調整する。それにより、実際のトランジスタの電気特性を正確に再現することが可能なチャネル不純物濃度分布を、より精密に算出することができる。このようなチャネル不純物濃度分布は、トランジスタの表面ポテンシャルや電気特性の解析において極めて重要である。すなわち、より精密に算出されたチャネル不純物濃度分布を用いれば、より精密な表面ポテンシャルを算出することができるので、それらを用いることでより精密なトランジスタの電気特性を算出することが可能となる。そして、算出されたより精密な電気特性を用いることで、より誤差の少ない半導体回路の設計が可能となる。

本発明の半導体装置の解析及び設計方法及びプログラムは、第１トランジスタのチャネル領域を複数の領域に分割し、複数の領域における不純物濃度をパラメータとして設定するステップと、パラメータに基づいて、チャネル領域の両端における所定の領域での不純物濃度を減少させた複数の領域の実効不純物濃度を算出し、実効不純物濃度を用いたポアソン方程式を解くことにより表面ポテンシャルを計算し、表面ポテンシャルを用いて第１トランジスタの電気特性の第１計算値を求めるステップと、第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報とトランジスタの電気特性の測定値とを関連付けて格納する記憶部を参照して、第１構成情報に対応する測定値を読み出し、測定値と第１計算値とが一致する場合、当該パラメータを第１トランジスタのパラメータと判定し、記憶部に構成情報と関連付けて格納するステップとを具備する。パラメータを設定するステップと第１計算値を求めるステップとは、第１計算値と測定値とが一致するまで動作を実行される。

この本発明においても、上記の本発明の半導体装置の解析及び設計装置と同様に、上記の作用・効果を得ることが出来る。

本発明により、より精密に半導体装置の解析及び設計が可能となる。

以下、本発明の半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法の実施の形態に関して、添付図面を参照して説明する。

本発明では、チャネル領域の不純物濃度がソース領域及びドレイン領域の近傍において減少する効果を実効不純物濃度として取り込んだトランジスタモデルを用いている。そのようなモデルを用いたポアソン方程式を解くことで高精度に表面ポテンシャルを計算することができる。そして、その表面ポテンシャルを用いてトランジスタの電気特性を高精度に再現することが可能となる。その結果、より精密に半導体装置の解析及び設計が可能となる。以下詳細に説明する。

図２は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。この情報処理装置１は、半導体装置の解析及び設計装置として機能する。すなわち、この情報処理装置１は、トランジスタのモデルパラメータの設定、実効チャネル不純物濃度分布の算出、実効チャネル不純物濃度分布を用いた表面ポテンシャルの算出、表面ポテンシャルを用いたトランジスタの電気特性の算出、及び、トランジスタの電気特性を用いた半導体回路の設計のそれぞれを実行する。その情報処理装置１は、処理部２、及び、データベース３を具備する。

その情報処理装置１は、コンピュータに例示される。処理部２は、記憶装置（図示されず）に格納され、メモリ（図示されず）に展開され、ＣＰＵ（図示されず）により実行されるプログラムである。処理部２は、モデルパラメータ設定部１１、素子特性計算部１２、判定部１３、及び、回路設計部１４を備える。

モデルパラメータ設定部１１は、トランジスタのチャネル不純物濃度分布（モデルパラメータ：領域の幅Ｌ１、Ｌ２、Ｌ３、…、不純物濃度Ｎ１、Ｎ２、Ｎ３、…：後述）を設定する。
素子特性計算部１２は、モデルパラメータ設定部１１で設定された又はモデルパラメータデータベース２３に格納されたチャネル不純物濃度分布における空乏層幅（Ｗ１、Ｗ２、Ｗ３、…）を計算し、空乏層１、２、３、…を決定する。そして、そのチャネル不純物濃度分布（空乏層を含む）を修正した実効チャネル不純物濃度を算出する。その後、実効チャネル不純物濃度分布を用いた表面ポテンシャルの算出、及び、その表面ポテンシャルを用いたトランジスタの電気特性の算出をそれぞれ実行する。
判定部１３は、素子特性計算部１２で算出されたトランジスタの電気特性と、素子特性データベース２２に格納されたトランジスタの電気特性の測定値とを比較し、両者が一致するか否かを判定する。
回路設計部１４は、素子特性計算部１２で算出されたトランジスタの電気特性又は回路設計データベース２４に格納されたトランジスタの電気特性を用いた半導体回路の設計（論理設計やレイアウト設計）を実行する。

データベース３は、記憶装置（図示されず）に格納され、ＣＰＵ（図示されず）により読み出しや書き込みが行われるデータ及びプログラムである。データベース３は、条件データベース２１、素子特性データベース２２、モデルパラメータデータベース２３、及び、回路設計データベース２４を備える。ただし、データベース３は、情報処理装置１の外部に双方向通信可能に設けられていてもよい。また、データベース３内の各データベースは一体であっても別体であってもよい。

条件データベース２１は、トランジスタの製造条件（寸法を含む）に関する情報と、トランジスタの動作条件に関する情報とを関連付けて格納している。ここで、トランジスタの動作条件に関する情報は、基板電圧Ｖｂ、ゲート電圧Ｖｇ、動作温度Ｔに例示される。また、トランジスタの製造条件に関する情報は、拡散層（ソース領域／ドレイン領域）の製造条件（イオン注入条件、拡散条件）のような製造方法に関する情報や、トランジスタの寸法（ゲート長Ｌｇ、ゲート幅ｗｇ、酸化膜厚Ｔ_ＯＸ）のようなトランジスタの構成に関する情報に例示される。このように、トランジスタの製造条件（寸法を含む）に関する情報は、トランジスタの構成を特定していると見ることもできるから、構成を特定する情報（構成情報）と見ることも出来る。
素子特性データベース２２は、トランジスタの製造条件（寸法を含む）に関する情報と、トランジスタの動作条件に関する情報と、トランジスタの電気特性の測定値に関する情報と、を関連付けて格納している。ここで、トランジスタの電気特性の測定値に関する情報は、実際のトランジスタで測定されたゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性）に例示される。
モデルパラメータデータベース２３は、モデルパラメータ設定部１１で設定され、判定部１４で一致判定された実効チャネル不純物濃度分布を示すモデルパラメータ（領域の幅Ｌ１、Ｌ２、Ｌ３、…、不純物濃度Ｎ１、Ｎ２、Ｎ３、…）と、トランジスタの製造条件（寸法を含む）に関する情報とを関連付けて格納している。
回路設計データベース２４は、素子特性計算部１２で算出されたトランジスタの電気特性に関する情報とトランジスタの製造条件（寸法を含む）に関する情報とを関連付けて格納している。これらの情報は、例えば、基本論理ゲートや論理回路ブロック、セルなどに関するセル／ブロックライブラリの一部として格納されていてもよい。回路設計データベース２４は、更に、回路設計に必要な情報を格納している。

次に、半導体装置の解析方法（モデルパラメータの設定、実効チャネル不純物濃度分布の算出を含む）について説明する。
図３は、本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。この情報処理装置１の動作は、半導体装置の解析方法として機能する。

まず、モデルトランジスタとしてのＭＯＳトランジスタ５０を考える。図４は、そのＭＯＳトランジスタ５０の構成を示す断面図である。ＭＯＳトランジスタ５０は、ソース領域５５、ドレイン領域５３、ゲート酸化膜５２、チャネル領域５４、及びゲート電極５１を有する。ソース領域５５及びドレイン領域５３は、半導体基板の表面領域に、チャネル領域５４を挟んで設けられている。ゲート酸化膜５２及びゲート酸化膜５２はチャネル領域５４を覆うように、この順に積層されている。このＭＯＳトランジスタ５０は、上記のトランジスタの製造条件に関する情報により構造及び製造方法が特定される。

まず、チャネル領域５４は不純物濃度の違いにより複数の領域に分割されていると考える。領域の分割数は、予め設定しても良いし、ユーザによりその都度設定されても良い。分割された複数の領域について、ソース側から各々の領域の幅をそれぞれＬ１、Ｌ２、Ｌ３、…、不純物濃度をそれぞれＮ１、Ｎ２、Ｎ３、…、とする。この幅Ｌ１、Ｌ２、Ｌ３、…及び不純物濃度Ｎ１、Ｎ２、Ｎ３、…をモデルパラメータとする。図５は、チャネル領域の分割の一例における各領域の幅及び不純物濃度を示すグラフである。この例では、チャネル領域を５つの領域６１〜６５に分割し、チャネル領域５４の中央を基準に左右対象となっている。モデルパラメータは、幅Ｌ１、Ｌ２、Ｌ３、Ｌ２、Ｌ１、不純物濃度Ｎ１、Ｎ２、Ｎ３、Ｎ２、Ｎ１である。モデルパラメータ設定部１１は、このような条件の下、外部入力される評価対象となるトランジスタの実際のチャネル不純物濃度分布に基づいて、その実際のチャネル不純物濃度分布によく一致するという条件を満たすようにこれらのモデルパラメータを設定（仮定）する（ステップＳ１）。なお、ユーザの入力に基づいて、これらのモデルパラメータを設定しても良い。

図６は、図５の設定のＭＯＳトランジスタ５０のチャネル領域を拡大した断面図である。素子特性計算部１２は、まず、評価対象となるトランジスタの製造条件（寸法を含む）に関する情報に基づいて、条件データベース２１を参照して、トランジスタの動作条件に関する情報を読み出す。そして、読み出した情報（例示：バイアス条件、温度）及び設定されたモデルパラメータに基づいて、領域６１〜６５の各々について、空乏層幅Ｗ１、Ｗ２、Ｗ３、Ｗ２、Ｗ１を下記式（１）により計算する。
計算方法は、まず、不純物濃度Ｎ１〜Ｎ５を用いて、ポアソン方程式（下記式（２）：後述）を解き、表面ポテンシャルφｓ_１ｉを算出する。ただし、ここでは、式（２）において、Ｎ_ｉ０（ｉ＝１〜５）を設定値であるＮ１〜Ｎ５に置き換えている。また、ステップＳ３のような空乏層の調整を行わない。次に、得られた表面ポテンシャルφｓ_１ｉ、及び、不純物濃度Ｎ１〜Ｎ５を用いて、下記（１）式を解き、空乏層幅Ｗ１、Ｗ２、Ｗ３、Ｗ２、Ｗ１を算出する。
それにより、素子特性計算部１２は、領域６１において空乏層幅Ｗ１の空乏層１、領域６２において空乏層幅Ｗ２の空乏層２、領域６３において空乏層幅Ｗ３の空乏層３、領域６４において空乏層幅Ｗ２の空乏層４、及び、領域６５において空乏層幅Ｗ１の空乏層５をそれぞれ決定する（ステップＳ２）。

ただし、各記号の意味は以下のとおりである。
Ｗｉ：（ｉ＝１〜５）、空乏層幅Ｗ１〜Ｗ５
Ｎｉ：（ｉ＝１〜５）、不純物濃度Ｎ１〜Ｎ５
ｑ：電荷素量
ε_Ｓｉ：シリコンの比誘電率
φｓ_１ｉ：領域６ｉ（ｉ＝１〜５）の表面ポテンシャル
β：ｑ／（ｋ_ＢＴ）（ｋ_Ｂ：ボルツマン定数、Ｔ：トランジスタの動作温度（絶対温度））
なお、素子特性計算部１２は、本ステップＳ２における上記各記号の示す数値を、ＭＯＳトランジスタ５０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

次に、素子特性計算部１２は、ソース領域及び５５及びドレイン領域５３の影響により実効的なチャネル不純物濃度が減少する効果を取り込むために、ステップＳ２で求めた空乏層を調整する。図７は、図６のチャネル領域の空乏層の調整を示す断面図である。まず、ソース領域５５の端部からチャネル領域５４に向かう直角二等辺三角形である領域Ａを定義する。この領域Ａは、ソース領域５５の端部を底辺とし、その底辺の長さがソース領域５５の厚みｔｓと等しい直角二等辺三角形である。直角二等辺三角形という形状は、一辺が決まると全体が一義的に決まるので設定が容易である点や実態に適合させ易いという点で好ましい。この領域Ａでは実効的な不純物濃度が０であると考える（実際に０でなくても、計算上０とみなせる場合を含む）。ここで、空乏層１と領域Ａとの双方に属する領域を領域Ｂとし、その面積をＳＢとする。また、空乏層１の面積をＳ１（＝Ｌ１×Ｗ１）とする。空乏層１の不純物濃度は上述のようにＮ１である。そのとき、空乏層１の実効不純物濃度Ｎ_１０は、Ｎ_１０＝Ｎ１×（Ｓ１−ＳＢ）／Ｓ１とすることができる。同様に、空乏層２、３、…についても実効不純物濃度Ｎ_２０、Ｎ_３０、…を計算することができる。また、ドレイン領域５３の側についても同様である。図７の場合、このようにして、空乏層１、２、３、４、５について実効不純物濃度Ｎ_１０、Ｎ_２０、Ｎ_３０、Ｎ_４０、Ｎ_５０が計算される（ステップＳ３）。

次に、素子特性計算部１２は、ＭＯＳトランジスタ５０のチャネル領域５４において、領域６１〜６５の空乏層１〜５において、実効不純物濃度Ｎ_１０〜Ｎ_５０を用いて、ポアソン方程式（下記の式（２））を表面ポテンシャルφｓについて解き、各領域６１〜６５において表面ポテンシャルφｓの解φｓ_１０〜φｓ_５０を得る。

ただし、各記号の意味は以下のとおりである。
Ｃ_ｏｘ：ゲート容量
Ｖｇ：ゲート電圧
Ｖ_ＦＢ：フラットバンド電圧
Ｎ_ｉ０：空乏層ｉ（ｉ＝１〜５）の実効不純物濃度
φｓ_ｉ０：領域６ｉ（ｉ＝１〜５）の表面ポテンシャル
Ｖｂ：基板電圧
β：ｋ_ＢＴ（ｋ_Ｂ：ボルツマン定数、Ｔ：トランジスタの動作温度（絶対温度））
ｎ_ｉ：真性半導体のキャリア密度
Ｖｆ：擬フェルミ準位
なお、素子特性計算部１２は、ステップＳ３、及び本計算における上記各記号の示す数値を、ＭＯＳトランジスタ５０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

その後、素子特性計算部１２は、領域６１〜６５の表面ポテンシャルφｓ_１０〜φｓ_５０を、ソース領域５５の端部からドレイン領域５３の端部まで、滑らかな曲線でつないだ表面ポテンシャルφｓ_０（チャネル領域内の位置の関数）を算出する。チャネル領域５４内の複数の表面ポテンシャルφｓ_１０〜φｓ_５０を滑らかな曲線でつなぐ方法は、Ｐａｎｇに記載の方法を用いることができる。

続いて、素子特性計算部１２は、得られた解の表面ポテンシャルφｓ_０用いてトランジスタの電気特性（例示：ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性））を計算する（ステップＳ４）。表面ポテンシャルφｓ_０からトランジスタの電気特性を計算する方法については、上記Ｐａｎｇ（非特許文献１）に記載の方法や上記Ｍｉｕｒａ（非特許文献２）に記載の方法を用いることができる。なお、素子特性計算部１２は、本ステップＳ４における上記各記号の示す数値を、ＭＯＳトランジスタ５０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

次に、判定部１３は、得られたトランジスタの電気特性の計算値と実際のトランジスタの電気特性の測定値とを比較する（ステップＳ５）。ただし、判定部１３は、本ステップＳ５における実際のトランジスタの電気特性の測定値を、ＭＯＳトランジスタ５０のトランジスタの製造条件に関する情報に基づいて、素子特性データベース２２を参照して読み出して使用する。

ここで、トランジスタの電気特性の計算値と測定値とが一致しない場合（ステップＳ５：Ｎｏ）、判定部１３は、処理をステップＳ１へ戻す。そして、ユーザの入力に基づいて、モデルパラメータ設定部１１は、上記の所定の条件を満たしながら電気特性の計算値と測定値とが一致するように、前回選択したモデルパラメータを調整して新たなモデルパラメータを設定する（ステップＳ１）。以下、同様にステップＳ２〜Ｓ４を実行する。このように、トランジスタの電気特性の計算値と測定値とが一致する（ステップＳ５：Ｙｅｓ）まで、モデルパラメータを調整しながらステップＳ１〜Ｓ４を繰り返す。

トランジスタの電気特性の計算値と測定値とが一致した場合（ステップＳ５：Ｙｅｓ）、判定部１３は、モデルパラメータを実際のトランジスタのチャネル不純物濃度分布を示すモデルパラメータと設定する。そして、判定部１３は、モデルパラメータを、ＭＯＳトランジスタ５０のトランジスタの製造条件に関する情報に関連付けて、モデルパラメータデータベース２３に格納する（ステップＳ６）。なお、一致に関しては、誤差を考慮して、例えば、両者の差が所定の範囲（例示：±５％）に収まることとする。

以上の半導体装置の解析方法により、チャネル不純物濃度分布を適切に表現可能なモデルパラメータを精密に算出することができる。それにより、チャネル不純物濃度の二次元分布や表面ポテンシャルを的確に再現することが出来る。

上記半導体装置の解析方法では、一つのＭＯＳトランジスタ５０のトランジスタの製造条件に関する情報に対して、一組のモデルパラメータ（チャネル不純物濃度分布）を算出している。このようなモデルパラメータの算出（上記ステップＳ１〜Ｓ６）を、更に、回路設計において想定し得る種々の製造方法及び構成（寸法を含む）ごとに実行する。それにより、モデルパラメータデータベース２３には、回路設計において想定し得る種々のトランジスタに関するモデルパラメータを記憶することが出来る。

本発明により、ＭＯＳトランジスタにおいて、実際のトランジスタの電気特性に対応したモデルパラメータ（チャネル不純物濃度分布）をより精密に設定することが可能となる。そのようなモデルパラメータを用いたチャネル不純物濃度分布は、表面ポテンシャルを正確に計算可能なため、それを用いて算出されるトランジスタの電気特性を高精度に再現することが可能となる。その結果、より誤差の少ない半導体素子の解析や半導体回路の設計が可能となる。なお、上記実施の形態ではチャネル領域の分割数が５の場合を示しているが、本発明はこの例に限定されるものではない。

次に、半導体装置の設計方法（トランジスタの電気特性の算出及び回路設計を含む）について説明する。
図８は、本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。この情報処理装置１の動作は、半導体装置の設計方法として機能する。

まず、素子特性計算部１２は、外部入力された対象となるＭＯＳトランジスタの製造方法や構成（寸法を含む）に基づいて、モデルパラメータデータベース２３を参照して、適切なモデルパラメータを抽出する（ステップＳ１１）。外部入力は、ユーザ入力や設計に関するデータからの抽出に例示される。

次に、素子特性計算部１２は、トランジスタの製造条件（寸法を含む）に関する情報に基づいて、条件データベース２１を参照して、トランジスタの動作条件に関する情報を読み出す。そして、読み出した情報（バイアス条件、温度）及び設定されたモデルパラメータに基づいて、領域６１〜６５の各々について、空乏層幅Ｗ１、Ｗ２、Ｗ３、Ｗ２、Ｗ１を計算する。
計算方法は、まず、不純物濃度Ｎ１〜Ｎ５を用いて、ポアソン方程式（上記式（２））を解き、表面ポテンシャルφｓ_１ｉを算出する。ただし、ここでは、式（２）において、Ｎ_ｉ０（ｉ＝１〜５）を設定値であるＮ１〜Ｎ５に置き換えている。また、ステップＳ１３での空乏層の調整を行わない。次に、得られた表面ポテンシャルφｓ_１ｉ、及び、不純物濃度Ｎ１〜Ｎ５を用いて、上記（１）式を解き、空乏層幅Ｗ１、Ｗ２、Ｗ３、Ｗ２、Ｗ１を算出する。
それにより、素子特性計算部１２は、領域６１〜６５において空乏層１（空乏層幅Ｗ１）〜空乏層５（空乏層幅Ｗ１）をそれぞれ決定する（ステップＳ１２）。

次に、素子特性計算部１２は、ソース領域及び５５及びドレイン領域５３の影響により実効的なチャネル不純物濃度が減少する効果を取り込むために、ステップＳ１２で求めた空乏層を調整する。そして、素子特性計算部１２は、空乏層１〜５（領域６１〜６５）について実効不純物濃度Ｎ_１０〜Ｎ_５０を算出する（ステップＳ１３）。

続いて、素子特性計算部１２は、各領域６１〜６５において、実効不純物濃度Ｎ_１０〜Ｎ_５０を用いて、ポアソン方程式（上記の式（２））を表面ポテンシャルφｓについて解き、表面ポテンシャルφｓの解φｓ_１０〜φｓ_５０を得る。そして、得られた表面ポテンシャルφｓ_１０〜φｓ_５０を滑らかな曲線でつなぎ、チャネル領域５４全域での表面ポテンシャルφｓ_０（チャネル領域内の位置の関数）を算出する。その後、得られた解の表面ポテンシャルφｓ_０用いてトランジスタの電気特性（例示：ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性））を計算する（ステップＳ１４）。表面ポテンシャルφｓ_０からトランジスタの電気特性を計算する方法については、上記Ｐａｎｇ（非特許文献１）に記載の方法や上記Ｍｉｕｒａ（非特許文献２）に記載の方法を用いることができる。なお、素子特性計算部１２は、本ステップＳ１３，Ｓ１４における各数値を、ＭＯＳトランジスタ５０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

素子特性計算部１２は、得られたトランジスタの電気特性に関する情報を、トランジスタの製造条件（寸法を含む）に関する情報に関連付けて、基本論理ゲートや論理回路ブロック、セルなどをまとめたライブラリの一部として回路設計データベース２４に格納する。

次に、回路設計部１４は、対象となるトランジスタの製造方法や構成（寸法を含む）に基づいて、回路設計データベース２４を参照して、適切なトランジスタの電気特性、及びその他の回路設計に必要な情報を読み出し、そのトランジスタを用いた回路の設計を実行する（ステップＳ１５）。回路の設計は、例えば、アーキテクチャ設計、論理回路設計及びトランジスタ回路設計（基本回路設計）のような論理設計や、フロアプランニング／配置・配線及びレイアウト検証のようなレイアウト設計に例示される。

以上の半導体装置の解析方法及び半導体回路の設計方法では、より精密に求められたチャネル不純物濃度分布（モデルパラメータ）を用いてより精密な表面ポテンシャルφｓ_０を算出し、それらを用いることでより精密なトランジスタの電気特性を算出することが可能となる。そして、算出されたより精密な電気特性を用いることで、より誤差の少ない半導体回路の設計が可能となる。

本発明により、ＭＯＳトランジスタにおいて、モデルパラメータを用いてチャネル不純物濃度分布をより精密に設定することができる。また、より精密に設定されたチャネル不純物濃度分布に応じて表面ポテンシャルを正確に計算可能なため、それを用いて算出されるトランジスタの電気特性を高精度に再現することが可能となる。その結果、より誤差の少ない半導体回路の設計が可能となる。

本発明のプログラム、データ構造は、コンピュータ読取可能な記憶媒体に記録され、その記憶媒体から情報処理装置１に読み込まれても良い。

本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。

図１はＰａｎｇに記載のＭＯＳトランジスタのモデル構成を示す断面図である。 図２は本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。 図３は本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。 図４は本発明の実施の形態に係るＭＯＳトランジスタのモデル構成を示す断面図である。 図５はチャネル領域の分割の一例における各領域の幅及び不純物濃度を示すグラフである。 図６は図５の設定のＭＯＳトランジスタのチャネル領域を拡大した断面図である。 図７は図６のチャネル領域の空乏層の調整を示す断面図である。 図８は本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。

符号の説明

１ 情報処理装置
２ 処理部
３ データベース
１１ モデルパラメータ設定部
１２ 素子特性計算部
１３ 判定部
１４ 回路設計部
２１ 条件データベース
２２ 素子特性データベース
２３ モデルパラメータデータベース
２４ 回路設計データベース
５０ ＭＯＳトランジスタ
５１ ゲート電極
５２ ゲート酸化膜
５３ ドレイン領域
５４ チャネル領域
５５ ソース領域
６１、６２、６３、６４、６５ 領域

Claims (12)

1. トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部と、
   第１トランジスタのチャネル領域を複数の領域に分割し、前記複数の領域における不純物濃度をパラメータとして設定するパラメータ設定部と、
   前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出し、前記実効不純物濃度を用いたポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求める素子特性計算部と、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、前記記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定し、前記測定値と前記第１計算値とが一致したときの前記パラメータを前記第１構成情報と関連付けて前記記憶部に格納する判定部とを具備し、
   前記測定値と前記第１計算値とが一致しなかったとき、前記パラメータ設定部は前記パラメータを変更し、前記素子特性計算部は変更された前記パラメータに基づいて前記第１計算値を改めて求め、前記判定部は前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定する
   半導体装置の解析及び設計装置。
2. 請求項１に記載の半導体装置の解析及び設計装置において、
   前記素子特性計算部は、前記複数の領域の各々について、
   前記パラメータを用いて空乏層幅を算出し、
   前記パラメータと前記空乏層幅とに基づいて、前記不純物濃度のうち、前記チャネル領域の両端における所定の領域での不純物濃度を減少させて実効不純物濃度を算出する
   半導体装置の解析及び設計装置。
3. 請求項２に記載の半導体装置の解析及び設計装置において、
   前記所定の領域は、前記チャネル領域の端部を底辺とし、前記チャネル領域内部に直角部分を有する直角二等辺三角形の形状である
   半導体装置の解析及び設計装置。
4. 請求項１乃至３のいずれか一項に記載の半導体装置の解析及び設計装置において、
   前記素子特性計算部は、第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応したチャネル領域の複数の領域におけるパラメータを読み出し、前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出し、前記実効不純物濃度を用いた前記ポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求め、
   前記半導体装置の解析及び設計装置は、前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行う回路設計部を更に具備する
   半導体装置の解析及び設計装置。
5. 請求項４に記載の半導体装置の解析及び設計装置において、
   前記所定の領域は、前記チャネル領域の端部を底辺とし、前記チャネル領域内部に直角部分を有する直角二等辺三角形の形状である
   半導体装置の解析及び設計装置。
6. 第１トランジスタのチャネル領域を複数の領域に分割し、前記複数の領域における不純物濃度をパラメータとして設定するステップと、
   前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出し、前記実効不純物濃度を用いたポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求めるステップと、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定するステップと、
   前記測定値と前記第１計算値とが一致したときの前記パラメータを前記第１構成情報と関連付けて前記記憶部に格納するステップとを具備し、
   前記パラメータを設定するステップは、前記測定値と前記第１計算値とが一致しなかったとき、前記パラメータを変更するステップを備え、
   前記第１計算値を求めるステップは、変更された前記パラメータに基づいて前記第１計算値を改めて求めるステップを備え、
   前記測定値と前記第１計算値とが一致するか否かを判定するステップは、前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定する
   半導体装置の解析及び設計方法。
7. 請求項６に記載の半導体装置の解析及び設計方法において、
   第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応したチャネル領域の複数の領域におけるパラメータを読み出すステップと、
   前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出するステップと、
   前記実効不純物濃度を用いた前記ポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求めるステップと、
   前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行うステップとを更に具備する
   半導体装置の解析及び設計方法。
8. 第１トランジスタのチャネル領域を複数の領域に分割し、前記複数の領域における不純物濃度をパラメータとして設定するステップと、
   前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出し、前記実効不純物濃度を用いたポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求めるステップと、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定するステップと、
   前記測定値と前記第１計算値とが一致したときの前記パラメータを前記第１構成情報と関連付けて前記記憶部に格納するステップとを具備し、
   前記パラメータを設定するステップは、前記測定値と前記第１計算値とが一致しなかったとき、前記パラメータを変更するステップを備え、
   前記第１計算値を求めるステップは、変更された前記パラメータに基づいて前記第１計算値を改めて求めるステップを備え、
   前記測定値と前記第１計算値とが一致するか否かを判定するステップは、前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定する
   半導体装置の解析及び設計方法をコンピュータに実行させるプログラム。
9. 請求項８に記載のプログラムにおいて、
   前記第１計算値を求めるステップは、前記複数の領域の各々について、
   前記パラメータを用いて空乏層幅を算出するステップと、
   前記パラメータと前記空乏層幅とに基づいて、前記不純物濃度のうち、前記チャネル領域の両端における所定の領域での不純物濃度を減少させて実効不純物濃度を算出するステップとを備える
   プログラム。
10. 請求項９に記載のプログラムにおいて、
    前記所定の領域は、前記チャネル領域の端部を底辺とし、前記チャネル領域内部に直角部分を有する直角二等辺三角形の形状である
    プログラム。
11. 請求項８乃至１０のいずれか一項に記載のプログラムにおいて、
    第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応したチャネル領域の複数の領域におけるパラメータを読み出すステップと、
    前記パラメータに基づいて、前記チャネル領域の両端における所定の領域での不純物濃度を減少させた前記複数の領域の実効不純物濃度を算出するステップと、
    前記実効不純物濃度を用いた前記ポアソン方程式を解くことにより表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求めるステップと、
    前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行うステップとを更に具備する
    プログラム。
12. 請求項１１に記載のプログラムにおいて、
    前記所定の領域は、前記チャネル領域の端部を底辺とし、前記チャネル領域内部に直角部分を有する直角二等辺三角形の形状である
    プログラム。

Images