JP2002280540A - パラメータ抽出プログラムおよび半導体集積回路の製造方法 - Google Patents
パラメータ抽出プログラムおよび半導体集積回路の製造方法Info
- Publication number
- JP2002280540A JP2002280540A JP2001074782A JP2001074782A JP2002280540A JP 2002280540 A JP2002280540 A JP 2002280540A JP 2001074782 A JP2001074782 A JP 2001074782A JP 2001074782 A JP2001074782 A JP 2001074782A JP 2002280540 A JP2002280540 A JP 2002280540A
- Authority
- JP
- Japan
- Prior art keywords
- physical model
- element structure
- parameter
- electrical characteristics
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 回路素子モデルのパラメータを高精度
に抽出する。 【解決手段】 電気特性を抽出した素子構造と物理
モデルの内、その少なくとも一方を変更する処理Ｓ１０
５と、素子構造、物理モデルの少なくとも一方が変更さ
れた、新たな素子構造および物理モデルを用いてデバイ
スシミュレーションを実行し、素子構造の電気特性を抽
出する処理Ｓ１０８と、抽出した電気特性に基づいて、
素子構造および物理モデルの変更部分と関係するパラメ
ータの値を決定する処理Ｓ１０４とを有する。
に抽出する。 【解決手段】 電気特性を抽出した素子構造と物理
モデルの内、その少なくとも一方を変更する処理Ｓ１０
５と、素子構造、物理モデルの少なくとも一方が変更さ
れた、新たな素子構造および物理モデルを用いてデバイ
スシミュレーションを実行し、素子構造の電気特性を抽
出する処理Ｓ１０８と、抽出した電気特性に基づいて、
素子構造および物理モデルの変更部分と関係するパラメ
ータの値を決定する処理Ｓ１０４とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
回路シミュレーションにおいて用いられる回路素子モデ
ルのパラメータ抽出処理に対し適用して好適な技術に関
する。
回路シミュレーションにおいて用いられる回路素子モデ
ルのパラメータ抽出処理に対し適用して好適な技術に関
する。
【０００２】
【従来の技術】一般に、半導体集積回路の回路シミュレ
ーションにおいては、半導体素子の電気特性を模擬的に
算出するモデル（以下、回路素子モデルと表記）を利用
して、回路内の節点における電位や節点間の電流を計算
する。この回路素子モデルは、通常、半導体素子の動作
原理を盛り込んだ複数の数式と素子の製造条件に依存す
る複数のパラメータ値とから構成される。実際の半導体
素子から得られた電気特性に基づいて、回路素子モデル
のパラメータの値を決定する作業は「パラメータ抽出処
理」と呼ばれるが、現在、このパラメータ抽出処理を高
い精度で行い、実際の素子の電気特性を高精度に再現す
る回路素子モデルを利用することは、回路シミュレーシ
ョンの信頼性を確保する上で大変重要な要素の１つとな
っている。
ーションにおいては、半導体素子の電気特性を模擬的に
算出するモデル（以下、回路素子モデルと表記）を利用
して、回路内の節点における電位や節点間の電流を計算
する。この回路素子モデルは、通常、半導体素子の動作
原理を盛り込んだ複数の数式と素子の製造条件に依存す
る複数のパラメータ値とから構成される。実際の半導体
素子から得られた電気特性に基づいて、回路素子モデル
のパラメータの値を決定する作業は「パラメータ抽出処
理」と呼ばれるが、現在、このパラメータ抽出処理を高
い精度で行い、実際の素子の電気特性を高精度に再現す
る回路素子モデルを利用することは、回路シミュレーシ
ョンの信頼性を確保する上で大変重要な要素の１つとな
っている。
【０００３】ところで、ＭＯＳＦＥＴを始めとする半導
体素子の回路素子モデルのパラメータ抽出処理において
は最適化手法が利用されることが多い。この最適化手法
においては、ニュートンラプソン法などの非線形最適化
アルゴリズムを利用して、実際の半導体素子の電気特性
を再現するように回路素子モデルのパラメータ値を数値
的に合わせ込んでいく。ところが、この最適化手法に
は、どのような回路素子モデルに対しても簡便に適用す
ることができるものの、合わせ込むパラメータの数が多
い場合などには、最適化の途中で精度の低い局所解に陥
りやすいという欠点がある。このような背景から、ＢＳ
ＩＭ３モデルなどといった、パラメータ数が極めて多い
回路素子モデルのパラメータ抽出処理においては、以下
に示す局所最適化処理を利用した最適化手法が利用され
ている。以下、図５を参照して、局所最適化処理を利用
した従来までのパラメータ抽出方法について簡単に説明
する。
体素子の回路素子モデルのパラメータ抽出処理において
は最適化手法が利用されることが多い。この最適化手法
においては、ニュートンラプソン法などの非線形最適化
アルゴリズムを利用して、実際の半導体素子の電気特性
を再現するように回路素子モデルのパラメータ値を数値
的に合わせ込んでいく。ところが、この最適化手法に
は、どのような回路素子モデルに対しても簡便に適用す
ることができるものの、合わせ込むパラメータの数が多
い場合などには、最適化の途中で精度の低い局所解に陥
りやすいという欠点がある。このような背景から、ＢＳ
ＩＭ３モデルなどといった、パラメータ数が極めて多い
回路素子モデルのパラメータ抽出処理においては、以下
に示す局所最適化処理を利用した最適化手法が利用され
ている。以下、図５を参照して、局所最適化処理を利用
した従来までのパラメータ抽出方法について簡単に説明
する。
【０００４】局所最適化処理を利用した従来までのパラ
メータ抽出方法においては、始めに、バイアス条件や素
子寸法の条件を振って、実際の半導体素子の電気特性を
測定する（Ｓ２０１）。そして、測定された電気特性を
バイアス条件や素子寸法で分類し（Ｓ２０２）、分類さ
れた各電気特性に対して感度の高いパラメータを選択す
る（Ｓ２０３）。パラメータを選択すると、次に、選択
したパラメータの値を変化させて、分類された電気特性
に対してパラメータを合わせ込んでいき、パラメータの
値を決定する（局所最適化処理、Ｓ２０４）。局所最適
化処理完了後、決定したパラメータの値によって実測の
電気特性が十分な精度で再現される場合には、決定した
パラメータ値を回路素子モデルのパラメータ値として出
力する（Ｓ２０７）。一方、実測の電気特性が十分な精
度で再現されない場合には、大域的な合わせ込み処理に
よりパラメータを抽出する（大域最適化処理Ｓ２０
６）、若しくは、Ｓ２０４の処理を実行することより、
再びパラメータ値の合わせ込みを実行する。ここで、局
所最適化処理を利用したパラメータ抽出方法に対する理
解を深めるために、ＢＳＩＭ３モデルのパラメータを局
所最適化処理により抽出する具体例について説明する。
メータ抽出方法においては、始めに、バイアス条件や素
子寸法の条件を振って、実際の半導体素子の電気特性を
測定する（Ｓ２０１）。そして、測定された電気特性を
バイアス条件や素子寸法で分類し（Ｓ２０２）、分類さ
れた各電気特性に対して感度の高いパラメータを選択す
る（Ｓ２０３）。パラメータを選択すると、次に、選択
したパラメータの値を変化させて、分類された電気特性
に対してパラメータを合わせ込んでいき、パラメータの
値を決定する（局所最適化処理、Ｓ２０４）。局所最適
化処理完了後、決定したパラメータの値によって実測の
電気特性が十分な精度で再現される場合には、決定した
パラメータ値を回路素子モデルのパラメータ値として出
力する（Ｓ２０７）。一方、実測の電気特性が十分な精
度で再現されない場合には、大域的な合わせ込み処理に
よりパラメータを抽出する（大域最適化処理Ｓ２０
６）、若しくは、Ｓ２０４の処理を実行することより、
再びパラメータ値の合わせ込みを実行する。ここで、局
所最適化処理を利用したパラメータ抽出方法に対する理
解を深めるために、ＢＳＩＭ３モデルのパラメータを局
所最適化処理により抽出する具体例について説明する。
【０００５】ＢＳＩＭ３モデルには、チャネル長Ｌが短
い場合にのみ効果を示すパラメータとチャネル長Ｌに依
存しないパラメータとがあり、例えば、しきい値電圧な
どの特性値を算出する式中の部分式Ｐが、２つのパラメ
ータＰ０，Ｐ１を用いて、式：Ｐ＝Ｐ０＋Ｐ１／Ｌのよ
うに表現される。この式によれば、チャネル長ＬがＰ１
と比較して十分に大きい場合には、Ｐ≒Ｐ０となり、パ
ラメータＰ１の影響を無視することができる。そこで、
まずチャネル長Ｌが十分に大きい素子の実際の電気特性
に対してパラメータＰ０を合わせ込み、次に、チャネル
長が短い素子の実際の電気特性に対してパラメータＰ１
を合わせ込むことにより、パラメータを抽出する。
い場合にのみ効果を示すパラメータとチャネル長Ｌに依
存しないパラメータとがあり、例えば、しきい値電圧な
どの特性値を算出する式中の部分式Ｐが、２つのパラメ
ータＰ０，Ｐ１を用いて、式：Ｐ＝Ｐ０＋Ｐ１／Ｌのよ
うに表現される。この式によれば、チャネル長ＬがＰ１
と比較して十分に大きい場合には、Ｐ≒Ｐ０となり、パ
ラメータＰ１の影響を無視することができる。そこで、
まずチャネル長Ｌが十分に大きい素子の実際の電気特性
に対してパラメータＰ０を合わせ込み、次に、チャネル
長が短い素子の実際の電気特性に対してパラメータＰ１
を合わせ込むことにより、パラメータを抽出する。
【０００６】このように、局所最適化処理を利用したパ
ラメータ抽出方法においては、各段階では感度の揃った
少数のパラメータだけを考慮すれば良いので、非線形最
適化アルゴリズムの弱点を克服することができる。
ラメータ抽出方法においては、各段階では感度の揃った
少数のパラメータだけを考慮すれば良いので、非線形最
適化アルゴリズムの弱点を克服することができる。
【０００７】
【発明が解決しようとする課題】ところで、上述した局
所最適化処理を利用したパラメータ抽出方法において
は、理想的には、後の段階で合わせ込むパラメータの感
度は任意の段階での合わせ込み処理においては全て０と
なっている、完全に局所化された状態であることが望ま
しい。しかしながら、現実的には、このような完全に局
所化された状態を作り出すことは極めて困難である。上
述の例で言えば、チャネル長Ｌをいくら大きく取って
も、あとから抽出するパラメータＰ１の値によっては最
初に抽出するパラメータＰ０は真の値から大きくずれて
しまう可能性がある。
所最適化処理を利用したパラメータ抽出方法において
は、理想的には、後の段階で合わせ込むパラメータの感
度は任意の段階での合わせ込み処理においては全て０と
なっている、完全に局所化された状態であることが望ま
しい。しかしながら、現実的には、このような完全に局
所化された状態を作り出すことは極めて困難である。上
述の例で言えば、チャネル長Ｌをいくら大きく取って
も、あとから抽出するパラメータＰ１の値によっては最
初に抽出するパラメータＰ０は真の値から大きくずれて
しまう可能性がある。
【０００８】このため、局所最適化処理を利用したパラ
メータ抽出方法においては、各局所最適化の段階におい
て、合わせ込み対象外のパラメータの影響が計算ノイズ
として混入してしまう。一般に、混入したノイズは蓄積
され、段階を経る毎に歪みが大きくなる。したがって、
このパラメータ抽出方法においては、後の段階となる
程、合わせ込みが困難となり、前段階におけるパラメー
タの抽出精度も劣化してしまう。前述の例で言えば、チ
ャネル長Ｌが短い所でパラメータＰ０の誤差をパラメー
タＰ１で吸収しようとする結果、チャネル長Ｌが大きい
ところでの誤差がより大きくなるようなものである。
メータ抽出方法においては、各局所最適化の段階におい
て、合わせ込み対象外のパラメータの影響が計算ノイズ
として混入してしまう。一般に、混入したノイズは蓄積
され、段階を経る毎に歪みが大きくなる。したがって、
このパラメータ抽出方法においては、後の段階となる
程、合わせ込みが困難となり、前段階におけるパラメー
タの抽出精度も劣化してしまう。前述の例で言えば、チ
ャネル長Ｌが短い所でパラメータＰ０の誤差をパラメー
タＰ１で吸収しようとする結果、チャネル長Ｌが大きい
ところでの誤差がより大きくなるようなものである。
【０００９】このために、従来までの局所最適化を利用
したパラメータ抽出処理においては、多くの場合、大域
的な最適化処理や繰り返し計算を頻繁に行う必要性があ
る。ところが、繰り返し計算や大域的な最適化処理の過
程では、解の発散や精度の低い局所解への陥没が発生す
る可能性があるために、回路素子モデルのパラメータ値
を高い精度で抽出することができず、また、パラメータ
値の一意性を確保することができない。具体的な陥没事
例を図６に示すが、この例においては、実測の電気特性
値と、局所解を利用した回路シミュレーションによる電
気特性値とが大きくずれてしまっている。
したパラメータ抽出処理においては、多くの場合、大域
的な最適化処理や繰り返し計算を頻繁に行う必要性があ
る。ところが、繰り返し計算や大域的な最適化処理の過
程では、解の発散や精度の低い局所解への陥没が発生す
る可能性があるために、回路素子モデルのパラメータ値
を高い精度で抽出することができず、また、パラメータ
値の一意性を確保することができない。具体的な陥没事
例を図６に示すが、この例においては、実測の電気特性
値と、局所解を利用した回路シミュレーションによる電
気特性値とが大きくずれてしまっている。
【００１０】現在、回路素子モデルにおけるパラメータ
抽出の精度の良否は、半導体製造条件の決定や回路構造
の設計など、半導体開発のあらゆる場面と関係してい
る。したがって、コスト増や新製品の開発遅延などの問
題を防ぎ、半導体製品の開発効率を上げるためにも、高
精度な回路素子モデルのパラメータを抽出することは急
務となっている。
抽出の精度の良否は、半導体製造条件の決定や回路構造
の設計など、半導体開発のあらゆる場面と関係してい
る。したがって、コスト増や新製品の開発遅延などの問
題を防ぎ、半導体製品の開発効率を上げるためにも、高
精度な回路素子モデルのパラメータを抽出することは急
務となっている。
【００１１】本発明は、従来までの局所最適化を利用し
たパラメータ抽出処理が抱える上記の技術的課題を解決
すべくなされたものであり、その目的は、回路素子モデ
ルのパラメータを高精度に抽出することを可能にする技
術を提供することにある。
たパラメータ抽出処理が抱える上記の技術的課題を解決
すべくなされたものであり、その目的は、回路素子モデ
ルのパラメータを高精度に抽出することを可能にする技
術を提供することにある。
【００１２】
【課題を解決するための手段】本発明に係るパラメータ
抽出プログラムの特徴は、半導体集積回路の回路シミュ
レーションにおいて用いられる、半導体素子の電気特性
を模擬的に算出する回路素子モデルのパラメータ値を抽
出するパラメータ抽出プログラムであって、物理的、構
造的に単純化された半導体素子の素子構造と物理モデル
を用いてデバイスシミュレーションを実行し素子構造の
電気特性を抽出する第１の処理と、抽出した電気特性に
基づいて、物理的、構造的に単純化された半導体素子の
素子構造および物理モデルと関係するパラメータの値を
決定する第２の処理と、電気特性を抽出した素子構造と
物理モデルの内、その少なくとも一方を変更する第３の
処理と、素子構造、物理モデルの少なくとも一方が変更
された、新たな素子構造および物理モデルを用いてデバ
イスシミュレーションを実行し素子構造の電気特性を抽
出する第４の処理と、抽出した電気特性に基づいて、素
子構造および物理モデルの変更部分と関係するパラメー
タの値を決定する第５の処理と、素子構造、物理モデル
の少なくとも一方が変更された、新たな素子構造および
物理モデルが、最終的な素子構造および物理モデルであ
るか否かを判別し、最終的な素子構造および物理モデル
でない場合、前記第３〜第５の処理を再び実行し、最終
的な素子構造および物理モデルである場合、決定したパ
ラメータ値を出力する第６の処理とをコンピュータに実
行させることにある。
抽出プログラムの特徴は、半導体集積回路の回路シミュ
レーションにおいて用いられる、半導体素子の電気特性
を模擬的に算出する回路素子モデルのパラメータ値を抽
出するパラメータ抽出プログラムであって、物理的、構
造的に単純化された半導体素子の素子構造と物理モデル
を用いてデバイスシミュレーションを実行し素子構造の
電気特性を抽出する第１の処理と、抽出した電気特性に
基づいて、物理的、構造的に単純化された半導体素子の
素子構造および物理モデルと関係するパラメータの値を
決定する第２の処理と、電気特性を抽出した素子構造と
物理モデルの内、その少なくとも一方を変更する第３の
処理と、素子構造、物理モデルの少なくとも一方が変更
された、新たな素子構造および物理モデルを用いてデバ
イスシミュレーションを実行し素子構造の電気特性を抽
出する第４の処理と、抽出した電気特性に基づいて、素
子構造および物理モデルの変更部分と関係するパラメー
タの値を決定する第５の処理と、素子構造、物理モデル
の少なくとも一方が変更された、新たな素子構造および
物理モデルが、最終的な素子構造および物理モデルであ
るか否かを判別し、最終的な素子構造および物理モデル
でない場合、前記第３〜第５の処理を再び実行し、最終
的な素子構造および物理モデルである場合、決定したパ
ラメータ値を出力する第６の処理とをコンピュータに実
行させることにある。
【００１３】すなわち、本発明に係るパラメータ抽出プ
ログラムは、物理的・構造的に最も単純化された条件か
ら複数の段階に分けて電気特性を計算し、各電気特性を
目標値として回路素子モデルのパラメータ値を局所的に
抽出するので、パラメータ抽出処理の初期段階における
ノイズの影響をなくし、精度、一意性共に優れた回路素
子モデルのパラメータを抽出することができる。
ログラムは、物理的・構造的に最も単純化された条件か
ら複数の段階に分けて電気特性を計算し、各電気特性を
目標値として回路素子モデルのパラメータ値を局所的に
抽出するので、パラメータ抽出処理の初期段階における
ノイズの影響をなくし、精度、一意性共に優れた回路素
子モデルのパラメータを抽出することができる。
【００１４】
【発明の実施の形態】本発明は、例えば半導体回路素子
モデルのパラメータ抽出処理に対して適用、実施するこ
とができる。以下、図１〜図４を参照して、本発明を回
路シミュレーションにおいて用いられる回路素子モデル
のパラメータ抽出処理に対し適用した、本発明の実施の
一形態となるパラメータ抽出装置の構成およびその動作
について詳しく説明する。
モデルのパラメータ抽出処理に対して適用、実施するこ
とができる。以下、図１〜図４を参照して、本発明を回
路シミュレーションにおいて用いられる回路素子モデル
のパラメータ抽出処理に対し適用した、本発明の実施の
一形態となるパラメータ抽出装置の構成およびその動作
について詳しく説明する。
【００１５】《パラメータ抽出装置の構成》始めに、本
発明の実施の一形態となるパラメータ抽出装置の構成に
ついて説明する。
発明の実施の一形態となるパラメータ抽出装置の構成に
ついて説明する。
【００１６】図１は、本発明の実施の一形態のパラメー
タ抽出装置の構成を示す模式図である。
タ抽出装置の構成を示す模式図である。
【００１７】この実施の形態のパラメータ抽出装置２
は、図１に示すように、最適化処理実行部３、初期値計
算部４、特性計算部５および終了判定部６を備え、特性
計算部５は、データ変換部５ａ、プロセス・デバイスシ
ミュレーション部５ｂおよび物理モデル・構造指定部５
ｃを有する。
は、図１に示すように、最適化処理実行部３、初期値計
算部４、特性計算部５および終了判定部６を備え、特性
計算部５は、データ変換部５ａ、プロセス・デバイスシ
ミュレーション部５ｂおよび物理モデル・構造指定部５
ｃを有する。
【００１８】最適化処理実行部３は、入力された電気特
性を目標として回路素子モデルのパラメータ値を段階的
に抽出する。初期値計算部４は、入力されたプロセス・
デバイスシミュレーションの結果から半導体素子内部の
物理量を抽出し、抽出した結果に基づいて回路素子モデ
ルのパラメータの初期値を算出する。
性を目標として回路素子モデルのパラメータ値を段階的
に抽出する。初期値計算部４は、入力されたプロセス・
デバイスシミュレーションの結果から半導体素子内部の
物理量を抽出し、抽出した結果に基づいて回路素子モデ
ルのパラメータの初期値を算出する。
【００１９】特性計算部５は、データ変換部５ａ、プロ
セス・デバイスシミュレーション部５ｂおよび物理モデ
ル・構造指定部５ｃを備え、データ変換部５ａは、プロ
セス・デバイスシミュレーション部５ｂによるプロセス
・デバイスシミュレーションの結果得られる電気特性
を、バイアス条件および素子寸法に基づいて分類する。
セス・デバイスシミュレーション部５ｂおよび物理モデ
ル・構造指定部５ｃを備え、データ変換部５ａは、プロ
セス・デバイスシミュレーション部５ｂによるプロセス
・デバイスシミュレーションの結果得られる電気特性
を、バイアス条件および素子寸法に基づいて分類する。
【００２０】プロセス・デバイスシミュレーション部５
ｂは、物理モデル・構造指定部５ｃが指定した素子構造
および物理モデルに従ってプロセス・デバイスシミュレ
ーションを実行し、指定された素子構造の電気特性を模
擬的に算出する。
ｂは、物理モデル・構造指定部５ｃが指定した素子構造
および物理モデルに従ってプロセス・デバイスシミュレ
ーションを実行し、指定された素子構造の電気特性を模
擬的に算出する。
【００２１】物理モデル・構造指定部５ｃは、プロセス
・デバイスシミュレーション部５ｂが実行するプロセス
・デバイスシミュレーションにおいて使用される素子構
造および物理モデルを指定する。
・デバイスシミュレーション部５ｂが実行するプロセス
・デバイスシミュレーションにおいて使用される素子構
造および物理モデルを指定する。
【００２２】終了判定部６は、プロセス・デバイスシミ
ュレーション部５ｂにより抽出された電気特性が最終的
な素子構造および物理モデルに基づくものであるか否か
を判別する終了判定処理を実行する。
ュレーション部５ｂにより抽出された電気特性が最終的
な素子構造および物理モデルに基づくものであるか否か
を判別する終了判定処理を実行する。
【００２３】入力部７は、パラメータ抽出処理に関する
各種情報を入力するために使用され、入力形態として
は、例えば、テンキー、キーボード、マウスポインタ等
を採用することができる。出力部８は、パラメータ抽出
処理に関する各種情報を出力するために使用され、その
形態としては、ディスプレイ装置や印刷装置等を採用す
ることができる。
各種情報を入力するために使用され、入力形態として
は、例えば、テンキー、キーボード、マウスポインタ等
を採用することができる。出力部８は、パラメータ抽出
処理に関する各種情報を出力するために使用され、その
形態としては、ディスプレイ装置や印刷装置等を採用す
ることができる。
【００２４】なお、この実施の形態のパラメータ抽出装
置２は、回路設計装置９と接続して回路設計システム１
を構築しており、回路設計装置９は、パラメータ抽出装
置２から出力されるパラメータを利用して回路シミュレ
ーションなどの回路設計処理を実行することが可能な構
成となっている。
置２は、回路設計装置９と接続して回路設計システム１
を構築しており、回路設計装置９は、パラメータ抽出装
置２から出力されるパラメータを利用して回路シミュレ
ーションなどの回路設計処理を実行することが可能な構
成となっている。
【００２５】《パラメータ抽出装置の動作》次に、図２
を参照して、上記のパラメータ抽出装置２の動作につい
て説明する。
を参照して、上記のパラメータ抽出装置２の動作につい
て説明する。
【００２６】図２は、上記のパラメータ抽出装置の動作
を示すフローチャート図である。
を示すフローチャート図である。
【００２７】図１に示した実施の形態のパラメータ抽出
装置２は、ユーザが、入力部７を介して、回路パラメー
タを抽出する半導体素子のプロセス・デバイスシミュレ
ーション結果を入力し、パラメータ抽出装置２に対して
パラメータ抽出処理開始の指示を入力すると、以下に示
す処理を開始する。
装置２は、ユーザが、入力部７を介して、回路パラメー
タを抽出する半導体素子のプロセス・デバイスシミュレ
ーション結果を入力し、パラメータ抽出装置２に対して
パラメータ抽出処理開始の指示を入力すると、以下に示
す処理を開始する。
【００２８】なお、この実施の形態においては、半導体
素子のプロセス・デバイスシミュレーションの結果はユ
ーザが入力することとしたが、例えば、半導体素子の製
造プロセス条件や素子構造に関する情報をユーザに入力
させ、プロセス・デバイスシミュレーション部４ｂが半
導体素子のプロセス・デバイスシミュレーション結果を
抽出するようにしても良い。
素子のプロセス・デバイスシミュレーションの結果はユ
ーザが入力することとしたが、例えば、半導体素子の製
造プロセス条件や素子構造に関する情報をユーザに入力
させ、プロセス・デバイスシミュレーション部４ｂが半
導体素子のプロセス・デバイスシミュレーション結果を
抽出するようにしても良い。
【００２９】始めに、初期値計算部４が、入力されたプ
ロセス・デバイスシミュレーションの結果から半導体素
子内部の物理量を抽出し（Ｓ１０１）、抽出した結果に
基づいて回路素子モデルのパラメータ初期値を算出する
（Ｓ１０２）。ここで、このＳ１０２の処理において初
期値を算出するパラメータとしては、例えば、膜厚、接
合の深さ、不純物濃度などに関係するパラメータがあ
る。
ロセス・デバイスシミュレーションの結果から半導体素
子内部の物理量を抽出し（Ｓ１０１）、抽出した結果に
基づいて回路素子モデルのパラメータ初期値を算出する
（Ｓ１０２）。ここで、このＳ１０２の処理において初
期値を算出するパラメータとしては、例えば、膜厚、接
合の深さ、不純物濃度などに関係するパラメータがあ
る。
【００３０】パラメータの初期値を算出すると、次に、
物理モデル・構造指定部５ｃが、入力されたプロセス・
デバイスシミュレーション結果を参照して、半導体素子
構造中で寄生抵抗や寄生容量などの寄生要因を包含しな
い領域を切り出し、また、この半導体素子のデバイスシ
ミュレーションを行う上で必要最小限の物理モデルを選
択する。そして、切り出した領域と選択した物理モデル
とをプロセス・デバイスシミュレーション部５ｂに対し
出力する。
物理モデル・構造指定部５ｃが、入力されたプロセス・
デバイスシミュレーション結果を参照して、半導体素子
構造中で寄生抵抗や寄生容量などの寄生要因を包含しな
い領域を切り出し、また、この半導体素子のデバイスシ
ミュレーションを行う上で必要最小限の物理モデルを選
択する。そして、切り出した領域と選択した物理モデル
とをプロセス・デバイスシミュレーション部５ｂに対し
出力する。
【００３１】ここで、入力された半導体素子構造がＭＯ
ＳＦＥＴである場合には、物理モデル・構造指定部５ｃ
は、例えば、寄生抵抗や寄生容量などの寄生要因を包含
しない領域としてチャネル領域を切り出し、物理モデル
としては移動度モデルのみ（インパクトイオン化、ゲー
トポリシリコンの空乏化などの物理モデルは除く）を選
択するものとする。ただし、回路素子モデルの種類によ
っては、パラメータを抽出するために最適な構造と物理
モデルは異なることがあるのは勿論である。
ＳＦＥＴである場合には、物理モデル・構造指定部５ｃ
は、例えば、寄生抵抗や寄生容量などの寄生要因を包含
しない領域としてチャネル領域を切り出し、物理モデル
としては移動度モデルのみ（インパクトイオン化、ゲー
トポリシリコンの空乏化などの物理モデルは除く）を選
択するものとする。ただし、回路素子モデルの種類によ
っては、パラメータを抽出するために最適な構造と物理
モデルは異なることがあるのは勿論である。
【００３２】物理モデル・構造指定部５ｃによって切り
出された半導体素子領域と選択した物理モデルとが入力
されると、プロセス・デバイスシミュレーション部５ｂ
は、入力された素子構造および物理モデルを用いてデバ
イスシミュレーションを実行し、入力された素子構造の
電気特性を模擬的に算出し、算出結果をデータ変換部５
ａに対し出力する（Ｓ１０３）。データ変換部５ａは、
切り出された素子構造の電気特性が入力されると、バイ
アス条件および素子寸法に基づいて入力された電気特性
を分類し、分類した電気特性を最適化処理実行部３に対
し出力する（Ｓ１０４）。
出された半導体素子領域と選択した物理モデルとが入力
されると、プロセス・デバイスシミュレーション部５ｂ
は、入力された素子構造および物理モデルを用いてデバ
イスシミュレーションを実行し、入力された素子構造の
電気特性を模擬的に算出し、算出結果をデータ変換部５
ａに対し出力する（Ｓ１０３）。データ変換部５ａは、
切り出された素子構造の電気特性が入力されると、バイ
アス条件および素子寸法に基づいて入力された電気特性
を分類し、分類した電気特性を最適化処理実行部３に対
し出力する（Ｓ１０４）。
【００３３】最適化処理実行部３は、バイアス条件およ
び素子寸法に基づいて分類された電気特性が入力される
と、入力された電気特性を目標として回路素子モデルの
パラメータ値を合わせ込んでいき、パラメータ値を段階
的に抽出する（Ｓ１０５）。
び素子寸法に基づいて分類された電気特性が入力される
と、入力された電気特性を目標として回路素子モデルの
パラメータ値を合わせ込んでいき、パラメータ値を段階
的に抽出する（Ｓ１０５）。
【００３４】ここで、このＳ１０５の処理において抽出
するパラメータ値は、今回および前回入力された電気特
性の算出条件の差異に関係するものである。例えば、今
回新たにインパクトイオン化と関係する物理モデルを追
加して電気特性を抽出、入力した場合には、このＳ１０
５の処理においては、インパクトイオン化と関係するパ
ラメータのみを抽出する。なお、初回のＳ１０５の処理
においては、最初の処理で切り出された構造および選択
された物理モデルと関係する全てのパラメータを抽出す
る。また、パラメータ値を抽出する際は、非線形アルゴ
リズムを用いても、解析的なパラメータ計算手法を利用
しても、どちらであっても良い。
するパラメータ値は、今回および前回入力された電気特
性の算出条件の差異に関係するものである。例えば、今
回新たにインパクトイオン化と関係する物理モデルを追
加して電気特性を抽出、入力した場合には、このＳ１０
５の処理においては、インパクトイオン化と関係するパ
ラメータのみを抽出する。なお、初回のＳ１０５の処理
においては、最初の処理で切り出された構造および選択
された物理モデルと関係する全てのパラメータを抽出す
る。また、パラメータ値を抽出する際は、非線形アルゴ
リズムを用いても、解析的なパラメータ計算手法を利用
しても、どちらであっても良い。
【００３５】Ｓ１０５の処理によって回路素子モデルの
パラメータ値が抽出されると、終了判定部６が、Ｓ１０
５の処理において使用した電気特性が最終的な素子構造
および物理モデルに基づくものであるか否かを判別する
（Ｓ１０６）。そして、最終的な素子構造および物理モ
デルに基づくものである場合には、今までの処理によっ
て抽出したパラメータ値を出力する（Ｓ１０７）。以
後、ユーザは、出力されたパラメータ値を回路素子モデ
ルのパラメータ値として回路シミュレーションを実行
し、回路シミュレーション結果に基づいて回路設計装置
９を利用して以後の回路設計および回路製造処理を実行
する（Ｓ１０９）。
パラメータ値が抽出されると、終了判定部６が、Ｓ１０
５の処理において使用した電気特性が最終的な素子構造
および物理モデルに基づくものであるか否かを判別する
（Ｓ１０６）。そして、最終的な素子構造および物理モ
デルに基づくものである場合には、今までの処理によっ
て抽出したパラメータ値を出力する（Ｓ１０７）。以
後、ユーザは、出力されたパラメータ値を回路素子モデ
ルのパラメータ値として回路シミュレーションを実行
し、回路シミュレーション結果に基づいて回路設計装置
９を利用して以後の回路設計および回路製造処理を実行
する（Ｓ１０９）。
【００３６】一方、終了判定部６によって、Ｓ１０５の
処理において使用した電気特性が最終的な素子構造およ
び物理モデルに基づくものではないと判定された場合に
は、物理モデル・構造指定部５ｃは、Ｓ１０５の処理に
おいて考慮されていなかった素子構造および物理モデル
を一部追加し、追加した情報をプロセス・デバイスシミ
ュレーション部５ｂに対し出力する。そして、プロセス
・デバイスシミュレーション部５ｂは、素子構造および
電気特性が追加された情報を用いてその素子構造の電気
特性を抽出し（Ｓ１０８）、以後は再びＳ１０４以後の
処理を実行する。
処理において使用した電気特性が最終的な素子構造およ
び物理モデルに基づくものではないと判定された場合に
は、物理モデル・構造指定部５ｃは、Ｓ１０５の処理に
おいて考慮されていなかった素子構造および物理モデル
を一部追加し、追加した情報をプロセス・デバイスシミ
ュレーション部５ｂに対し出力する。そして、プロセス
・デバイスシミュレーション部５ｂは、素子構造および
電気特性が追加された情報を用いてその素子構造の電気
特性を抽出し（Ｓ１０８）、以後は再びＳ１０４以後の
処理を実行する。
【００３７】なお、上記の実施の形態においては、素子
構造および物理モデルの双方を追加するようにしたが、
素子構造、物理モデルの少なくとも一方を追加するのみ
でも構わない。また、素子構造や物理モデルを追加して
いくのではなく変更するようにしても良く、これは特に
物理モデルに対して有効である。
構造および物理モデルの双方を追加するようにしたが、
素子構造、物理モデルの少なくとも一方を追加するのみ
でも構わない。また、素子構造や物理モデルを追加して
いくのではなく変更するようにしても良く、これは特に
物理モデルに対して有効である。
【００３８】《実験例》以上、本発明の実施形態に係る
パラメータ抽出装置の構成および動作について説明した
が、ここで、本発明に係る技術の理解を深めるために、
本発明をＭＯＳＦＥＴのＢＳＩＭ３ｖ３モデルのパラメ
ータを抽出する処理に適用した実験例について説明す
る。
パラメータ抽出装置の構成および動作について説明した
が、ここで、本発明に係る技術の理解を深めるために、
本発明をＭＯＳＦＥＴのＢＳＩＭ３ｖ３モデルのパラメ
ータを抽出する処理に適用した実験例について説明す
る。
【００３９】ＢＳＩＭ３ｖ３モデルにおいては、基本的
なＭＯＳＦＥＴの電流電圧特性を表す方程式（下記『式
１』参照）に、ソース・ドレイン寄生抵抗、インパクト
イオン化による基板電流、ゲートポリシリコン電極の空
乏化などの高度な微細効果を表す方程式がそれぞれパラ
メータ化されて組み込まれた形式となっている。
なＭＯＳＦＥＴの電流電圧特性を表す方程式（下記『式
１』参照）に、ソース・ドレイン寄生抵抗、インパクト
イオン化による基板電流、ゲートポリシリコン電極の空
乏化などの高度な微細効果を表す方程式がそれぞれパラ
メータ化されて組み込まれた形式となっている。
【００４０】『式１』：ＩＤＳ＝ｆ（ＶＤＳ，ＶＧＳ，
ＶＢＳ，ＲＤＳ，ＩＳＵＢ，ＮＰＯＬ Ｙ，．．．） ここで、ＶＤＳ，ＶＧＳ，ＶＢＳ，ＲＤＳ，ＩＳＵＢ，
ＮＰＯＬＹはそれぞれ順に、ドレイン電圧、ゲート電
圧、基板電圧、寄生抵抗を表すパラメータ、基板電流を
表すパラメータ、空乏化効果を表すパラメータを示す。
ＶＢＳ，ＲＤＳ，ＩＳＵＢ，ＮＰＯＬ Ｙ，．．．） ここで、ＶＤＳ，ＶＧＳ，ＶＢＳ，ＲＤＳ，ＩＳＵＢ，
ＮＰＯＬＹはそれぞれ順に、ドレイン電圧、ゲート電
圧、基板電圧、寄生抵抗を表すパラメータ、基板電流を
表すパラメータ、空乏化効果を表すパラメータを示す。
【００４１】上記の『式１』における各パラメータは、
基板方程式の中に組み込まれている一方、それぞれ固有
の方程式とパラメータから算出されるようになってい
る。そこで、始めに、基本特性、寄生抵抗、基板電流、
空乏化効果の４つの特性を分離することを考える。
基板方程式の中に組み込まれている一方、それぞれ固有
の方程式とパラメータから算出されるようになってい
る。そこで、始めに、基本特性、寄生抵抗、基板電流、
空乏化効果の４つの特性を分離することを考える。
【００４２】始めに、寄生抵抗についてであるが、寄生
抵抗を分離するためには、ソース・ドレイン領域の拡散
領域部分を除いたチャネル部分だけを構造として切り出
せば良い。また、基板電流を分離する場合には、インパ
クトイオン化と関係する物理モデルを除外すれば良い。
また、空乏化効果を分離するためには、ゲートポリシリ
コン全体を電極とする構造を指定すれば良い。さらに、
移動度の水平・垂直電界依存性と関係する物理モデルを
除外するようにすれば、微細効果をほとんど含まない基
本特性を算出することができる。
抵抗を分離するためには、ソース・ドレイン領域の拡散
領域部分を除いたチャネル部分だけを構造として切り出
せば良い。また、基板電流を分離する場合には、インパ
クトイオン化と関係する物理モデルを除外すれば良い。
また、空乏化効果を分離するためには、ゲートポリシリ
コン全体を電極とする構造を指定すれば良い。さらに、
移動度の水平・垂直電界依存性と関係する物理モデルを
除外するようにすれば、微細効果をほとんど含まない基
本特性を算出することができる。
【００４３】本発明に係るパラメータ抽出処理において
は、このようにして算出した基本特性に対して、まず始
めに、しきい値電圧や移動度と関係するパラメータ、一
部の飽和領域のパラメータ（チャネル長変調やＤＩＢＬ
など不純物と関係するもの）を合わせ込む。この時、酸
化膜厚や基板表面濃度などのパラメータについては、プ
ロセスシミュレーションの結果から直接抽出した値を初
期値として用いることができる。
は、このようにして算出した基本特性に対して、まず始
めに、しきい値電圧や移動度と関係するパラメータ、一
部の飽和領域のパラメータ（チャネル長変調やＤＩＢＬ
など不純物と関係するもの）を合わせ込む。この時、酸
化膜厚や基板表面濃度などのパラメータについては、プ
ロセスシミュレーションの結果から直接抽出した値を初
期値として用いることができる。
【００４４】次に、移動度の水平・垂直電界依存性を考
慮した電流電圧特性を計算し、対応する移動度のパラメ
ータを合わせ込む。以後、基板電流、空乏化、寄生抵抗
を順次考慮に入れて電流電圧特性を計算し、その都度、
対応するパラメータを合わせ込んでいく。以上の処理の
結果、図３に示すように、実測値を精度良く再現するパ
ラメータ値を得ることができる。
慮した電流電圧特性を計算し、対応する移動度のパラメ
ータを合わせ込む。以後、基板電流、空乏化、寄生抵抗
を順次考慮に入れて電流電圧特性を計算し、その都度、
対応するパラメータを合わせ込んでいく。以上の処理の
結果、図３に示すように、実測値を精度良く再現するパ
ラメータ値を得ることができる。
【００４５】《実施の形態の効果》以上述べてきたよう
に、この実施の形態のパラメータ抽出装置は、物理的・
構造的に最も単純化された状態から複数の段階に分けて
半導体素子の電気特性を計算し、各段階において計算さ
れた電気特性を目標値としてパラメータ値を抽出してい
くので、寄生要因となる構造や２次的な物理現象の影響
を排除し、従来までは困難であった完全に局所された状
態でパラメータ抽出処理を行うことができる。これによ
り、パラメータ抽出処理の初期段階におけるノイズの影
響はなくなり、精度、一意性共に優れた半導体回路素子
モデルのパラメータを抽出することができる。
に、この実施の形態のパラメータ抽出装置は、物理的・
構造的に最も単純化された状態から複数の段階に分けて
半導体素子の電気特性を計算し、各段階において計算さ
れた電気特性を目標値としてパラメータ値を抽出してい
くので、寄生要因となる構造や２次的な物理現象の影響
を排除し、従来までは困難であった完全に局所された状
態でパラメータ抽出処理を行うことができる。これによ
り、パラメータ抽出処理の初期段階におけるノイズの影
響はなくなり、精度、一意性共に優れた半導体回路素子
モデルのパラメータを抽出することができる。
【００４６】《その他の実施の形態》以上、本発明者ら
によってなされた発明を上記実施形態によって記載した
が、この開示の一部をなす論述および図面はこの発明を
限定するものであると理解すべきではない。この開示か
ら当業者には様々な代替実施の形態、実施例および運用
技術が明らかとなろう。
によってなされた発明を上記実施形態によって記載した
が、この開示の一部をなす論述および図面はこの発明を
限定するものであると理解すべきではない。この開示か
ら当業者には様々な代替実施の形態、実施例および運用
技術が明らかとなろう。
【００４７】例えば、上記の実施の形態においては、プ
ロセス・デバイスシミュレーションを随時実行して電気
特性を算出しながらパラメータの最適化を行っていた
が、例えば、最適化処理に必要な電気特性を予め一括し
て算出しておき、その後、一括してパラメータの最適化
を行うようにしても良い。また、プロセス・デバイスシ
ミュレーションによって抽出した電気特性ではなく、実
測により得られた半導体素子の電気特性を目標値として
パラメータを抽出する際は、上記の処理によって抽出し
たパラメータ値の全て若しくは一部をその初期値として
利用するようにしても良い。
ロセス・デバイスシミュレーションを随時実行して電気
特性を算出しながらパラメータの最適化を行っていた
が、例えば、最適化処理に必要な電気特性を予め一括し
て算出しておき、その後、一括してパラメータの最適化
を行うようにしても良い。また、プロセス・デバイスシ
ミュレーションによって抽出した電気特性ではなく、実
測により得られた半導体素子の電気特性を目標値として
パラメータを抽出する際は、上記の処理によって抽出し
たパラメータ値の全て若しくは一部をその初期値として
利用するようにしても良い。
【００４８】また、上記一連のパラメータ抽出装置の動
作は、プログラム化しコンピュータ読み取り可能な記録
媒体に保存しても良い。そして、シミュレーションを行
う際は、この記録媒体をコンピュータシステムに読み込
ませ、コンピュータシステム内のメモリ等の記憶部にプ
ログラムを格納し、プログラムを演算装置で実行するこ
とにより、パラメータ抽出装置を実現することができ
る。ここで、記録媒体とは、例えば、半導体メモリ、磁
気ディスク、光ディスク、光磁気ディスク、磁気テープ
などのプログラムを記録することができるようなコンピ
ュータ読み取り可能な記録媒体等が含まれる。
作は、プログラム化しコンピュータ読み取り可能な記録
媒体に保存しても良い。そして、シミュレーションを行
う際は、この記録媒体をコンピュータシステムに読み込
ませ、コンピュータシステム内のメモリ等の記憶部にプ
ログラムを格納し、プログラムを演算装置で実行するこ
とにより、パラメータ抽出装置を実現することができ
る。ここで、記録媒体とは、例えば、半導体メモリ、磁
気ディスク、光ディスク、光磁気ディスク、磁気テープ
などのプログラムを記録することができるようなコンピ
ュータ読み取り可能な記録媒体等が含まれる。
【００４９】なお、ここでいうコンピュータシステム
は、例えば、図４に示す構成のような概観を有する。す
なわち、コンピュータシステム４０は、フロッピー（登
録商標）ディスクドライブ４２および光ディスクドライ
ブ４４を備えている。そして、フロッピーディスクドラ
イブ４２に対してはフロッピーディスク４３、光ディス
クドライブ４４に対しては光ディスク４６を挿入し、所
定の読み出し操作を行うことにより、これらの記録媒体
に格納されたプログラムをコンピュータシステム４０内
にインストールすることができる。また、所定のドライ
ブ装置４７を接続することにより、例えば、メモリ装置
の役割を担うＲＯＭ４８や、磁気テープ装置の役割を担
うカートリッジ４９を用いて、インストールやデータの
読み書きを実行することもできる。さらに、ユーザは、
キーボード４５を介してパラメータ抽出に関する各種情
報を入力し、コンピュータシステム４０からの出力情報
をディスプレイ４１を介して出力することができる。
は、例えば、図４に示す構成のような概観を有する。す
なわち、コンピュータシステム４０は、フロッピー（登
録商標）ディスクドライブ４２および光ディスクドライ
ブ４４を備えている。そして、フロッピーディスクドラ
イブ４２に対してはフロッピーディスク４３、光ディス
クドライブ４４に対しては光ディスク４６を挿入し、所
定の読み出し操作を行うことにより、これらの記録媒体
に格納されたプログラムをコンピュータシステム４０内
にインストールすることができる。また、所定のドライ
ブ装置４７を接続することにより、例えば、メモリ装置
の役割を担うＲＯＭ４８や、磁気テープ装置の役割を担
うカートリッジ４９を用いて、インストールやデータの
読み書きを実行することもできる。さらに、ユーザは、
キーボード４５を介してパラメータ抽出に関する各種情
報を入力し、コンピュータシステム４０からの出力情報
をディスプレイ４１を介して出力することができる。
【００５０】このように、本発明はここでは記載してい
ない様々な実施の形態等を包含するということを理解す
べきである。したがって、本発明はこの開示から妥当な
特許請求の範囲に係る発明特定事項によってのみ限定さ
れるものである。
ない様々な実施の形態等を包含するということを理解す
べきである。したがって、本発明はこの開示から妥当な
特許請求の範囲に係る発明特定事項によってのみ限定さ
れるものである。
【００５１】
【発明の効果】本発明によれば、パラメータ抽出処理の
初期段階におけるノイズの影響をなくし、精度、一意性
共に優れた半導体回路素子モデルのパラメータを抽出す
ることができる。
初期段階におけるノイズの影響をなくし、精度、一意性
共に優れた半導体回路素子モデルのパラメータを抽出す
ることができる。
【図１】本発明の実施の形態のパラメータ抽出装置の構
成を示す模式図である。
成を示す模式図である。
【図２】図１に示すパラメータ抽出装置の動作を示すフ
ローチャート図である。
ローチャート図である。
【図３】図１に示すパラメータ抽出装置を利用した実験
例を示す図である。
例を示す図である。
【図４】コンピュータシステムの概観を示す模式図であ
る。
る。
【図５】従来までのパラメータ抽出処理を示すフローチ
ャート図である。
ャート図である。
【図６】従来までのパラメータ抽出処理を利用した実験
例を示す図である。
例を示す図である。
１ 回路設計システム ２ パラメータ抽出装置 ３ 最適化処理実行部 ４ 初期値計算部 ５ 特性計算部 ５ａ データ変換部 ５ｂ プロセス・デバイスシミュレーション部 ５ｃ 物理モデル・構造指定部 ６ 終了判定部 ７ 回路設計装置 ８ 入力部 ９ 出力部 ４０ コンピュータシステム ４１ ディスプレイ ４２ フロッピーディスクドライブ ４３ フロッピーディスク ４４ 光ディスクドライブ ４５ キーボード ４６ 光ディスク ４７ ドライブ装置 ４８ ＲＯＭ ４９ カートリッジ
Claims (5)
- 【請求項１】 半導体素子の電気特性を模擬的に算出す
る回路素子モデルのパラメータ値を抽出するパラメータ
抽出プログラムであって、 物理的、構造的に単純化された前記半導体素子の素子構
造と物理モデルを用いてデバイスシミュレーションを実
行し当該素子構造の電気特性を抽出する第１の処理と、 抽出した前記電気特性に基づいて、物理的、構造的に単
純化された前記半導体素子の素子構造および物理モデル
と関係するパラメータの値を決定する第２の処理と、 電気特性を抽出した素子構造と物理モデルの内、その少
なくとも一方を変更する第３の処理と、 素子構造、物理モデルの少なくとも一方が変更された、
新たな素子構造および物理モデルを用いてデバイスシミ
ュレーションを実行し、当該素子構造の電気特性を抽出
する第４の処理と、 抽出した前記電気特性に基づいて、素子構造および物理
モデルの変更部分と関係するパラメータの値を決定する
第５の処理と、 素子構造、物理モデルの少なくとも一方が変更された、
新たな素子構造および物理モデルが、最終的な素子構造
および物理モデルであるか否かを判別し、最終的な素子
構造および物理モデルでない場合、前記第３〜第５の処
理を再び実行し、最終的な素子構造および物理モデルで
ある場合、決定したパラメータ値を出力する第６の処理
とをコンピュータに実行させることを特徴とするパラメ
ータ抽出プログラム。 - 【請求項２】 構造的に単純化された前記半導体素子の
素子構造とは、寄生要因を包含しない半導体素子領域で
あることを特徴とする請求項１に記載のパラメータ抽出
プログラム。 - 【請求項３】 回路素子モデルのパラメータ初期値を算
出する処理をコンピュータに実行させることを特徴とす
る請求項１又は請求項２に記載のパラメータ抽出プログ
ラム。 - 【請求項４】 前記パラメータ初期値はプロセスシミュ
レーションおよびデバイスシミュレーションの結果を参
照して算出されることを特徴とする請求項３に記載のパ
ラメータ抽出プログラム。 - 【請求項５】 半導体素子の電気特性を模擬的に算出す
る回路素子モデルのパラメータ値を抽出し、抽出した当
該パラメータ値を利用して当該半導体素子を含む半導体
集積回路の回路シミュレーションを実行し、当該回路シ
ミュレーション結果を参照して半導体集積回路を製造す
る半導体集積回路の製造方法であって、 物理的、構造的に単純化された前記半導体素子の素子構
造と物理モデルを用いてデバイスシミュレーションを実
行し当該素子構造の電気特性を抽出する第１のステップ
と、 抽出した前記電気特性に基づいて、物理的、構造的に単
純化された前記半導体素子の素子構造および物理モデル
と関係するパラメータの値を決定する第２のステップ
と、 電気特性を抽出した素子構造と物理モデルの内、その少
なくとも一方を変更する第３のステップと、 素子構造、物理モデルの少なくとも一方が変更された、
新たな素子構造および物理モデルを用いてデバイスシミ
ュレーションを実行し、当該素子構造の電気特性を抽出
する第４のステップと、 抽出した前記電気特性に基づいて、素子構造および物理
モデルの変更部分と関係するパラメータの値を決定する
第５のステップと、 素子構造、物理モデルの少なくとも一方が変更された、
新たな素子構造および物理モデルが、最終的な素子構造
および物理モデルであるか否かを判別し、最終的な素子
構造および物理モデルでない場合、前記第３〜第５のス
テップを再び実行し、最終的な素子構造および物理モデ
ルである場合、決定したパラメータ値を出力する第６の
ステップと 決定したパラメータ値を利用して前記半導体集積回路の
回路シミュレーションを実行し、当該回路シミュレーシ
ョン結果を参照して半導体集積回路を製造する第７のス
テップとを有することを特徴とする半導体集積回路の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074782A JP4363790B2 (ja) | 2001-03-15 | 2001-03-15 | パラメータ抽出プログラムおよび半導体集積回路の製造方法 |
| US10/096,671 US6779157B2 (en) | 2001-03-15 | 2002-03-14 | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074782A JP4363790B2 (ja) | 2001-03-15 | 2001-03-15 | パラメータ抽出プログラムおよび半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280540A true JP2002280540A (ja) | 2002-09-27 |
| JP4363790B2 JP4363790B2 (ja) | 2009-11-11 |
Family
ID=18931982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074782A Expired - Fee Related JP4363790B2 (ja) | 2001-03-15 | 2001-03-15 | パラメータ抽出プログラムおよび半導体集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6779157B2 (ja) |
| JP (1) | JP4363790B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028277B2 (en) * | 2002-12-20 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process related deviation corrected parasitic capacitance modeling method |
| US7421383B2 (en) * | 2003-01-15 | 2008-09-02 | Taiwan Semiconductor Mfg Co, Ltd | Method for extracting and modeling semiconductor device series resistance and for simulating a semiconductor device with use thereof |
| EP1345136B1 (en) * | 2003-01-15 | 2007-12-19 | Verigy (Singapore) Pte. Ltd. | Modeling an electronic device |
| US20080140379A1 (en) * | 2003-05-22 | 2008-06-12 | Xoomsys, Inc. | Approximations for simulations of systems |
| US20040236557A1 (en) * | 2003-05-22 | 2004-11-25 | Shah Sunil C. | Method for simulation of electronic circuits and N-port systems |
| US20050273298A1 (en) * | 2003-05-22 | 2005-12-08 | Xoomsys, Inc. | Simulation of systems |
| US7263477B2 (en) * | 2003-06-09 | 2007-08-28 | Cadence Design Systems, Inc. | Method and apparatus for modeling devices having different geometries |
| JP4481695B2 (ja) * | 2004-03-25 | 2010-06-16 | ルネサスエレクトロニクス株式会社 | デバッグ用切換器、デバッグ方法 |
| US7623995B2 (en) * | 2005-06-11 | 2009-11-24 | Sitaramarao Srinivas Yechuri | Method of extracting a semiconductor device compact model |
| CN1932823A (zh) * | 2005-09-15 | 2007-03-21 | 鸿富锦精密工业（深圳）有限公司 | 金属氧化物半导体场效应管的参数萃取系统及方法 |
| EP1804185A1 (en) * | 2005-12-27 | 2007-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Parameter setting method and circuit operation testing method and electronic processing device |
| US8032349B2 (en) * | 2007-01-25 | 2011-10-04 | International Business Machines Corporation | Efficient methodology for the accurate generation of customized compact model parameters from electrical test data |
| US8515715B2 (en) | 2011-06-17 | 2013-08-20 | International Business Machines Corporation | Method, system and program storage device for simulating electronic device performance as a function of process variations |
| CN111832123A (zh) * | 2019-03-29 | 2020-10-27 | 晶乔科技股份有限公司 | 半导体元件的工艺开发方法以及系统 |
| CN112836454B (zh) * | 2021-03-22 | 2022-03-08 | 浙江甬聚电子科技有限公司 | 一种集成电路仿真方法及系统 |
| CN115062571A (zh) * | 2022-05-06 | 2022-09-16 | 上海概伦电子股份有限公司 | 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质 |
| CN116579273B (zh) * | 2023-04-12 | 2023-10-31 | 中国电子工程设计院有限公司 | 一种半导体设备用电动态仿真方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3597280B2 (ja) * | 1995-11-28 | 2004-12-02 | 株式会社リコー | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
| JP2001188816A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 回路シミュレーション装置、回路シミュレーション方法、回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 |
-
2001
- 2001-03-15 JP JP2001074782A patent/JP4363790B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-14 US US10/096,671 patent/US6779157B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020133785A1 (en) | 2002-09-19 |
| US6779157B2 (en) | 2004-08-17 |
| JP4363790B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4363790B2 (ja) | パラメータ抽出プログラムおよび半導体集積回路の製造方法 | |
| JP2004213267A (ja) | 集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体 | |
| JP2004200461A5 (ja) | ||
| JP2004119608A (ja) | トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 | |
| JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
| US8166432B2 (en) | Timing verification method and timing verification apparatus | |
| US6728937B2 (en) | Circuit simulation device for predicting the dispersion of circuit characteristics and the electric characteristics | |
| US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
| KR100413214B1 (ko) | Ｆｅｔ 등가 회로 모델 파라미터를 유니크하게 결정하기위한 방법 | |
| JP5569237B2 (ja) | 情報処理装置、プログラム、および設計支援方法 | |
| CN1881475B (zh) | 用于分析存储器元件的系统和方法 | |
| JP5405055B2 (ja) | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 | |
| JP2007272392A (ja) | 回路シミュレーション装置 | |
| US20130132925A1 (en) | Method, system and program storage device for generating accurate performance targets for active semiconductor devices during new technology node development | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| US20080177523A1 (en) | Method for quality assured semiconductor device modeling | |
| US8515715B2 (en) | Method, system and program storage device for simulating electronic device performance as a function of process variations | |
| JP5405054B2 (ja) | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 | |
| JPH1065159A (ja) | 回路シミュレーション用モデルパラメータ最適化装置 | |
| JP2001291778A (ja) | 統計モデルパラメータ抽出方法および装置 | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| JP2011215749A (ja) | 半導体装置設計支援方法、半導体装置設計支援プログラム、及び半導体装置設計支援装置 | |
| JP3907909B2 (ja) | 電気特性評価装置、電気特性評価方法、電気特性評価プログラムを格納したコンピュータ読取り可能な記録媒体および半導体素子製造方法 | |
| JP5030577B2 (ja) | パラメータ設定方法及び回路動作検証方法、並びに電子装置 | |
| JP2006202966A (ja) | 半導体集積回路の回路シミュレーション方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |