JP3340535B2 - 半導体特性測定システム - Google Patents

半導体特性測定システム

Info

Publication number
JP3340535B2
JP3340535B2 JP28571793A JP28571793A JP3340535B2 JP 3340535 B2 JP3340535 B2 JP 3340535B2 JP 28571793 A JP28571793 A JP 28571793A JP 28571793 A JP28571793 A JP 28571793A JP 3340535 B2 JP3340535 B2 JP 3340535B2
Authority
JP
Japan
Prior art keywords
impurity concentration
characteristic
drain current
concentration profile
gate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28571793A
Other languages
English (en)
Other versions
JPH0831891A (ja
Inventor
敏宏 兵頭
英樹 上里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP28571793A priority Critical patent/JP3340535B2/ja
Publication of JPH0831891A publication Critical patent/JPH0831891A/ja
Application granted granted Critical
Publication of JP3340535B2 publication Critical patent/JP3340535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体特性測定システ
ムに係り、特に半導体素子の不純物濃度プロファイル、
基板不純物濃度を正確に求めることができる半導体特性
測定システムに関する。
【0002】
【従来の技術】この種の半導体素子は、周知のとおり、
シリコン等の半導体を母材として製造されている。この
ような半導体素子の電気的特性は、基本的に、シリコン
(Si)/酸化シリコン(SiO2)界面付近の不純物濃度が
大きく影響を与える。したがって、このSi/SiO2界面付
近の不純物濃度を測定することは重要なことである。ま
た、上記半導体素子を構成するSi基板の正確な不純物濃
度を得ることは、バックバイアス特性を表現するために
も重要である。従来、このような半導体素子の半導体内
部の不純物濃度プロファイルは、一定のエネルギーを与
えた一次イオンで当該半導体表面をスパッタして得られ
る二次イオンを基に必要な濃度等の特性を得る二次イオ
ン質量分析(SIMS)法や、半導体素子の容量電圧特
性を利用して必要な濃度等を得る容量電圧(CV)法が
使用されていた。これらの測定法によって、上記半導体
素子の半導体内部の不純物濃度を測定することができ
た。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
各測定法にあっては、次の理由により、上記半導体素子
のSi/SiO2界面付近の不純物プロファイルを得ることが
できなかった。 (1)SIMS法による測定の場合には、スパッタリン
グやマトリックス効果によってSi/SiO2界面付近の測定
プロファイルの誤差が大きくなってしまうこと。 (2)CV法による測定の場合には、デバイス長以内の
不純物の情報が得られないこと。一方、上記半導体素子
の場合には、Si基板に実際に分布する不純物濃度は均一
に分布していないことから、均一な不純物濃度を得るこ
とが困難であった。そこで、本発明の第1の目的は、Si
/SiO2界面付近の不純物濃度プロファイルを正確に求め
ることができる半導体特性測定システムを提供すること
にある。また、本発明の第2の目的は、Si基板の均一な
不純物濃度を求めることができる半導体特性測定システ
ムを提供することにある。さらに、本発明の第3の目的
は、蓄積された半導体素子の不純物濃度及び電気的特性
の相関データと測定された電気的特性とからチャネル領
域の不純物濃度プロファイルを得ることができる半導体
特性測定システムを提供することにある。
【0004】
【課題を解決するための手段】請求項1記載の発明に係
る半導体特性測定システムは、半導体素子のチャネル領
域の不純物濃度プロファイルを測定する不純物濃度測定
装置と、前記半導体素子に与えるバックバイアスを変え
て前記半導体素子のゲート電圧−ドレイン電流特性(ゲ
ート電圧に対するドレイン電流の関係を示す特性)を測
定する電気的特性測定装置と、プロセスのデータから
ース領域及びドレイン領域の不純物濃度プロファイルを
得るプロセスシミュレータと、前記不純物濃度測定装置
からの実測のチャネル領域の不純物濃度プロファイルと
プロセスシミュレータで得たソース領域及びドレイン領
域の不純物濃度プロファイルとを合わせたデバイスシミ
ュレーション用の不純物濃度データを作成し、このデー
タを基にデバイスシミュレーションを実行するとともに
バックバイアスを変えてゲート電圧−ドレイン電流特性
を得るデバイスシミュレータと、前記電気的特性測定装
置からの実測値とデバイスシミュレーションによるゲー
ト電圧−ドレイン電流特性とを比較しながら半導体素子
のゲート酸化膜境界付近の不純物濃度プロファイルを、
実測値とシミュレーション値との誤差が最小になるよう
に変更する判定手段とを具備させて前記第1の目的を達
成する。
【0005】請求項2記載の発明に係る半導体特性測定
システムは、予め得られた半導体素子のゲート酸化膜境
界面付近の不純物濃度プロファイルを基にバックバイア
スがかかってない状態のチャネル領域の空乏層内部の平
均的な不純物濃度を求め、この値を基板不純物濃度とし
てデバイスシミュレーション用の不純物データを作成す
る手段と、前記手段からの不純物データを基にバックバ
イアスを変えてゲート電圧−ドレイン電流特性をシミュ
レーションするデバイスシミュレータと、実測値とシミ
ュレーションによるゲート電圧−ドレイン電流特性を比
較しながら、基板不純物濃度の値を、実測とシミュレー
ション値との誤差が最小になるように変更する比較手段
とを具備させて前記第2の目的を達成する。
【0006】請求項3記載の発明に係る半導体特性測定
システムは、ゲート電圧−ドレイン電流特性を測定しこ
れを与える特性入力手段と、予め蓄えられた、ゲート電
圧−ドレイン電流特性と不純物濃度プロファイルとの相
関データを記憶する記憶手段と、前記入力手段からゲー
ト電圧−ドレイン電流特性が入力されたときに、前記記
憶手段のデータを検索し、その入力特性に最も相関のあ
る不純物濃度プロファイルを選択する選択手段と、前記
選択された不純物濃度プロファイルを基にゲート電圧−
ドレイン電流特性をデバイスシミュレーションする計算
手段と、測定したゲート電圧−ドレイン電流特性とシミ
ュレーションしたゲート電圧−ドレイン電流特性の誤差
が最小となるように不純物濃度プロファイルの変更を行
なう変更手段とを備え、その変更された不純物濃度プロ
ファイルを出力できるようにしたことにより前記第3の
目的を達成する。
【0007】
【作用】請求項1記載の発明では、上述のように構成
し、実際に測定した半導体素子のチャネル領域の不純物
濃度プロファイルをデバイスシミュレータに与え、デバ
イスシミュレータからのゲート電圧−ドレイン電流特性
と実測のゲート電圧−ドレイン電流特性とを比較しなが
ら、シリコン/酸化シリコン(ゲート酸化膜)界面付近
の不純物濃度プロファイルを変更していき、最終的にシ
ミュレーション値と実測値とが一致したときに求める不
純物濃度プロファイルが得られたとするものである。し
たがって、当該界面付近の不純物濃度プロファイルを正
確に求めることができる
【0008】請求項2記載の発明では、上記構成とし、
請求項1の半導体特性測定システムで得た正確な不純物
濃度プロファイルを基にバックバイアスがかかっていな
い状態の空乏層内部の平均的な不純物濃度を求め、これ
を初期値にして実測したゲート電圧−ドレイン電流特性
とシミュレーションしたゲート電圧−ドレイン電流特性
を比較しながら、バックバイアス依存のみを最も正確に
シミュレーションして平均不純物濃度プロファイルを求
めている。
【0009】請求項3記載の発明では、請求項1、2記
載の発明で蓄積されるゲート電圧−ドレイン電流特性と
不純物濃度プロファイルとの相関を記憶手段に記憶させ
ておき、ゲート電圧−ドレイン電流特性から不純物濃度
プロファイルを推定するようにしている。
【0010】
【実施例】以下、本発明について図示の実施例を参照し
て説明する。図1〜図9は、本発明に係る半導体特性測
定システムの第1の実施例を説明するためのものであ
る。まず、半導体特性測定システムのハード構成につい
て図1に示すブロック図を参照しながら説明をする。
【0011】図1においてMOSトランジスタ1は、半
導体特性測定システム2によって必要な特性が測定され
るようになっている。ここで、半導体特性測定システム
2は、主に、前記トランジスタ1の不純物濃度を測定す
る不純物濃度測定装置21と、前記トランジスタ1の電
気的特性(ゲート電圧Vg−ドレイン電流Id特性)を測定
する電気的特性測定装置22と、前記不純物濃度測定装
置21及び電気的特性測定装置22からのデータを基に
Si/SiO2界面付近の不純物濃度プロファイルを決定する
処理装置23とからなる。
【0012】上記不純物濃度測定装置21は、例えば
IMS法あるいはCV法等を用いて前記トランジスタ1
のチャネル領域の不純物プロファイルを測定できる装置
であり、その測定データを処理装置23に供給できるよ
うにしてある。上記電気的特性測定装置22は、前記ト
ランジスタ1を接続し、ゲート電圧Vgに対するドレイン
電流Idを得る装置であり、その測定データを処理装置2
3に供給できるようにしてある。前記処理装置23は、
電子計算機システムで構成すればよく、所定のプログラ
ムが実行されることにより、プロセスシミュレータ23
1、デバイスシミュレータ232、及び判定手段233
が実現される。ここで、前記プロセスシミュレータ23
1は、集積回路の製造工程を計算機上で模擬的に行な
い、実際に半導体素子を試作することなく、半導体素子
等のデバイスの加工形状やデバイス内部の不純物分布を
予測する装置である。また、前記デバイスシミュレータ
232は、測定あるいはプロセスシミュレータ231で
得たデバイス内部の不純物分布データを基に当該デバイ
スの電気的特性を予測できる装置である。さらに、前記
判定手段233は、実測値とシミュレーション結果値と
が一致するか否かの判定をし、かつその判定結果から必
要な指令を出すとともにその他必要な指令を出す装置で
ある。
【0013】図2は、同実施例で測定するMOSトラン
ジスタの基本的構成を示す模式図である。この図2を用
いてMOSトランジスタの構造を簡単に説明しておく。
MOSトランジスタ1は、ショートチャネル効果が無視
できるほど長いゲート11をもつ半導体素子である。こ
のMOSトランジスタ1は、Si基板12の上にSiO2から
なるゲート酸化膜13を形成し、その上にゲート11が
形成されている。また、前記Si基板12において、ゲー
ト11の両側にソース部14、ドレイン部15が形成さ
れている。
【0014】このような実施例の処理動作について説明
する。図3は、本実施例の処理動作を説明するためのフ
ローチャートである。まず、上記MOSトランジスタ1
を不純物濃度測定装置21にセットし、MOSトランジ
スタ1のチャネル領域CEにおける深さ方向(図2中矢
印A方向)の不純物濃度プロファイルを、SIMS法あ
るいはCV法等を用いて測定する(ステップ101)。
これにより、図4に示す不純物濃度プロファイル特性が
得られる。なお、図4では、横軸にSi基板12のSi/Si
O2界面からの深さが、縦軸に不純物濃度がそれぞれとら
れている。
【0015】次に、上記MOSトランジスタ1を電気的
特性測定装置22に接続し、バックバイアスVBSを変
化させて該トランジスタ1のVg−Id特性を測定する(ス
テップ102)。これにより、電気的特性測定装置22
からは、図8に示すような電気的特性を得ることができ
る。なお、図8では、横軸にVgsが、縦軸にIdsがそれぞ
れとられており、またバックバイアスVBSが0,−
2,−4〔V〕のときの特性が実線で示されている。さ
らに、前記MOSトランジスタ1の製造工程のデータを
処理装置23に入力し、かつプロセスシミュレータ23
1によって前記MOSトランジスタ1のソース領域及び
ドレイン領域SDEの不純物濃度プロファイルを求め
る。これにより、図5に示すようなソース領域及びドレ
イン領域SDEの不純物濃度プロファイルのシミュレー
ション値を得ることができる。なお、図5において、横
軸には深さが、縦軸には不純物濃度がとられている。
【0016】このようにして得られた図5の不純物濃度
プロファイル(シミュレーション値)と、上記ステップ
101で得た実測の不純物濃度プロファイル(図6の示
す特性図)とを合わせて、図7に示すようなデバイスシ
ミュレーション用の不純物濃度データ500を作成する
(ステップ103)。なお、不純物濃度データ500
は、ゲート511、Si基板512、ゲート酸化膜51
3、ソース部514、ドレイン部515があるデバイス
の構造図にチャネル領域CEの不純物濃度プロファイル
と、ソース領域及びドレイン領域SDEの不純物濃度プ
ロファイルが示された型式となる。
【0017】このようにして得られた不純物濃度データ
500は、デバイスシミュレータ232に与えられる。
デバイスシミュレータ232では、前記不純物濃度デー
タ500を基にVg−Id特性をシミュレーションする(ス
テップ104)。なお、前記デバイスシミュレータ23
2によるシミュレーションでは、前記MOSトランジス
タ1のSi/SiO2界面付近だけでなく、Si基板12の内部
の不純物濃度プロファイルも考慮するために、バックバ
イアスVBSを変えてVg−Id特性をシミュレーションする
(ステップ104)。これにより、デバイスシミュレー
タ232からは、図8に示すような特性が得られる。な
お、図8では、横軸にVgsが、縦軸にIdsがそれぞれとら
れており、またバックバイアスVBSが0,−2,−4
〔V〕のときのシミュレーション特性が点線で示されて
いる。
【0018】ついで、前記デバイスシミュレータ232
でシミュレーションした結果のVg−Id特性を基に外挿に
より求めたしきい値 th0s と、実際に電気的特性測定装
置22で測定したVg−Id特性とを基に外挿により求めた
しきい値 th0a とを判定手段233において比較を行な
う(ステップ105)。この判定手段233には、バッ
クバイアスVBS=0のときのしきい値Vth0だけでな
く、バックバイアスVBSが与えられているときのしきい
th0 も比較させる。判定手段233は、図8に示す
各Vg−Id特性を基に、実測によるしきい値Vth0aと、シ
ミュレーションによるしきい値Vth0sとが一致していな
いときには(ステップ105;NO)、チャネル領域C
Eの不純物濃度プロファイルのSi/SiO2界面付近のみの
プロファイルを(図9に示すようにSi/SiO2界面付近〜
数100オングストローム程度Si基板12の内部)、し
きい値 th0 が近づく方向に変更する(ステップ10
6)。このようにSi/SiO2界面付近のみの不純物濃度プ
ロファイルを任意に変更する理由は、SIMS法やCV
法では界面付近の不純物濃度の誤差が大きいためであ
る。
【0019】このようにしてしきい値Vth0を変更し
たところで、ステップ103に戻す。再び、前記変更後
のチャネル領域の不純物濃度プロファイルと、ソース領
域及びドレイン領域の不純物濃度プロファイル(図5参
照)とを合わせて、デバイスシミュレータ用の不純物濃
度プロファイルデータを作成し(ステップ103)、こ
のデータを基にデバイスシミュレータ232でVg−Id特
性をシミュレーションする(ステップ104)。デバイ
スシミュレータ232で得られたシミュレーションVg−
Id特性と、実測のVg−Id特性とを基にそれぞれしきい値
th0を求め、再び判定手段233で比較する(ステ
ップ105)。実測のしきい値Vth0とシミュレーシ
ョンしたしきい値Vth0とが一致したとき(ステップ
105;YES)、チャネル領域CEのSi/SiO界面
付近の不純物濃度プロファイルが決定されたことにな
る。この値を図示しないメモリに記憶させておき、処理
を終了する。
【0020】このようにしてMOSトランジスタ1のSi
/SiO2界面付近の不純物濃度プロファイルが正確に求ま
ることになる。次に、図10及び図12を参照して同第
2の実施例を説明する。ここで、図10は、第2の実施
例を説明するためのフローチャートである。図11は、
深さyと不純物濃度N(y)との関係を示す特性図であ
る。第2の実施例は、図1に示す処理装置23において
図10のフローチャートが実行されることにより実現さ
れる。
【0021】上記第1の実施例で得られた不純物濃度プ
ロファイルを用いて、デバイスシミュレータ232によ
りバックバイアスVBS=0のときのVg−Id特性をシミ
ュレーションし、このときのチャネル領域CEの最大空
乏層幅yを得る。これは、図11に示すように横軸に
深さyを、縦軸に不純物濃度N(y)をとったときに、
として得られる。そこで、N(y)を0〜yまで
定積分してQを得る。 Q=∫N(y)dy このQをyで割ることより、平均不純物濃度Nm
求める(ステップ201)。
【0022】このようにして得られた平均不純物濃度N
mを、ソース領域及びドレイン領域SDEのプロファイ
ルに合わせ、デバイスシミュレーション用の不純物濃度
を作成する(ステップ202)。このようにして得られ
たシミュレーション用の不純物濃度を用いてデバイスシ
ミュレータ232にてVg−Id特性をシミュレーションす
る(ステップ203)。このようにデバイスシミュレー
タ232でシミュレーションして得たVg−Id特性からし
きい値Vth0を求めるとともに、実測のVg−Id特性か
らしきい値Vth0を求める。これらしきい値Vth0
は、判定手段233において比較される(ステップ20
4)。
【0023】実測のしきい値Vth0とシミュレーショ
ンしたしきい値Vth0とが一致しないとき(ステップ
204;NO)、平均不純物濃度Nmの値を変更し(ス
テップ205)、ステップ202に戻る。ここで、再
び、ソース領域及びドレイン領域SDEの不純物濃度プ
ロファイルと、変更後の平均不純物濃度Nmとを合わせ
、デバイスシミュレーション用の不純物濃度データを
作成する(ステップ202)。この作成したデータをも
ってデバイスシミュレータ232によりシミュレーショ
ンを行ない(ステップ203)、Vg−Id特性を得る。
【0024】そして、再び、実測のVg−Id特性から得た
しきい値 th0 と、シミュレーション後のVg−Id特性か
ら得たたしきい値 th0 とを判定手段233で比較する
(ステップ204)。ここで、判定手段233による比
較が一致したら(ステップ204;YES)、平均不純
物濃度Nmが正確に求まることになる。そして、ここで
得られた平均不純物濃度Nmは、スパイスパラメータ中
の基板バイアス係数中の基板不純物濃度として用いる
と、バックバイアス効果に対するスパイスシミュレーシ
ョンの精度を向上させることができる。
【0025】上述したように上記第1の実施例及び第2
の実施例により、多くのMOSトランジスタ1の特性を
測定すれば、Vg−Id特性と不純物濃度プロファイルとの
相関データが多く得られることになる。そこで、第3の
実施例は、多量に得られたVg−Id特性と不純物濃度プロ
ファイルとの相関データを基に、Vg−Id特性のみから不
純物濃度プロファイルを推測できるようにしたものであ
る。この第3の実施例を図12に示す。
【0026】図12において、第3の実施例は、主に、
Vg−Id特性入力手段31と、データ記憶手段32と、最
適不純物濃度プロファイル選択手段33と、Vg−Id特性
計算手段34と、不純物濃度プロファイル変更手段35
とからなる。Vg−Id特性入力手段31は、第1の実施例
における電気的特性測定装置22に相当する。Vg−Id特
性入力手段31は、入力データを最適不純物濃度プロフ
ァイル選択手段33に与えられるようにしてある。
【0027】最適不純物濃度プロファイル選択手段33
は、入力されたデータからデータ記憶手段32を検索し
て最適データを得るようになっている。データ記憶手段
32は、上記第1、2の実施例が測定することにより得
られたVg−Id特性と不純物濃度プロファイルとの相関デ
ータを記憶している。最適不純物濃度プロファイル選択
手段33は、その出力データをVg−Id特性計算手段34
に与えるようになっている。Vg−Id特性計算手段34
は、所定の処理を行なった後に、その処理結果を不純物
濃度プロファイル変更手段35に与えるようにしてあ
る。不純物濃度プロファイル変更手段35は、処理を行
なった結果を情報出力手段36に与えられるようにして
ある。
【0028】このような第3の実施例によれば、Vg−Id
特性入力手段31からのVg−Id特性測定データは、最適
不純物濃度プロファイル選択手段33に供給される。最
適不純物濃度プロファイル選択手段33では、前記測定
データを基にデータ記憶手段32の内部のデータベース
を検索して、最適不純物濃度プロファイルを選択する。
この最適不純物濃度プロファイルがVg−Id特性計算手段
34に与えられると、Vg−Id特性計算手段34では、選
択された不純物濃度プロファイルを基にVg−Id特性をデ
バイスシミュレーションする。
【0029】このVg−Id特性計算手段34でシミュレー
ションされたデータは、不純物濃度プロファイル変更手
段35に与えられる。不純物濃度プロファイル変更手段
35は、実測のVg−Id特性とシミュレーション値のVg−
Id特性の誤差が最小になるように不純物濃度プロファイ
ルの変更を行なう。このようにして不純物濃度プロファ
イル変更手段35で得られたデータは情報出力手段36
から外部に出力される。このように第3の実施例によれ
ば、単にVg−Id特性から不純物濃度プロファイルを推測
できることになる。
【0030】
【発明の効果】以上説明したように、請求項1記載の発
明では、デバイスシミュレータによるVg−Id特性と実測
のVg−Id特性を比較しながら測定で得られたチャネル領
域の不純物濃度プロファイルのSi/SiO2界面付近の不純
物濃度プロファイルを変更することにより、Si/SiO2
面付近の正確な不純物濃度プロファイルを得ることがで
きる。請求項2記載の発明では、チャネル領域の正確な
不純物濃度プロファイルを基にデバイスシミュレーンし
たVg−Id特性と実測のVg−Id特性とを比較しながら均一
な基板不純物濃度を変更することにより、バックバイア
ス依存を精度よくシミュレーションする均一な基板不純
物濃度が得られる。請求項3記載の発明では、Vg−Id特
性と不純物濃度プロファイルとの相関データベースを利
用して、実測したVg−Id特性から不純物濃度プロファイ
ルを推測できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】同第1の実施例で実測するMOSトランジスタ
の基本的構成を示す図である。
【図3】同第1の実施例の動作を説明するためのフロー
チャートである。
【図4】同半導体素子のチャネル領域の不純物濃度プロ
ファイルを示す特性図である。
【図5】同半導体素子のソース領域及びドレイン領域
不純物濃度プロファイルを示す特性図である。
【図6】同半導体素子のチャネル領域の不純物濃度プロ
ファイルを示す特性図である。
【図7】同デバイスシミュレーション用不純物濃度デー
タの説明図である。
【図8】同デバイスシミュレーションと実測によるVg−
Id特性を示す図である。
【図9】同半導体素子のチャネル領域のSi/SiO界面
付近の不純物濃度プロファイルに関する特性図である。
【図10】同第2の実施例を説明するためのフローチャ
ートである。
【図11】同第2の実施例を説明するための特性図であ
る。
【図12】同第3の実施例を説明するためのブロック図
である。
【符号の説明】
1 MOSトランジスタ 2 半導体特性測定システム 21 不純物濃度測定装置 22 電気的特性測定装置 23 処理装置 31 Vg−Id特性入力手段 32 データ記憶手段 33 最適不純物濃度プロファイル選択手段 34 Vg−Id特性計算手段 35 不純物濃度プロファイル変更手段 231 プロセスシミュレータ 232 デバイスシミュレータ 233 判定手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−109731(JP,A) 特開 平5−198648(JP,A) 特開 平6−139320(JP,A) 特開 平6−209101(JP,A) 特開 平7−115071(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子のチャネル領域の不純物濃度
    プロファイルを測定する不純物濃度測定装置と、 前記半導体素子に与えるバックバイアスを変えて前記半
    導体素子のゲート電圧−ドレイン電流特性を測定する電
    気的特性測定装置と、 プロセスのデータからソース領域及びドレイン領域の不
    純物濃度プロファイルを得るプロセスシミュレータと、 前記不純物濃度測定装置からの実測のチャネル領域の
    純物濃度プロファイルとプロセスシミュレータで得た
    ース領域及びドレイン領域の不純物濃度プロファイルと
    合わせたデバイスシミュレーション用の不純物濃度デ
    ータを作成し、このデータを基にデバイスシミュレーシ
    ョンを実行するとともにバックバイアスを変えてゲート
    電圧−ドレイン電流特性を得るデバイスシミュレータ
    と、 前記電気的特性測定装置からのゲート電圧−ドレイン電
    流特性の実測値と前記デバイスシミュレータからのゲー
    ト電圧−ドレイン電流特性とを比較しながら半導体素子
    のゲート酸化膜境界付近の不純物濃度プロファイルを、
    実測値とシミュレーション値との誤差が最小になるよう
    に変更する判定手段とを備えたことを特徴とする半導体
    特性測定システム。
  2. 【請求項2】 予め得られた半導体素子のゲート酸化膜
    境界面付近の不純物濃度プロファイルを基にバックバイ
    アスがかかってない状態のチャネル領域の空乏層内部の
    平均的な不純物濃度を求め、この値を基板不純物濃度と
    してデバイスシミュレーション用の不純物データを作成
    する手段と、 前記手段からの不純物データを基にバックバイアスを変
    えてゲート電圧−ドレイン電流特性をシミュレーション
    するデバイスシミュレータと、 実測値とシミュレーションによるゲート電圧−ドレイン
    電流特性を比較しながら、基板不純物濃度の値を、実測
    とシミュレーション値との誤差が最小になるように変更
    する比較手段とを備えたことを特徴とする半導体特性測
    定システム。
  3. 【請求項3】 ゲート電圧−ドレイン電流特性を測定し
    これを与える特性入力手段と、 予め蓄えられた、ゲート電圧−ドレイン電流特性と不純
    物濃度プロファイルとの相関データを記憶する記憶手段
    と、 前記入力手段からゲート電圧−ドレイン電流特性が入力
    されたときに、前記記憶手段のデータを検索し、その入
    力特性に最も相関のある不純物濃度プロファイルを選択
    する選択手段と、 前記選択された不純物濃度プロファイルを基にゲート電
    圧−ドレイン電流特性をデバイスシミュレーションする
    計算手段と、 測定したゲート電圧−ドレイン電流特性とシミュレーシ
    ョンしたゲート電圧−ドレイン電流特性の誤差が最小と
    なるように不純物濃度プロファイルの変更を行なう変更
    手段とを備え、その変更された不純物濃度プロファイル
    を出力できるようにしたことを特徴とする半導体特性測
    定システム。
JP28571793A 1993-10-20 1993-10-20 半導体特性測定システム Expired - Fee Related JP3340535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28571793A JP3340535B2 (ja) 1993-10-20 1993-10-20 半導体特性測定システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28571793A JP3340535B2 (ja) 1993-10-20 1993-10-20 半導体特性測定システム

Publications (2)

Publication Number Publication Date
JPH0831891A JPH0831891A (ja) 1996-02-02
JP3340535B2 true JP3340535B2 (ja) 2002-11-05

Family

ID=17695120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28571793A Expired - Fee Related JP3340535B2 (ja) 1993-10-20 1993-10-20 半導体特性測定システム

Country Status (1)

Country Link
JP (1) JP3340535B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709899B2 (en) 2004-03-31 2010-05-04 Ricoh Company, Ltd. Semiconductor apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109490744A (zh) * 2018-12-14 2019-03-19 北京航空航天大学 一种pn结器件杂质浓度/浓度梯度自动测量系统及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709899B2 (en) 2004-03-31 2010-05-04 Ricoh Company, Ltd. Semiconductor apparatus

Also Published As

Publication number Publication date
JPH0831891A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
US7567891B1 (en) Hot-carrier device degradation modeling and extraction methodologies
CN101114314A (zh) 仿真设备和仿真方法以及半导体器件制造方法
JP2736501B2 (ja) Mos型トランジスタのホットキャリア劣化のシミュレーション方法
JP3269459B2 (ja) Misfetのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
KR100413214B1 (ko) Fet 등가 회로 모델 파라미터를 유니크하게 결정하기위한 방법
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
US6327555B1 (en) Semiconductor simulation method
JP3340535B2 (ja) 半導体特性測定システム
US8271254B2 (en) Simulation model of BT instability of transistor
US20050203719A1 (en) Method for simulating reliability of semiconductor device
JP2000114521A (ja) プロファイル抽出方法及びプロファイル抽出装置
Benson et al. A physically based relation between extracted threshold voltage and surface potential flat band voltage for MOSFET compact modeling
KR100316314B1 (ko) 비정질화영역 결정방법 및 장치
US6530064B1 (en) Method and apparatus for predicting an operational lifetime of a transistor
Lui et al. Method for the determination of bulk and interface density of states in thin-film transistors
JPH0855145A (ja) 半導体プロセスシミュレーション方法及びそのための装置
US7623995B2 (en) Method of extracting a semiconductor device compact model
JP3431610B2 (ja) 半導体素子の特性シミュレーション方法及び特性シミュレーション装置
JPH1041365A (ja) 高精度不純物濃度プロファイル測定方法および測定システム
JP2005340340A (ja) 半導体シミュレーション装置および半導体シミュレーション方法
US20090235211A1 (en) Method of predicting substrate current in high voltage device
JPH09306967A (ja) 半導体シミュレーション装置および半導体シミュレーション方法
JP2006140284A (ja) 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ
JP2003110106A (ja) 部分空乏型soiトランジスタspiceパラメータ抽出方法
JP3653813B2 (ja) シミュレーション方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees