JPH09306967A - 半導体シミュレーション装置および半導体シミュレーション方法 - Google Patents
半導体シミュレーション装置および半導体シミュレーション方法Info
- Publication number
- JPH09306967A JPH09306967A JP8121185A JP12118596A JPH09306967A JP H09306967 A JPH09306967 A JP H09306967A JP 8121185 A JP8121185 A JP 8121185A JP 12118596 A JP12118596 A JP 12118596A JP H09306967 A JPH09306967 A JP H09306967A
- Authority
- JP
- Japan
- Prior art keywords
- value
- simulation
- concentration distribution
- lateral
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 横方向濃度分布を知得して例えば電界効果ト
ランジスタのソース／ドレイン濃度分布を導出できる半
導体シミュレーション装置を提供する。 【解決手段】 プロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するプロセスシミ
ュレーション実行部５と、前記デバイス構造データに基
づいてＩ−Ｖ値等のデバイス特性データを算出するデバ
イスシミュレーション実行部６と、前記算出されたＩ−
Ｖ値が実測されたＩ−Ｖ値に適合するように前記実行部
６の合わせ込みを行う精度向上部７と、前記実行部６か
ら出力されるデバイス特性データ及びネットリストを用
いてリングオシレータの伝搬遅延時間を算出する回路シ
ミュレーション実行部８と、前記算出された伝搬遅延時
間が実測された伝搬遅延時間に適合するように不純物領
域の横方向濃度分布を変更させるｔｐｄ実測値比較部９
及び横方向不純物濃度変更部１０とを備えた。
ランジスタのソース／ドレイン濃度分布を導出できる半
導体シミュレーション装置を提供する。 【解決手段】 プロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するプロセスシミ
ュレーション実行部５と、前記デバイス構造データに基
づいてＩ−Ｖ値等のデバイス特性データを算出するデバ
イスシミュレーション実行部６と、前記算出されたＩ−
Ｖ値が実測されたＩ−Ｖ値に適合するように前記実行部
６の合わせ込みを行う精度向上部７と、前記実行部６か
ら出力されるデバイス特性データ及びネットリストを用
いてリングオシレータの伝搬遅延時間を算出する回路シ
ミュレーション実行部８と、前記算出された伝搬遅延時
間が実測された伝搬遅延時間に適合するように不純物領
域の横方向濃度分布を変更させるｔｐｄ実測値比較部９
及び横方向不純物濃度変更部１０とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体シミュレー
ション装置に関し、例えば電界効果トランジスタ（ＦＥ
Ｔ）のソース／ドレイン濃度分布を導出する機能を備え
た半導体シミュレーション装置および半導体シミュレー
ション方法に関する。
ション装置に関し、例えば電界効果トランジスタ（ＦＥ
Ｔ）のソース／ドレイン濃度分布を導出する機能を備え
た半導体シミュレーション装置および半導体シミュレー
ション方法に関する。
【０００２】
【従来の技術】不純物領域の濃度分布は、素子の電気特
性を決定する重要なパラメータである。この不純物の濃
度分布を知る方法として、実際に半導体基板に不純物を
注入し拡散の具合を実測する方法と、イオン注入条件等
から計算によって拡散の具合を算出するプロセスシミュ
レーションを行う方法とがある。
性を決定する重要なパラメータである。この不純物の濃
度分布を知る方法として、実際に半導体基板に不純物を
注入し拡散の具合を実測する方法と、イオン注入条件等
から計算によって拡散の具合を算出するプロセスシミュ
レーションを行う方法とがある。
【０００３】前記実測による方法として、特開平２−７
８２２０号公報には、半導体基板の拡散層およびその周
辺を含む部分に角度研磨を施し、角度研磨面の広がり抵
抗を所定の目盛りに基づいて測定することにより拡散マ
スクの拡散窓端縁から横方向に拡散した横方向拡散部分
の広がりを知る方法が開示されている。また、特開平２
−４７８４７号公報には、不純物イオン注入領域を区画
する直線に対して或る角度を持って傾斜させた直線に沿
って不純物濃度を測定し、この不純物濃度の測定結果と
傾斜角度とから不純イオンの横方向の拡散距離を求める
方法が開示されている。また、「Ｔｗｏ−ｄｉｍｅｎｓ
ｉｏｎａｌ Ｐｒｏｆｉｌｉｎｇ ｏｆｄｏｐｅｄ ｌ
ａｙｅｒｓ ｂｙ ＳＲ ａｎｄ ＡＦＭ…」ＥＳＳＤ
ＥＲＣ，’９３，には、不純物濃度分布の導出において
広がり抵抗測定（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａ
ｎｃｅ ｐｒｏｆｉｌｉｎｇ（ＳＲ））で横方向５０ｎ
ｍの解像度が得られること、Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｙ（ＡＦＭ）で１０ｎｍ以下の解
像度が得られることが示されている。
８２２０号公報には、半導体基板の拡散層およびその周
辺を含む部分に角度研磨を施し、角度研磨面の広がり抵
抗を所定の目盛りに基づいて測定することにより拡散マ
スクの拡散窓端縁から横方向に拡散した横方向拡散部分
の広がりを知る方法が開示されている。また、特開平２
−４７８４７号公報には、不純物イオン注入領域を区画
する直線に対して或る角度を持って傾斜させた直線に沿
って不純物濃度を測定し、この不純物濃度の測定結果と
傾斜角度とから不純イオンの横方向の拡散距離を求める
方法が開示されている。また、「Ｔｗｏ−ｄｉｍｅｎｓ
ｉｏｎａｌ Ｐｒｏｆｉｌｉｎｇ ｏｆｄｏｐｅｄ ｌ
ａｙｅｒｓ ｂｙ ＳＲ ａｎｄ ＡＦＭ…」ＥＳＳＤ
ＥＲＣ，’９３，には、不純物濃度分布の導出において
広がり抵抗測定（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａ
ｎｃｅ ｐｒｏｆｉｌｉｎｇ（ＳＲ））で横方向５０ｎ
ｍの解像度が得られること、Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｙ（ＡＦＭ）で１０ｎｍ以下の解
像度が得られることが示されている。
【０００４】一方、前記シミュレーションによる方法と
して、特開平６−１７７１５１号公報には、プロセスシ
ミュレーションにおいて複数の素子を構築し、デバイス
シミュレーションによって電気特性を求める場合に個々
の素子について別々に計算を行う必要を解消した技術が
開示されている。また、「ロジックＬＳＩ技術の革新」
（サイエンスフォーラム，１９９５，Ｐ．３５４〜）に
は、プロセス・デバイス・回路シミュレーションを用
い、プロセスから回路特性までを計算する技術が開示さ
れている。
して、特開平６−１７７１５１号公報には、プロセスシ
ミュレーションにおいて複数の素子を構築し、デバイス
シミュレーションによって電気特性を求める場合に個々
の素子について別々に計算を行う必要を解消した技術が
開示されている。また、「ロジックＬＳＩ技術の革新」
（サイエンスフォーラム，１９９５，Ｐ．３５４〜）に
は、プロセス・デバイス・回路シミュレーションを用
い、プロセスから回路特性までを計算する技術が開示さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
２−７８２２０号公報の技術や特開平２−４７８４７号
公報の技術では実際にトランジスタ（Ｔｒ）を形成して
いないため、ソース／ドレイン濃度分布を知ることには
使えない。更に、広がり抵抗測定（ＳＲ）における測定
誤差も問題となる。また、前記ＡＦＭでは、ソース／ド
レイン濃度分布を詳細に知ることはできない。そして、
前記ＳＲやＡＦＭでは、ジャンクション形状がどのよう
になっているかを知ることができても、実際にエッチン
グされていったときの濃度分布を知ることは難しい。更
に、これらの実測法では、デバイスを破壊しなければな
らいという欠点がある。
２−７８２２０号公報の技術や特開平２−４７８４７号
公報の技術では実際にトランジスタ（Ｔｒ）を形成して
いないため、ソース／ドレイン濃度分布を知ることには
使えない。更に、広がり抵抗測定（ＳＲ）における測定
誤差も問題となる。また、前記ＡＦＭでは、ソース／ド
レイン濃度分布を詳細に知ることはできない。そして、
前記ＳＲやＡＦＭでは、ジャンクション形状がどのよう
になっているかを知ることができても、実際にエッチン
グされていったときの濃度分布を知ることは難しい。更
に、これらの実測法では、デバイスを破壊しなければな
らいという欠点がある。
【０００６】一方、前記シミュレーションによる方法で
は、デバイスを破壊する必要が無いという利点があり、
また、デバイスの各部の深さ方向の濃度分布について
は、ＳＩＭＳ（Ｓｅｃｏｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｍｔｒｙ）による実測結果を考慮し
てプロセスシミュレーションを行うことができるが、ゲ
ート酸化膜下へ二次元的に回り込むような不純物領域の
濃度の分布（横方向濃度分布）は、前述の実測法におい
て説明したように、精度良く実測することはできないの
で、実測した横方向濃度分布をプロセスシミュレーショ
ンに反映させることはできない。また、特開平６−１７
７１５１号公報の技術においても、プロセスシミュレー
ションで横方向濃度分布誤差を考慮するようにはなって
いない。
は、デバイスを破壊する必要が無いという利点があり、
また、デバイスの各部の深さ方向の濃度分布について
は、ＳＩＭＳ（Ｓｅｃｏｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｍｔｒｙ）による実測結果を考慮し
てプロセスシミュレーションを行うことができるが、ゲ
ート酸化膜下へ二次元的に回り込むような不純物領域の
濃度の分布（横方向濃度分布）は、前述の実測法におい
て説明したように、精度良く実測することはできないの
で、実測した横方向濃度分布をプロセスシミュレーショ
ンに反映させることはできない。また、特開平６−１７
７１５１号公報の技術においても、プロセスシミュレー
ションで横方向濃度分布誤差を考慮するようにはなって
いない。
【０００７】なお、電界効果型トランジスタの実効チャ
ネル長（Ｌｅｆｆ）を電気的に求める方法として、チャ
ネルの抵抗を測定する方法とキャパシタンスを測定する
方法が知られているが、かかる方法では、求めた実効チ
ャネル長から接合のプロファイルを導出することはでき
ない。
ネル長（Ｌｅｆｆ）を電気的に求める方法として、チャ
ネルの抵抗を測定する方法とキャパシタンスを測定する
方法が知られているが、かかる方法では、求めた実効チ
ャネル長から接合のプロファイルを導出することはでき
ない。
【０００８】この発明は、上記の事情に鑑み、例えば、
リングオシレータの伝搬遅延時間（Ｔｐｄ）によって横
方向濃度分布を導出し、素子の不純物濃度分布を高精度
で導出する半導体シミュレーション装置を提供すること
を目的とする。
リングオシレータの伝搬遅延時間（Ｔｐｄ）によって横
方向濃度分布を導出し、素子の不純物濃度分布を高精度
で導出する半導体シミュレーション装置を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体シミュレ
ーション装置は、上記の課題を解決するために、プロセ
ス条件に基づいて不純物領域の濃度分布等のデバイス構
造データを生成するプロセスシミュレーション実行部
と、前記デバイス構造データに基づいてＩ−Ｖ値等のデ
バイス特性データを算出するデバイスシミュレーション
実行部と、前記算出されたＩ−Ｖ値が実測されたＩ−Ｖ
値に適合するように前記デバイスシミュレーション実行
部の合わせ込みを行う精度向上部と、前記デバイスシミ
ュレーション実行部から出力されるデバイス特性データ
及びネットリスト出力部からのネットリストを用いてリ
ングオシレータの伝搬遅延時間を算出する回路シミュレ
ーション実行部と、前記算出された伝搬遅延時間が実測
された伝搬遅延時間に適合するように不純物領域の横方
向濃度分布を変更させるためのデータを生成し不純物領
域の横方向濃度分布を変更させる横方向不純物濃度変更
部とを備えたことを特徴とする。
ーション装置は、上記の課題を解決するために、プロセ
ス条件に基づいて不純物領域の濃度分布等のデバイス構
造データを生成するプロセスシミュレーション実行部
と、前記デバイス構造データに基づいてＩ−Ｖ値等のデ
バイス特性データを算出するデバイスシミュレーション
実行部と、前記算出されたＩ−Ｖ値が実測されたＩ−Ｖ
値に適合するように前記デバイスシミュレーション実行
部の合わせ込みを行う精度向上部と、前記デバイスシミ
ュレーション実行部から出力されるデバイス特性データ
及びネットリスト出力部からのネットリストを用いてリ
ングオシレータの伝搬遅延時間を算出する回路シミュレ
ーション実行部と、前記算出された伝搬遅延時間が実測
された伝搬遅延時間に適合するように不純物領域の横方
向濃度分布を変更させるためのデータを生成し不純物領
域の横方向濃度分布を変更させる横方向不純物濃度変更
部とを備えたことを特徴とする。
【００１０】これによれば、算出された伝搬遅延時間と
実測された伝搬遅延時間との比較によって不純物領域の
横方向濃度分布を導出するので、非破壊で物理モデルに
基づいた精度の高いプロファイルを得ることができる。
実測された伝搬遅延時間との比較によって不純物領域の
横方向濃度分布を導出するので、非破壊で物理モデルに
基づいた精度の高いプロファイルを得ることができる。
【００１１】また、本発明の半導体シミュレーション装
置は、プロセス条件に基づいて不純物領域の濃度分布等
のデバイス構造データを生成するプロセスシミュレーシ
ョン実行部と、前記デバイス構造データに基づいてＩ−
Ｖ値およびＣ−Ｖ値等のデバイス特性データを算出する
デバイスシミュレーション実行部と、前記算出されたＩ
−Ｖ値が実測されたＩ−Ｖ値に適合するように前記デバ
イスシミュレーション実行部の合わせ込みを行う精度向
上部と、前記デバイスシミュレーション実行部から出力
されるデバイス特性データ及びネットリスト出力部から
のネットリストを用いて回路シミュレーションを行う回
路シミュレーション実行部と、前記算出されたＣ−Ｖ値
がスパイスパラメータに基づくＳＰＩＣＥの回路シミュ
レーションで得られるＣ−Ｖ値に適合するように不純物
領域の横方向濃度分布を変更させるためのデータを生成
し不純物領域の横方向濃度分布を変更させる横方向不純
物濃度変更部とを備えたことを特徴とする。
置は、プロセス条件に基づいて不純物領域の濃度分布等
のデバイス構造データを生成するプロセスシミュレーシ
ョン実行部と、前記デバイス構造データに基づいてＩ−
Ｖ値およびＣ−Ｖ値等のデバイス特性データを算出する
デバイスシミュレーション実行部と、前記算出されたＩ
−Ｖ値が実測されたＩ−Ｖ値に適合するように前記デバ
イスシミュレーション実行部の合わせ込みを行う精度向
上部と、前記デバイスシミュレーション実行部から出力
されるデバイス特性データ及びネットリスト出力部から
のネットリストを用いて回路シミュレーションを行う回
路シミュレーション実行部と、前記算出されたＣ−Ｖ値
がスパイスパラメータに基づくＳＰＩＣＥの回路シミュ
レーションで得られるＣ−Ｖ値に適合するように不純物
領域の横方向濃度分布を変更させるためのデータを生成
し不純物領域の横方向濃度分布を変更させる横方向不純
物濃度変更部とを備えたことを特徴とする。
【００１２】これによれば、算出された伝搬遅延時間を
用いずに例えばｎＭＯＳとｐＭＯＳを独立に横方向不純
物濃度の変更が行えることになる。
用いずに例えばｎＭＯＳとｐＭＯＳを独立に横方向不純
物濃度の変更が行えることになる。
【００１３】また、本発明の半導体シミュレーション装
置は、プロセス条件に基づいて不純物領域の濃度分布等
のデバイス構造データを生成するプロセスシミュレーシ
ョン実行部と、前記デバイス構造データに基づいてＩ−
Ｖ値およびＣ−Ｖ値等のデバイス特性データを算出する
デバイスシミュレーション実行部と、前記算出されたＩ
−Ｖ値が実測されたＩ−Ｖ値に適合するように前記デバ
イスシミュレーション実行部の合わせ込みを行う精度向
上部と、前記デバイスシミュレーション実行部から出力
されるデバイス特性データ及びネットリスト出力部から
のネットリストを用いてリングオシレータの伝搬遅延時
間を算出する回路シミュレーション実行部と、前記算出
された伝搬遅延時間と実測された伝搬遅延時間との間に
許容範囲を越える誤差がある場合に、前記算出されたＣ
−Ｖ値とスパイスパラメータに基づくＳＰＩＣＥの回路
シミュレーションで得られるＣ−Ｖ値とに基づいて前記
デバイス構造データとしてのｐＭＯＳとｎＭＯＳのいず
れに前記誤差があるのかを判断し、誤差があるＭＯＳに
対して前記算出された伝搬遅延時間が実測された伝搬遅
延時間に適合するように不純物領域の横方向濃度分布を
変更させるためのデータを生成し不純物領域の横方向濃
度分布を変更させる横方向不純物濃度変更部とを備えた
ことを特徴とする。
置は、プロセス条件に基づいて不純物領域の濃度分布等
のデバイス構造データを生成するプロセスシミュレーシ
ョン実行部と、前記デバイス構造データに基づいてＩ−
Ｖ値およびＣ−Ｖ値等のデバイス特性データを算出する
デバイスシミュレーション実行部と、前記算出されたＩ
−Ｖ値が実測されたＩ−Ｖ値に適合するように前記デバ
イスシミュレーション実行部の合わせ込みを行う精度向
上部と、前記デバイスシミュレーション実行部から出力
されるデバイス特性データ及びネットリスト出力部から
のネットリストを用いてリングオシレータの伝搬遅延時
間を算出する回路シミュレーション実行部と、前記算出
された伝搬遅延時間と実測された伝搬遅延時間との間に
許容範囲を越える誤差がある場合に、前記算出されたＣ
−Ｖ値とスパイスパラメータに基づくＳＰＩＣＥの回路
シミュレーションで得られるＣ−Ｖ値とに基づいて前記
デバイス構造データとしてのｐＭＯＳとｎＭＯＳのいず
れに前記誤差があるのかを判断し、誤差があるＭＯＳに
対して前記算出された伝搬遅延時間が実測された伝搬遅
延時間に適合するように不純物領域の横方向濃度分布を
変更させるためのデータを生成し不純物領域の横方向濃
度分布を変更させる横方向不純物濃度変更部とを備えた
ことを特徴とする。
【００１４】かかる構成においては、ＳＰＩＣＥの回路
シミュレーションで得られるＣ−Ｖ値を基準としたソー
ス／ドレイン領域の濃度分布の変更が必ずしも最良の結
果をもたらすとは限らない点に鑑み、ＳＰＩＣＥの回路
シミュレーションで得られるＣ−Ｖ値については、誤差
が例えばｎＭＯＳとｐＭＯＳのどちらにあるのかを判断
するために利用し、不純物領域の横方向濃度分布の変更
には、算出された伝搬遅延時間を用いることとし、より
正確なシミュレーションが可能となる。
シミュレーションで得られるＣ−Ｖ値を基準としたソー
ス／ドレイン領域の濃度分布の変更が必ずしも最良の結
果をもたらすとは限らない点に鑑み、ＳＰＩＣＥの回路
シミュレーションで得られるＣ−Ｖ値については、誤差
が例えばｎＭＯＳとｐＭＯＳのどちらにあるのかを判断
するために利用し、不純物領域の横方向濃度分布の変更
には、算出された伝搬遅延時間を用いることとし、より
正確なシミュレーションが可能となる。
【００１５】また、前記横方向不純物濃度変更部は、不
純物領域の横方向濃度分布を変更させるためのデータと
して、不純物領域の濃度分布を横方向にシフトさせるこ
とに相当するデータを生成してこれを前記デバイスシミ
ュレーション実行部に与え、このデバイスシミュレーシ
ョン実行部は、既に得られているデバイス構造データに
対してその不純物領域の濃度分布をそのまま横方向にシ
フトさせるようになっていてもよい。
純物領域の横方向濃度分布を変更させるためのデータと
して、不純物領域の濃度分布を横方向にシフトさせるこ
とに相当するデータを生成してこれを前記デバイスシミ
ュレーション実行部に与え、このデバイスシミュレーシ
ョン実行部は、既に得られているデバイス構造データに
対してその不純物領域の濃度分布をそのまま横方向にシ
フトさせるようになっていてもよい。
【００１６】これによれば、既に得られているデバイス
構造データの不純物領域の横方向への座標値変更を行う
だけでよいので、再度のプロセスシミュレーションの実
行は不要である。従って簡便に短時間で不純物領域の横
方向濃度分布を導出することとができる。
構造データの不純物領域の横方向への座標値変更を行う
だけでよいので、再度のプロセスシミュレーションの実
行は不要である。従って簡便に短時間で不純物領域の横
方向濃度分布を導出することとができる。
【００１７】また、前記横方向不純物濃度変更部は、不
純物領域の横方向濃度分布を変更させるためのデータと
して、横方向の拡散係数に係わるパラメータを変更させ
ることに相当するデータを生成してこれを前記プロセス
シミュレーション実行部に与え、このプロセスシミュレ
ーション実行部は、変更されたパラメータに基づいて新
たにデバイス構造データを生成するようになっていても
よい。
純物領域の横方向濃度分布を変更させるためのデータと
して、横方向の拡散係数に係わるパラメータを変更させ
ることに相当するデータを生成してこれを前記プロセス
シミュレーション実行部に与え、このプロセスシミュレ
ーション実行部は、変更されたパラメータに基づいて新
たにデバイス構造データを生成するようになっていても
よい。
【００１８】これによれば、再度のプロセスシミュレー
ションの実行を行うことになるが、そのシミュレーショ
ンに係わるデバイスとは別のデバイスを評価する場合に
も、横方向の拡散係数に係わるパラメータを用いること
ができるので、より汎用性のあるシミュレーションが行
えることになる。
ションの実行を行うことになるが、そのシミュレーショ
ンに係わるデバイスとは別のデバイスを評価する場合に
も、横方向の拡散係数に係わるパラメータを用いること
ができるので、より汎用性のあるシミュレーションが行
えることになる。
【００１９】本発明の半導体シミュレーション方法は、
プロセス条件に基づいてプロセスシミュレーションを行
って不純物領域の濃度分布等のデバイス構造データを生
成する工程と、前記デバイス構造データに基づいてデバ
イスシミュレーションを行ってＩ−Ｖ値等のデバイス特
性データを算出する工程と、前記算出されたＩ−Ｖ値が
実測されたＩ−Ｖ値に適合するように前記デバイスシミ
ュレーションの合わせ込みを行う工程と、前記算出され
たデバイス特性データ及びネットリストを用いて回路シ
ミュレーションを行ってリングオシレータの伝搬遅延時
間を算出する工程と、前記算出された伝搬遅延時間が実
測された伝搬遅延時間に適合するように不純物領域の横
方向濃度分布を変更させるためのデータを生成し不純物
領域の横方向濃度分布を変更させる工程とを含むことを
特徴とする。
プロセス条件に基づいてプロセスシミュレーションを行
って不純物領域の濃度分布等のデバイス構造データを生
成する工程と、前記デバイス構造データに基づいてデバ
イスシミュレーションを行ってＩ−Ｖ値等のデバイス特
性データを算出する工程と、前記算出されたＩ−Ｖ値が
実測されたＩ−Ｖ値に適合するように前記デバイスシミ
ュレーションの合わせ込みを行う工程と、前記算出され
たデバイス特性データ及びネットリストを用いて回路シ
ミュレーションを行ってリングオシレータの伝搬遅延時
間を算出する工程と、前記算出された伝搬遅延時間が実
測された伝搬遅延時間に適合するように不純物領域の横
方向濃度分布を変更させるためのデータを生成し不純物
領域の横方向濃度分布を変更させる工程とを含むことを
特徴とする。
【００２０】また、本発明の半導体シミュレーション方
法は、プロセス条件に基づいてプロセスシミュレーショ
ンを行って不純物領域の濃度分布等のデバイス構造デー
タを生成する工程と、前記デバイス構造データに基づい
てデバイスシミュレーションを行ってＩ−Ｖ値およびＣ
−Ｖ値等のデバイス特性データを算出する工程と、前記
算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するよ
うに前記デバイスシミュレーションの合わせ込みを行う
工程と、前記算出されたデバイス特性データ及びネット
リストを用いて回路シミュレーションを行う工程と、前
記算出されたＣ−Ｖ値がスパイスパラメータに基づくＳ
ＰＩＣＥの回路シミュレーションで得られるＣ−Ｖ値に
適合するように不純物領域の横方向濃度分布を変更させ
るためのデータを生成し不純物領域の横方向濃度分布を
変更させる工程とを含むことを特徴とする。
法は、プロセス条件に基づいてプロセスシミュレーショ
ンを行って不純物領域の濃度分布等のデバイス構造デー
タを生成する工程と、前記デバイス構造データに基づい
てデバイスシミュレーションを行ってＩ−Ｖ値およびＣ
−Ｖ値等のデバイス特性データを算出する工程と、前記
算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するよ
うに前記デバイスシミュレーションの合わせ込みを行う
工程と、前記算出されたデバイス特性データ及びネット
リストを用いて回路シミュレーションを行う工程と、前
記算出されたＣ−Ｖ値がスパイスパラメータに基づくＳ
ＰＩＣＥの回路シミュレーションで得られるＣ−Ｖ値に
適合するように不純物領域の横方向濃度分布を変更させ
るためのデータを生成し不純物領域の横方向濃度分布を
変更させる工程とを含むことを特徴とする。
【００２１】また、本発明の半導体シミュレーション方
法は、プロセス条件に基づいてプロセスシミュレーショ
ンを行って不純物領域の濃度分布等のデバイス構造デー
タを生成する工程と、前記デバイス構造データに基づい
てデバイスシミュレーションを行ってＩ−Ｖ値およびＣ
−Ｖ値等のデバイス特性データを算出する工程と、前記
算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するよ
うに前記デバイスシミュレーション実行部の合わせ込み
を行う工程と、前記デバイスシミュレーション実行部か
ら出力されるデバイス特性データ及びネットリストを用
いて回路シミュレーションを行ってリングオシレータの
伝搬遅延時間を算出する工程と、前記算出された伝搬遅
延時間と実測された伝搬遅延時間との間に許容範囲を越
える誤差がある場合に、前記算出されたＣ−Ｖ値とスパ
イスパラメータに基づくＳＰＩＣＥの回路シミュレーシ
ョンで得られるＣ−Ｖ値とに基づいて前記デバイス構造
データとしてのｐＭＯＳとｎＭＯＳのいずれに前記誤差
があるのかを判断する工程と、前記誤差があるＭＯＳに
対して前記算出された伝搬遅延時間が実測された伝搬遅
延時間に適合するように不純物領域の横方向濃度分布を
変更させるためのデータを生成し不純物領域の横方向濃
度分布を変更させる工程とを含むことを特徴とする。
法は、プロセス条件に基づいてプロセスシミュレーショ
ンを行って不純物領域の濃度分布等のデバイス構造デー
タを生成する工程と、前記デバイス構造データに基づい
てデバイスシミュレーションを行ってＩ−Ｖ値およびＣ
−Ｖ値等のデバイス特性データを算出する工程と、前記
算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するよ
うに前記デバイスシミュレーション実行部の合わせ込み
を行う工程と、前記デバイスシミュレーション実行部か
ら出力されるデバイス特性データ及びネットリストを用
いて回路シミュレーションを行ってリングオシレータの
伝搬遅延時間を算出する工程と、前記算出された伝搬遅
延時間と実測された伝搬遅延時間との間に許容範囲を越
える誤差がある場合に、前記算出されたＣ−Ｖ値とスパ
イスパラメータに基づくＳＰＩＣＥの回路シミュレーシ
ョンで得られるＣ−Ｖ値とに基づいて前記デバイス構造
データとしてのｐＭＯＳとｎＭＯＳのいずれに前記誤差
があるのかを判断する工程と、前記誤差があるＭＯＳに
対して前記算出された伝搬遅延時間が実測された伝搬遅
延時間に適合するように不純物領域の横方向濃度分布を
変更させるためのデータを生成し不純物領域の横方向濃
度分布を変更させる工程とを含むことを特徴とする。
【００２２】
（実施の形態１）以下、この発明の実施の形態を図に基
づいて説明する。
づいて説明する。
【００２３】図１は、この発明の半導体シミュレーショ
ン装置の概略構成を示した機能ブロック図である。この
装置は、各種の命令やデータを外部から入力するための
入力装置１と、シミュレーションのための各種の処理を
実行するデータ処理装置２と、各種のデータを記憶する
記憶装置３と、シミュレーション結果を出力する出力装
置４とを備える。
ン装置の概略構成を示した機能ブロック図である。この
装置は、各種の命令やデータを外部から入力するための
入力装置１と、シミュレーションのための各種の処理を
実行するデータ処理装置２と、各種のデータを記憶する
記憶装置３と、シミュレーション結果を出力する出力装
置４とを備える。
【００２４】前記データ処理装置２および記憶装置３の
具体的内容について以下に説明する。データ処理装置２
のプロセスシミュレーション実行部５は、記憶装置３の
プロセス条件記憶部１１に格納されているプロセス条件
を入手し、このプロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するようになって
いる。前記プロセス条件としては、例えば、不純物の種
類、不純物のイオン打ち込み強さ、或いは基板温度など
が挙げられる。また、前記デバイス構造データに基づい
て描画されるデバイスイメージの一例を示せば、図２の
ようである。図２では、半導体基板２２上にゲート酸化
膜２１を介してゲート電極１８が形成され、ゲート電極
１８の両側部分の半導体基板２２にソース領域１９とド
レイン領域２０とが形成された電界効果型トランジスタ
のイメージを示している。また、図２に描かれている矢
印は、前記ソース／ドレイン領域１９，２０における横
方向（チャネル長方向）を表している。
具体的内容について以下に説明する。データ処理装置２
のプロセスシミュレーション実行部５は、記憶装置３の
プロセス条件記憶部１１に格納されているプロセス条件
を入手し、このプロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するようになって
いる。前記プロセス条件としては、例えば、不純物の種
類、不純物のイオン打ち込み強さ、或いは基板温度など
が挙げられる。また、前記デバイス構造データに基づい
て描画されるデバイスイメージの一例を示せば、図２の
ようである。図２では、半導体基板２２上にゲート酸化
膜２１を介してゲート電極１８が形成され、ゲート電極
１８の両側部分の半導体基板２２にソース領域１９とド
レイン領域２０とが形成された電界効果型トランジスタ
のイメージを示している。また、図２に描かれている矢
印は、前記ソース／ドレイン領域１９，２０における横
方向（チャネル長方向）を表している。
【００２５】前記プロセスシミュレーション実行部５に
て得られたデバイス構造データは、記憶装置３のデバイ
ス構造記憶部１２に格納される。そして、このデバイス
構造記憶部１２からデバイス構造データが読み出され、
このデバイス構造データはデータ処理装置２のデバイス
シミュレーション実行部６に与えられるようになってい
る。
て得られたデバイス構造データは、記憶装置３のデバイ
ス構造記憶部１２に格納される。そして、このデバイス
構造記憶部１２からデバイス構造データが読み出され、
このデバイス構造データはデータ処理装置２のデバイス
シミュレーション実行部６に与えられるようになってい
る。
【００２６】デバイスシミュレーション実行部６は、前
記のデバイス構造データと、記憶装置３のバイアス条件
記憶部１３から読み出したバイアス条件とに基づき、デ
バイス特性データを算出するようになっている。デバイ
ス特性データとしては、例えば、図３に示すようなＩ−
Ｖ特性、或いは図４に示すようなＣ−Ｖ特性（ゲートと
ソース／ドレイン間の容量）が挙げられる。また、前記
バイアス条件としては、例えば前記図３のＩ−Ｖ特性を
得るためのゲート電圧（Ｖｇ）やドレインバイアス（ｄ
ｒａｉｎ ｂｉａｓ）などが挙げられる。
記のデバイス構造データと、記憶装置３のバイアス条件
記憶部１３から読み出したバイアス条件とに基づき、デ
バイス特性データを算出するようになっている。デバイ
ス特性データとしては、例えば、図３に示すようなＩ−
Ｖ特性、或いは図４に示すようなＣ−Ｖ特性（ゲートと
ソース／ドレイン間の容量）が挙げられる。また、前記
バイアス条件としては、例えば前記図３のＩ−Ｖ特性を
得るためのゲート電圧（Ｖｇ）やドレインバイアス（ｄ
ｒａｉｎ ｂｉａｓ）などが挙げられる。
【００２７】前記デバイスシミュレーション実行部６に
て得られたデバイス特性データは、デバイスシミュレー
ション精度向上部７に入力される。このデバイスシミュ
レーション精度向上部７は、記憶装置３のＩ−Ｖ実測特
性記憶部１４からＩ−Ｖ実測値（例えば、Ｖｔｈ（ゲー
ト閾値）やＩｄｓａｔ（ドレイン飽和電流））を入手
し、前記デバイスシミュレーション実行部６にて算出さ
れたデバイス特性データであるＩ−Ｖ特性との比較を行
い、算出されたＩ−Ｖ値が前記実測されたＩ−Ｖ値に適
合するように前記デバイスシミュレーション実行部６の
合わせ込みを行うようになっている。この合わせ込みと
しては、例えば、デバイスシミュレーション実行部６に
おける移動度モデルパラメータのフィッテイング、即
ち、ｖ＝μＥ（ｖ：走行速度，Ｅ：電界の強さ，μ：移
動度）、より詳細には、即ち電子の場合、Ｊn ＝−ｑ
（μn ｎ∇ψ−Ｄn ∇ｎ）（Ｊn ：電子電流密度、ｑ：
単位電荷、μn ：電子移動度、ｎ：電子濃度、ψ：電
位、Ｄn ：電子拡散係数）におけるμの調節を行うこと
が挙げられる。
て得られたデバイス特性データは、デバイスシミュレー
ション精度向上部７に入力される。このデバイスシミュ
レーション精度向上部７は、記憶装置３のＩ−Ｖ実測特
性記憶部１４からＩ−Ｖ実測値（例えば、Ｖｔｈ（ゲー
ト閾値）やＩｄｓａｔ（ドレイン飽和電流））を入手
し、前記デバイスシミュレーション実行部６にて算出さ
れたデバイス特性データであるＩ−Ｖ特性との比較を行
い、算出されたＩ−Ｖ値が前記実測されたＩ−Ｖ値に適
合するように前記デバイスシミュレーション実行部６の
合わせ込みを行うようになっている。この合わせ込みと
しては、例えば、デバイスシミュレーション実行部６に
おける移動度モデルパラメータのフィッテイング、即
ち、ｖ＝μＥ（ｖ：走行速度，Ｅ：電界の強さ，μ：移
動度）、より詳細には、即ち電子の場合、Ｊn ＝−ｑ
（μn ｎ∇ψ−Ｄn ∇ｎ）（Ｊn ：電子電流密度、ｑ：
単位電荷、μn ：電子移動度、ｎ：電子濃度、ψ：電
位、Ｄn ：電子拡散係数）におけるμの調節を行うこと
が挙げられる。
【００２８】前記算出されたＩ−Ｖ値と前記実測された
Ｉ−Ｖ値とが適合した場合の前記算出されたＩ−Ｖ値お
よびＣ−Ｖ値は、記憶装置３のＩ−Ｖ，Ｃ−Ｖ特性記憶
部１５に格納される。そして、これらＩ−Ｖ値およびＣ
−Ｖ値は、記憶装置３のネットリスト記憶部１６に与え
られる。ネットリスト記憶部１６では、データ処理装置
２の回路シミュレーション実行部８に与えるべきデー
タ、例えば、前記Ｉ−Ｖ値、Ｃ−Ｖ値に基づく接合容量
やゲート容量、更に配線容量や抵抗に関するデータをネ
ットリスト（例えば、２ＮＡＮＤゲート）に組み込むこ
とが行われる。
Ｉ−Ｖ値とが適合した場合の前記算出されたＩ−Ｖ値お
よびＣ−Ｖ値は、記憶装置３のＩ−Ｖ，Ｃ−Ｖ特性記憶
部１５に格納される。そして、これらＩ−Ｖ値およびＣ
−Ｖ値は、記憶装置３のネットリスト記憶部１６に与え
られる。ネットリスト記憶部１６では、データ処理装置
２の回路シミュレーション実行部８に与えるべきデー
タ、例えば、前記Ｉ−Ｖ値、Ｃ−Ｖ値に基づく接合容量
やゲート容量、更に配線容量や抵抗に関するデータをネ
ットリスト（例えば、２ＮＡＮＤゲート）に組み込むこ
とが行われる。
【００２９】回路シミュレーション実行部８は、前記ネ
ットリスト部１６から与えられるデータに基づいて回路
シミュレーションを実行し、リングオシレータの伝搬遅
延時間（Ｔｐｄ）を算出し、この算出したＴｐｄ値をデ
ータ処理装置２のｔｐｄ実測値比較部９に与えるように
なっている。ｔｐｄ実測値比較部９は、記憶装置３のｔ
ｐｄ実測値記憶部１７から与えられるｔｐｄ実測値と、
前記算出したＴｐｄ値とを比較する。データ処理装置２
の横方向不純物濃度変更部１０は、前記比較結果が、予
め定められた誤差範囲内であれば特に処理は行わない
が、予め定められた誤差範囲内に納まらない場合には、
前記算出したＴｐｄがｔｐｄ実測値に適合するようにソ
ース／ドレイン領域の横方向濃度分布を変更させるため
のデータを生成しソース／ドレイン領域の横方向濃度分
布を変更させる。
ットリスト部１６から与えられるデータに基づいて回路
シミュレーションを実行し、リングオシレータの伝搬遅
延時間（Ｔｐｄ）を算出し、この算出したＴｐｄ値をデ
ータ処理装置２のｔｐｄ実測値比較部９に与えるように
なっている。ｔｐｄ実測値比較部９は、記憶装置３のｔ
ｐｄ実測値記憶部１７から与えられるｔｐｄ実測値と、
前記算出したＴｐｄ値とを比較する。データ処理装置２
の横方向不純物濃度変更部１０は、前記比較結果が、予
め定められた誤差範囲内であれば特に処理は行わない
が、予め定められた誤差範囲内に納まらない場合には、
前記算出したＴｐｄがｔｐｄ実測値に適合するようにソ
ース／ドレイン領域の横方向濃度分布を変更させるため
のデータを生成しソース／ドレイン領域の横方向濃度分
布を変更させる。
【００３０】例えば、比較結果が誤差範囲内に納まらな
い場合において、前記算出したＴｐｄ値の方が前記ｔｐ
ｄ実測値よりも大きいとされた場合には、ソース領域１
９およびドレイン領域２０の各々の接合部分が共に、図
２の矢印の外側方向に等しい距離移動されるようにして
ある。
い場合において、前記算出したＴｐｄ値の方が前記ｔｐ
ｄ実測値よりも大きいとされた場合には、ソース領域１
９およびドレイン領域２０の各々の接合部分が共に、図
２の矢印の外側方向に等しい距離移動されるようにして
ある。
【００３１】ソース／ドレイン領域の横方向濃度分布の
変更のための処理としては、具体的には、以下のと
の処理がある。
変更のための処理としては、具体的には、以下のと
の処理がある。
【００３２】前記横方向不純物濃度変更部９は、ソー
ス／ドレイン領域の横方向濃度分布を変更させるための
データとして、ソース／ドレイン領域の濃度分布を横方
向にシフトさせることに相当するデータを生成してこれ
を前記デバイスシミュレーション実行部６に与える。す
ると、このデバイスシミュレーション実行部６は、既に
得られているデバイス構造データに対してそのソース／
ドレイン領域の濃度分布をそのまま横方向にシフトさせ
る。即ち、ソース／ドレイン領域の横方向への座標値の
みの変更を行う。
ス／ドレイン領域の横方向濃度分布を変更させるための
データとして、ソース／ドレイン領域の濃度分布を横方
向にシフトさせることに相当するデータを生成してこれ
を前記デバイスシミュレーション実行部６に与える。す
ると、このデバイスシミュレーション実行部６は、既に
得られているデバイス構造データに対してそのソース／
ドレイン領域の濃度分布をそのまま横方向にシフトさせ
る。即ち、ソース／ドレイン領域の横方向への座標値の
みの変更を行う。
【００３３】前記横方向不純物濃度変更部９は、ソー
ス／ドレイン領域の横方向濃度分布を変更させるための
データとして、横方向の拡散係数に係わるパラメータを
変更させることに相当するデータを生成してこれを前記
プロセスシミュレーション実行部５に与える。すると、
このプロセスシミュレーション実行部５は、変更された
パラメータに基づいて新たにデバイス構造データを生成
する。この新たなデバイス構造データにおけるソース／
ドレイン領域の横方向濃度分布は、従前の構造に対して
変化されたものとなる。横方向の拡散係数に係わるパラ
メータとしては、不純物の横方向拡散係数、或いは、不
純物注入時の点欠陥濃度分布の横方向のまわり込み量に
関係する係数を用いることができる。なお、例えば不純
物の横方向拡散係数は、前述のごとく算出したＴｐｄ値
の方が前記ｔｐｄ実測値よりも大きいとされた場合にお
いては、小さくされる。
ス／ドレイン領域の横方向濃度分布を変更させるための
データとして、横方向の拡散係数に係わるパラメータを
変更させることに相当するデータを生成してこれを前記
プロセスシミュレーション実行部５に与える。すると、
このプロセスシミュレーション実行部５は、変更された
パラメータに基づいて新たにデバイス構造データを生成
する。この新たなデバイス構造データにおけるソース／
ドレイン領域の横方向濃度分布は、従前の構造に対して
変化されたものとなる。横方向の拡散係数に係わるパラ
メータとしては、不純物の横方向拡散係数、或いは、不
純物注入時の点欠陥濃度分布の横方向のまわり込み量に
関係する係数を用いることができる。なお、例えば不純
物の横方向拡散係数は、前述のごとく算出したＴｐｄ値
の方が前記ｔｐｄ実測値よりも大きいとされた場合にお
いては、小さくされる。
【００３４】なお、ソース／ドレイン領域の横方向濃度
分布の変更に伴い、Ｉ−Ｖ特性が変化する場合がある
が、この場合には、デバイスシミュレーション精度向上
部７において、前述したごとく、移動度モデルパラメー
タのフィッティングにより、実測のＩ−Ｖ特性に対する
合わせ込みが行われる。
分布の変更に伴い、Ｉ−Ｖ特性が変化する場合がある
が、この場合には、デバイスシミュレーション精度向上
部７において、前述したごとく、移動度モデルパラメー
タのフィッティングにより、実測のＩ−Ｖ特性に対する
合わせ込みが行われる。
【００３５】以上説明したように、この実施の形態の半
導体シミュレーション装置によれば、算出したＴｐｄ値
とｔｐｄ実測値との比較によって不純物領域の横方向濃
度分布を導出するので、非破壊で物理モデルに基づいた
精度の高いプロファイルを得ることができる。即ち、高
精度で汎用的なシミュレーションが実行できることにな
る。
導体シミュレーション装置によれば、算出したＴｐｄ値
とｔｐｄ実測値との比較によって不純物領域の横方向濃
度分布を導出するので、非破壊で物理モデルに基づいた
精度の高いプロファイルを得ることができる。即ち、高
精度で汎用的なシミュレーションが実行できることにな
る。
【００３６】また、前記の処理を行う場合において
は、既に得られているデバイス構造データのソース／ド
レイン領域の横方向への座標値変更を行うだけでよいの
で、再度のプロセスシミュレーションの実行は不要であ
る。従って簡便に短時間で不純物領域の横方向濃度分布
を導出することとができる。
は、既に得られているデバイス構造データのソース／ド
レイン領域の横方向への座標値変更を行うだけでよいの
で、再度のプロセスシミュレーションの実行は不要であ
る。従って簡便に短時間で不純物領域の横方向濃度分布
を導出することとができる。
【００３７】一方、前記の処理を行う場合において
は、再度のプロセスシミュレーションの実行を行うこと
になるが、そのシミュレーションに係わるデバイスとは
別のデバイスを評価する場合にも、横方向の拡散係数に
係わるパラメータを用いることができるので、より汎用
性のあるシミュレーションが行えることになる。
は、再度のプロセスシミュレーションの実行を行うこと
になるが、そのシミュレーションに係わるデバイスとは
別のデバイスを評価する場合にも、横方向の拡散係数に
係わるパラメータを用いることができるので、より汎用
性のあるシミュレーションが行えることになる。
【００３８】（実施の形態２）次に、この発明の他の実
施の形態を図５に基づいて説明する。なお、説明の便宜
上、図１と同様の機能を有する機能部分には同一の符号
を付記してその説明を省略している。
施の形態を図５に基づいて説明する。なお、説明の便宜
上、図１と同様の機能を有する機能部分には同一の符号
を付記してその説明を省略している。
【００３９】この実施の形態においても、実施の形態１
と同様、デバイスシミュレーション実行部６においてデ
バイスの実測値によらないシミュレーションが行われ、
Ｃ−Ｖ値（以下、このＣ−Ｖ値を第１のＣ−Ｖ値とい
う）が算出される。ここで、この第１のＣ−Ｖ値は、ｎ
ＭＯＳデバイス構造データおよびｐＭＯＳデバイス構造
データのそれぞれについて算出されるものとする。
と同様、デバイスシミュレーション実行部６においてデ
バイスの実測値によらないシミュレーションが行われ、
Ｃ−Ｖ値（以下、このＣ−Ｖ値を第１のＣ−Ｖ値とい
う）が算出される。ここで、この第１のＣ−Ｖ値は、ｎ
ＭＯＳデバイス構造データおよびｐＭＯＳデバイス構造
データのそれぞれについて算出されるものとする。
【００４０】一方、実施の形態１と異なり、実際のデバ
イス（ｎＭＯＳ，ｐＭＯＳ）からスパイスパラメータ抽
出ソフトを用いてスパイスパラメータを抽出し、そのパ
ラメータを用いてＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ
ｐｒｏｇｒａｍ ｗｉｔｈｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔ ｅｍｐｈａｓｉｓ）の回路シミュレーショ
ンによってＣ−Ｖ値（以下、このＣ−Ｖ値を第２のＣ−
Ｖ値という）を得ている。この第２のＣ−Ｖ値は、記憶
装置３のＣ−Ｖ値記憶部２５に格納されるようになって
いる。データ処理装置２のＣ−Ｖ特性比較部２６は、ｎ
ＭＯＳとｐＭＯＳのそれぞれについて前記第１のＣ−Ｖ
値と第２のＣ−Ｖ値とを比較し、この比較結果を横方向
不純物濃度変更部１０ａに与える。前記のｎＭＯＳにお
ける比較結果とｐＭＯＳにおける比較結果とにより、ど
ちらのＭＯＳにおいてどれだけの誤差が生じているのか
が判断できる。
イス（ｎＭＯＳ，ｐＭＯＳ）からスパイスパラメータ抽
出ソフトを用いてスパイスパラメータを抽出し、そのパ
ラメータを用いてＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ
ｐｒｏｇｒａｍ ｗｉｔｈｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔ ｅｍｐｈａｓｉｓ）の回路シミュレーショ
ンによってＣ−Ｖ値（以下、このＣ−Ｖ値を第２のＣ−
Ｖ値という）を得ている。この第２のＣ−Ｖ値は、記憶
装置３のＣ−Ｖ値記憶部２５に格納されるようになって
いる。データ処理装置２のＣ−Ｖ特性比較部２６は、ｎ
ＭＯＳとｐＭＯＳのそれぞれについて前記第１のＣ−Ｖ
値と第２のＣ−Ｖ値とを比較し、この比較結果を横方向
不純物濃度変更部１０ａに与える。前記のｎＭＯＳにお
ける比較結果とｐＭＯＳにおける比較結果とにより、ど
ちらのＭＯＳにおいてどれだけの誤差が生じているのか
が判断できる。
【００４１】横方向不純物濃度変更部１０ａは、ｎＭＯ
Ｓにおいて誤差が生じていれば、その誤差の大きさに応
じて実施の形態１で説明した或いはの手法を用いて
ｎＭＯＳデバイス構造データのソース／ドレイン領域の
横方向濃度分布の変更のための処理を行うことになり、
ｐＭＯＳにおいて誤差が生じていれば、その誤差の大き
さに応じて同様に或いはの手法を用いてｐＭＯＳデ
バイス構造データのソース／ドレイン領域の横方向濃度
分布の変更のための処理を行うことになる。
Ｓにおいて誤差が生じていれば、その誤差の大きさに応
じて実施の形態１で説明した或いはの手法を用いて
ｎＭＯＳデバイス構造データのソース／ドレイン領域の
横方向濃度分布の変更のための処理を行うことになり、
ｐＭＯＳにおいて誤差が生じていれば、その誤差の大き
さに応じて同様に或いはの手法を用いてｐＭＯＳデ
バイス構造データのソース／ドレイン領域の横方向濃度
分布の変更のための処理を行うことになる。
【００４２】以上説明したように、この実施の形態であ
れば、Ｔｐｄを用いずにｎＭＯＳとｐＭＯＳを独立に横
方向不純物濃度の変更が行えることになる。
れば、Ｔｐｄを用いずにｎＭＯＳとｐＭＯＳを独立に横
方向不純物濃度の変更が行えることになる。
【００４３】（実施の形態３）次に、この発明の他の実
施の形態を図６に基づいて説明する。なお、説明の便宜
上、図１，図５と同様の機能を有する機能部分には同一
の符号を付記してその説明を省略している。
施の形態を図６に基づいて説明する。なお、説明の便宜
上、図１，図５と同様の機能を有する機能部分には同一
の符号を付記してその説明を省略している。
【００４４】回路シミュレーション実行部８で得られる
Ｔｐｄは、実施の形態１においてもそうであるが、Ｉ−
Ｖ特性、接合容量、ゲート容量、配線容量、及び抵抗な
どの特性によって影響を受けることになる。前記ゲート
容量のうち、ゲート−ソース／ドレインオーバーラップ
容量は、実測が困難である。この容量は、通常のスパイ
スパラメータ抽出において合わせ込みパラメータになっ
ており、ｔｐｄ実測値に合うように与えられている。別
言すれば、他の特性が正確な実測に基づいていれば、前
記ゲート−ソース／ドレインオーバーラップ容量はＳＰ
ＩＣＥにより、実際値に近い値が得られることになる。
Ｔｐｄは、実施の形態１においてもそうであるが、Ｉ−
Ｖ特性、接合容量、ゲート容量、配線容量、及び抵抗な
どの特性によって影響を受けることになる。前記ゲート
容量のうち、ゲート−ソース／ドレインオーバーラップ
容量は、実測が困難である。この容量は、通常のスパイ
スパラメータ抽出において合わせ込みパラメータになっ
ており、ｔｐｄ実測値に合うように与えられている。別
言すれば、他の特性が正確な実測に基づいていれば、前
記ゲート−ソース／ドレインオーバーラップ容量はＳＰ
ＩＣＥにより、実際値に近い値が得られることになる。
【００４５】しかしながら、このように実際値に近い値
が得られるのは、他の特性が正確な実測に基づいている
ことを前提とするので、ＳＰＩＣＥにより得られる第２
のＣ−Ｖ値を基準としたソース／ドレイン領域の濃度分
布の変更が必ずしも最良の結果をもたらすとは限らな
い。
が得られるのは、他の特性が正確な実測に基づいている
ことを前提とするので、ＳＰＩＣＥにより得られる第２
のＣ−Ｖ値を基準としたソース／ドレイン領域の濃度分
布の変更が必ずしも最良の結果をもたらすとは限らな
い。
【００４６】この実施の形態では、実施の形態１で説明
したごとく、回路シミュレーションによってリングオシ
レータの伝搬遅延時間（Ｔｐｄ）を算出し、この算出さ
れたＴｐｄとｔｐｄ実測値との間に許容範囲を越える誤
差が存在する場合に、ソース／ドレイン領域の横方向濃
度分布を変更させるのであるが、この変更に際し、横方
向不純物濃度変更部１０ｂは、実施の形態２で説明した
ように、ｎＭＯＳとｐＭＯＳのそれぞれについて前記第
１のＣ−Ｖ値と第２のＣ−Ｖ値とを比較する。ただし、
実施の形態２のごとくこのＣ−Ｖ比較結果からソース／
ドレイン領域の横方向濃度分布を変更させることはしな
い。
したごとく、回路シミュレーションによってリングオシ
レータの伝搬遅延時間（Ｔｐｄ）を算出し、この算出さ
れたＴｐｄとｔｐｄ実測値との間に許容範囲を越える誤
差が存在する場合に、ソース／ドレイン領域の横方向濃
度分布を変更させるのであるが、この変更に際し、横方
向不純物濃度変更部１０ｂは、実施の形態２で説明した
ように、ｎＭＯＳとｐＭＯＳのそれぞれについて前記第
１のＣ−Ｖ値と第２のＣ−Ｖ値とを比較する。ただし、
実施の形態２のごとくこのＣ−Ｖ比較結果からソース／
ドレイン領域の横方向濃度分布を変更させることはしな
い。
【００４７】即ち、横方向不純物濃度変更部１０ｂは、
算出されたＴｐｄとｔｐｄ実測値との間に誤差がある場
合に、この誤差がｎＭＯＳにあるのかｐＭＯＳにあるの
かＣ−Ｖ比較結果から知る。そして、誤差があるＭＯＳ
において前記Ｔｐｄがｔｐｄ実測値に適合するようにソ
ース／ドレイン領域の濃度分布を変更する。つまり、前
述したように、ＳＰＩＣＥにより得られる第２のＣ−Ｖ
値を基準としたソース／ドレイン領域の濃度分布の変更
が必ずしも最良の結果をもたらすとは限らないので、Ｓ
ＰＩＣＥにより得られる第２のＣ−Ｖ値については、誤
差がｎＭＯＳとｐＭＯＳのどちらにあるのかを判断する
ために利用し、ソース／ドレイン領域の横方向濃度分布
の変更には、算出されたＴｐｄを用いることとする。
算出されたＴｐｄとｔｐｄ実測値との間に誤差がある場
合に、この誤差がｎＭＯＳにあるのかｐＭＯＳにあるの
かＣ−Ｖ比較結果から知る。そして、誤差があるＭＯＳ
において前記Ｔｐｄがｔｐｄ実測値に適合するようにソ
ース／ドレイン領域の濃度分布を変更する。つまり、前
述したように、ＳＰＩＣＥにより得られる第２のＣ−Ｖ
値を基準としたソース／ドレイン領域の濃度分布の変更
が必ずしも最良の結果をもたらすとは限らないので、Ｓ
ＰＩＣＥにより得られる第２のＣ−Ｖ値については、誤
差がｎＭＯＳとｐＭＯＳのどちらにあるのかを判断する
ために利用し、ソース／ドレイン領域の横方向濃度分布
の変更には、算出されたＴｐｄを用いることとする。
【００４８】従って、この実施の形態の構成であれば、
実施の形態１，２に比べてより正確なシミュレーション
が行えることになる。
実施の形態１，２に比べてより正確なシミュレーション
が行えることになる。
【００４９】
【発明の効果】以上説明したように、この発明の半導体
シミュレーション装置によれば、算出された伝搬遅延時
間と実測された伝搬遅延時間との比較によって不純物領
域の横方向濃度分布を導出するので、非破壊で物理モデ
ルに基づいた精度の高いプロファイルを得ることができ
る。また、他の構成の本発明の半導体シミュレーション
装置によれば、算出された伝搬遅延時間を用いずに例え
ばｎＭＯＳとｐＭＯＳを独立に横方向不純物濃度の変更
が行えることになる。そして、更に他の構成の本発明の
半導体シミュレーション装置によれば、ＳＰＩＣＥの回
路シミュレーションで得られるＣ−Ｖ値については、誤
差が例えばｎＭＯＳとｐＭＯＳのどちらにあるのかを判
断するために利用し、不純物領域の横方向濃度分布の変
更には、算出された伝搬遅延時間を用いることとするの
で、より正確なシミュレーションが可能になるという効
果を奏する。
シミュレーション装置によれば、算出された伝搬遅延時
間と実測された伝搬遅延時間との比較によって不純物領
域の横方向濃度分布を導出するので、非破壊で物理モデ
ルに基づいた精度の高いプロファイルを得ることができ
る。また、他の構成の本発明の半導体シミュレーション
装置によれば、算出された伝搬遅延時間を用いずに例え
ばｎＭＯＳとｐＭＯＳを独立に横方向不純物濃度の変更
が行えることになる。そして、更に他の構成の本発明の
半導体シミュレーション装置によれば、ＳＰＩＣＥの回
路シミュレーションで得られるＣ−Ｖ値については、誤
差が例えばｎＭＯＳとｐＭＯＳのどちらにあるのかを判
断するために利用し、不純物領域の横方向濃度分布の変
更には、算出された伝搬遅延時間を用いることとするの
で、より正確なシミュレーションが可能になるという効
果を奏する。
【図１】この発明の第１の実施の形態の半導体シミュレ
ーション装置の概略構成を示した機能ブロック図であ
る。
ーション装置の概略構成を示した機能ブロック図であ
る。
【図２】デバイス構造データに基づいて描画されるデバ
イスイメージの一例を示した電界効果型トランジスタの
断面図である。
イスイメージの一例を示した電界効果型トランジスタの
断面図である。
【図３】算出されたデバイス特性データとしてのＩ−Ｖ
特性図である。
特性図である。
【図４】算出されたデバイス特性データとしてのＣ−Ｖ
特性図である。
特性図である。
【図５】この発明の第２の実施の形態の半導体シミュレ
ーション装置の概略構成を示した機能ブロック図であ
る。
ーション装置の概略構成を示した機能ブロック図であ
る。
【図６】この発明の第３の実施の形態の半導体シミュレ
ーション装置の概略構成を示した機能ブロック図であ
る。
ーション装置の概略構成を示した機能ブロック図であ
る。
２ データ処理装置 ３ 記憶装置 ５ プロセスシミュレーション実行部 ６ デバイスシミュレーション実行部 ７ デバイスシミュレーション精度向上部 ８ 回路シミュレーション実行部 ９ ｔｐｄ実測値比較部 １０ 横方向不純物濃度変更部 １０ａ横方向不純物濃度変更部 １０ｂ横方向不純物濃度変更部 １１ プロセス条件記憶部 １２ デバイス構造記憶部 １３ バイアス条件記憶部 １４ Ｉ−Ｖ実測特性記憶部 １５ Ｉ−Ｖ，Ｃ−Ｖ特性記憶部 １６ ネットリスト記憶部 １７ ｔｐｄ実測値記憶部 ２５ Ｃ−Ｖ特性（ＳＰＩＣＥ）記憶部 ２６ Ｃ−Ｖ特性比較部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 Ｈ０１Ｌ 27/06 １０２Ａ 29/00
Claims (8)
- 【請求項１】 プロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するプロセスシミ
ュレーション実行部と、前記デバイス構造データに基づ
いてＩ−Ｖ値等のデバイス特性データを算出するデバイ
スシミュレーション実行部と、前記算出されたＩ−Ｖ値
が実測されたＩ−Ｖ値に適合するように前記デバイスシ
ミュレーション実行部の合わせ込みを行う精度向上部
と、前記デバイスシミュレーション実行部から出力され
るデバイス特性データ及びネットリスト出力部からのネ
ットリストを用いてリングオシレータの伝搬遅延時間を
算出する回路シミュレーション実行部と、前記算出され
た伝搬遅延時間が実測された伝搬遅延時間に適合するよ
うに不純物領域の横方向濃度分布を変更させるためのデ
ータを生成し不純物領域の横方向濃度分布を変更させる
横方向不純物濃度変更部とを備えたことを特徴とする半
導体シミュレーション装置。 - 【請求項２】 プロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するプロセスシミ
ュレーション実行部と、前記デバイス構造データに基づ
いてＩ−Ｖ値およびＣ−Ｖ値等のデバイス特性データを
算出するデバイスシミュレーション実行部と、前記算出
されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するように
前記デバイスシミュレーション実行部の合わせ込みを行
う精度向上部と、前記デバイスシミュレーション実行部
から出力されるデバイス特性データ及びネットリスト出
力部からのネットリストを用いて回路シミュレーション
を行う回路シミュレーション実行部と、前記算出された
Ｃ−Ｖ値がスパイスパラメータに基づくＳＰＩＣＥの回
路シミュレーションで得られるＣ−Ｖ値に適合するよう
に不純物領域の横方向濃度分布を変更させるためのデー
タを生成し不純物領域の横方向濃度分布を変更させる横
方向不純物濃度変更部とを備えたことを特徴とする半導
体シミュレーション装置。 - 【請求項３】 プロセス条件に基づいて不純物領域の濃
度分布等のデバイス構造データを生成するプロセスシミ
ュレーション実行部と、前記デバイス構造データに基づ
いてＩ−Ｖ値およびＣ−Ｖ値等のデバイス特性データを
算出するデバイスシミュレーション実行部と、前記算出
されたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するように
前記デバイスシミュレーション実行部の合わせ込みを行
う精度向上部と、前記デバイスシミュレーション実行部
から出力されるデバイス特性データ及びネットリスト出
力部からのネットリストを用いてリングオシレータの伝
搬遅延時間を算出する回路シミュレーション実行部と、
前記算出された伝搬遅延時間と実測された伝搬遅延時間
との間に許容範囲を越える誤差がある場合に、前記算出
されたＣ−Ｖ値とスパイスパラメータに基づくＳＰＩＣ
Ｅの回路シミュレーションで得られるＣ−Ｖ値とに基づ
いて前記デバイス構造データとしてのｐＭＯＳとｎＭＯ
Ｓのいずれに前記誤差があるのかを判断し、誤差がある
ＭＯＳに対して前記算出された伝搬遅延時間が実測され
た伝搬遅延時間に適合するように不純物領域の横方向濃
度分布を変更させるためのデータを生成し不純物領域の
横方向濃度分布を変更させる横方向不純物濃度変更部と
を備えたことを特徴とする半導体シミュレーション装
置。 - 【請求項４】 前記横方向不純物濃度変更部は、不純物
領域の横方向濃度分布を変更させるためのデータとし
て、不純物領域の濃度分布を横方向にシフトさせること
に相当するデータを生成してこれを前記デバイスシミュ
レーション実行部に与え、このデバイスシミュレーショ
ン実行部は、既に得られているデバイス構造データに対
してその不純物領域の濃度分布をそのまま横方向にシフ
トさせるようになっていることを特徴とする請求項１乃
至請求項３のいずれかに記載の半導体シミュレーション
装置。 - 【請求項５】 前記横方向不純物濃度変更部は、不純物
領域の横方向濃度分布を変更させるためのデータとし
て、横方向の拡散係数に係わるパラメータを変更させる
ことに相当するデータを生成してこれを前記プロセスシ
ミュレーション実行部に与え、このプロセスシミュレー
ション実行部は、変更されたパラメータに基づいて新た
にデバイス構造データを生成するようになっていること
を特徴とする請求項１乃至請求項３のいずれかに記載の
半導体シミュレーション装置。 - 【請求項６】 プロセス条件に基づいてプロセスシミュ
レーションを行って不純物領域の濃度分布等のデバイス
構造データを生成する工程と、前記デバイス構造データ
に基づいてデバイスシミュレーションを行ってＩ−Ｖ値
等のデバイス特性データを算出する工程と、前記算出さ
れたＩ−Ｖ値が実測されたＩ−Ｖ値に適合するように前
記デバイスシミュレーションの合わせ込みを行う工程
と、前記算出されたデバイス特性データ及びネットリス
トを用いて回路シミュレーションを行ってリングオシレ
ータの伝搬遅延時間を算出する工程と、前記算出された
伝搬遅延時間が実測された伝搬遅延時間に適合するよう
に不純物領域の横方向濃度分布を変更させるためのデー
タを生成し不純物領域の横方向濃度分布を変更させる工
程とを含むことを特徴とする半導体シミュレーション方
法。 - 【請求項７】 プロセス条件に基づいてプロセスシミュ
レーションを行って不純物領域の濃度分布等のデバイス
構造データを生成する工程と、前記デバイス構造データ
に基づいてデバイスシミュレーションを行ってＩ−Ｖ値
およびＣ−Ｖ値等のデバイス特性データを算出する工程
と、前記算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適
合するように前記デバイスシミュレーションの合わせ込
みを行う工程と、前記算出されたデバイス特性データ及
びネットリストを用いて回路シミュレーションを行う工
程と、前記算出されたＣ−Ｖ値がスパイスパラメータに
基づくＳＰＩＣＥの回路シミュレーションで得られるＣ
−Ｖ値に適合するように不純物領域の横方向濃度分布を
変更させるためのデータを生成し不純物領域の横方向濃
度分布を変更させる工程とを含むことを特徴とする半導
体シミュレーション方法。 - 【請求項８】 プロセス条件に基づいてプロセスシミュ
レーションを行って不純物領域の濃度分布等のデバイス
構造データを生成する工程と、前記デバイス構造データ
に基づいてデバイスシミュレーションを行ってＩ−Ｖ値
およびＣ−Ｖ値等のデバイス特性データを算出する工程
と、前記算出されたＩ−Ｖ値が実測されたＩ−Ｖ値に適
合するように前記デバイスシミュレーション実行部の合
わせ込みを行う工程と、前記デバイスシミュレーション
実行部から出力されるデバイス特性データ及びネットリ
ストを用いて回路シミュレーションを行ってリングオシ
レータの伝搬遅延時間を算出する工程と、前記算出され
た伝搬遅延時間と実測された伝搬遅延時間との間に許容
範囲を越える誤差がある場合に、前記算出されたＣ−Ｖ
値とスパイスパラメータに基づくＳＰＩＣＥの回路シミ
ュレーションで得られるＣ−Ｖ値とに基づいて前記デバ
イス構造データとしてのｐＭＯＳとｎＭＯＳのいずれに
前記誤差があるのかを判断する工程と、前記誤差がある
ＭＯＳに対して前記算出された伝搬遅延時間が実測され
た伝搬遅延時間に適合するように不純物領域の横方向濃
度分布を変更させるためのデータを生成し不純物領域の
横方向濃度分布を変更させる工程とを含むことを特徴と
する半導体シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121185A JPH09306967A (ja) | 1996-05-16 | 1996-05-16 | 半導体シミュレーション装置および半導体シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121185A JPH09306967A (ja) | 1996-05-16 | 1996-05-16 | 半導体シミュレーション装置および半導体シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306967A true JPH09306967A (ja) | 1997-11-28 |
Family
ID=14804968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8121185A Pending JPH09306967A (ja) | 1996-05-16 | 1996-05-16 | 半導体シミュレーション装置および半導体シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
| JP2014123735A (ja) * | 2012-12-21 | 2014-07-03 | Korea Institute Of Science And Technology | ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法 |
-
1996
- 1996-05-16 JP JP8121185A patent/JPH09306967A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
| JP2014123735A (ja) * | 2012-12-21 | 2014-07-03 | Korea Institute Of Science And Technology | ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rios et al. | Determination of ultra-thin gate oxide thicknesses for CMOS structures using quantum effects | |
| US6795800B1 (en) | Simplified method for extracting model parameter sets and method for statistically simulating integrated circuit using the same | |
| US5821766A (en) | Method and apparatus for measuring the metallurgical channel length of a semiconductor device | |
| US20080048707A1 (en) | Characteristic evaluation apparatus for insulated gate type transistors | |
| US6295630B1 (en) | Method and apparatus for measuring an overlap length of MISFET, and a recording medium and a device model each carrying an extraction program for determining the overlap length | |
| JP2003502839A (ja) | 薄膜トランジスタの電気特性をモデル化する方法 | |
| US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
| US6407573B1 (en) | Device for evaluating characteristic of insulated gate transistor | |
| JPH09306967A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| KR19980080091A (ko) | 비결정화 영역 설정 방법 및 장치 | |
| Tanaka et al. | Novel extraction method for size-dependent mobility based on BSIM3-like compact model | |
| Djomehri et al. | Inverse modeling of sub-100 nm MOSFETs using IV and CV | |
| JP2001338986A (ja) | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
| JP3313281B2 (ja) | 半導体装置の特性評価方法 | |
| JP4753495B2 (ja) | 集積回路設計の評価方法及び装置並びにプログラム | |
| JPH1041365A (ja) | 高精度不純物濃度プロファイル測定方法および測定システム | |
| JP2002353440A (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| Thoma et al. | A new AC measurement technique to accurately determine MOSFET constants | |
| Das et al. | An advanced MOSFET design approach and a calibration methodology using inverse modeling that accurately predicts device characteristics | |
| JPH0982938A (ja) | 半導体デバイスのシミュレーション方法 | |
| Chung et al. | A novel technique for profiling the lateral n/sup-/doping concentrations of submicron LDD MOS devices | |
| JP3653813B2 (ja) | シミュレーション方法 | |
| JPH09106416A (ja) | 半導体装置の回路シミュレーション方法 |