JPH0786363A

JPH0786363A - Ｍｏｓトランジスタの実効チャンネル長の測定方法および装置

Info

Publication number: JPH0786363A
Application number: JP23543393A
Authority: JP
Inventors: Takaaki Yagi; 隆明八木
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1993-08-27
Filing date: 1993-08-27
Publication date: 1995-03-31

Abstract

(57)【要約】【目的】特にチャンネル長の短いＭＯＳトランジスタ
に好適に用いられ、必要に応じて外部抵抗値をも同時に
求める。【構成】少なくとも共通のΔＬ（設計チャンネル長−
実効チャンネル長）をパラメータとして含み、かつ相異
なる設計チャンネル長を有する少なくとも２つのＭＯＳ
トランジスタに適用できるチャンネル以外の寄生素子の
特性を示す外部抵抗式Ｒ_ｅｘｔを予め定めておき、この
Ｒ_ｅｘｔにΔＬの推定値ΔＬ′を与え、当該Ｒ_ｅｘｔが
物理的に考察した外部抵抗のゲート電圧（Ｖ_ｇ）依存特
性に近接した特性を示すときに、このΔＬ′をΔＬの適
正値とする。たとえば、Ｒ_ｅｘｔは単一のＭＯＳトラン
ジスタについては以下のように定義される。【数１】Ｒ_ｅｘｔ＝（ソース・ドレインの端子間抵抗）
−（実効チャンネル長）×（実効チャンネル単位長あた
りの抵抗）

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳトランジスタの
実効チャンネル長の測定方法および測定装置に係り、特
にチャンネル長の短いＭＯＳトランジスタに好適に用い
られ、必要に応じて外部抵抗値をも同時に求めることが
できる上記測定方法および測定装置に関する。

【０００２】

【技術背景】近年、ＭＯＳトランジスタの技術は微細化
の方向にあり、チャンネル長の短いＭＯＳＦＥＴの製造
が盛んになっている。ところで、チャンネル長の測定
は、チャンネル長が短いほどほど困難であり、現在作ら
れている設計チャンネル長（チャンネル長の設計値）が
１μｍ以下のデバイスについては、実効チャンネル長を
正確に抽出することは困難であるとされている。

【０００３】ＳＤ（ＳｉｎｇｌｅＤｒａｉｎ）タイプ
のＭＯＳＦＥＴでは、ソース・ゲート間およびドレイン
・ゲート間のドーピング濃度は、図６（Ａ）に示すよう
に急激に変化するような分布とされている。しかし、ド
レイン・ゲート間のドーピング濃度が急激に変化するデ
バイスでは、内部の電界のためホットエレクトロンが発
生し、特性が悪くなったり素子破壊が生じる等の不都合
がある。このため、設計チャンネル長の短いＬＤＤ（Ｌ
ｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）タイプのＭＯ
ＳＦＥＴでは、図６（Ｂ）に示すようにキャリア濃度の
分布が徐々に変化するような分布としている。

【０００４】ＭＯＳトランジスタの実効チャンネル長を
求めるために、従来、設計チャンネル長Ｌとチャンネル
抵抗Ｒｃとの関係を用いる方法が知られている。図７
（Ａ）は、複数のゲート電圧Ｖ_ｇについて、設計チャン
ネル長Ｌとチャンネル抵抗Ｒｃとの関係を示す図であ
る。同図においては、Ｖ_ｇ＝Ｖ_ｇ１，Ｖ_ｇ２，・・・に
ついて、多数のＭＯＳトランジスタの設計チャンネル長
Ｌに対するチャンネル抵抗Ｒｃの実測特性を実線で示し
てある。この方法では、チャンネル抵抗Ｒｃと設計チャ
ンネル長Ｌとが直線関係をもつものと仮定している。Ｓ
Ｄタイプでは、ΔＬが一定であると考えることができる
ので、設計チャンネル長とチャンネル抵抗との特性曲線
（上記実測特性の延長部分を破線で示す）は、図７
（Ａ）に示すようにＶ_ｇの値によらず一点で交叉する。
この交叉点の横軸長さをΔＬとすると、実効チャンネル
長Ｌ_ｅｆｆは、以下のように表される。

【０００５】

【数３】Ｌ_ｅｆｆ＝Ｌ−ΔＬ

【０００６】ここで、設計チャンネル長ＬはＣＡＤ（Ｃ
ｏｍｐｕｔｅｒＡｉｄｅｄＤｅｓｉｇｎ）等のデー
タから知ることができるので、Ｌ_ｅｆｆが簡単に求めら
れる。

【０００７】ところが、設計チャンネル長が短くなる
と、Ｖ_ｇ１，Ｖ_ｇ２，・・・の交点は図７（Ｂ）に示す
ように一点では交叉しなくなる。これは、チャンネル長
が小さいとＭＯＳトランジスタでは、ソース・ゲート
間，ドレイン・ゲート間の境界のドーピング濃度の分布
があいまいとなり、ゲート電圧が高いと実効チャンネル
長が増大し、ゲート電圧が低いと実効チャンネル長が減
少して見えるからであると考えられる。

【０００８】そこで、このような場合には、ΔＬはゲー
ト電圧Ｖ_ｇにより変化するとの認識の下に、実効チャン
ネル長Ｌ_ｅｆｆを求める方法が採用される。この方法で
は、あるＶ_ｇにおけるΔＬの値は、近傍の異なるＶ_ｇ曲
線との交点で近似することになる。

【０００９】しかし、この方法によると、Ｖ_ｇが変化す
るのに伴って、本来一定の値であるべきＬ_ｅｆｆも変化
することになる。このため、回路設計等に際し、Ｖ−Ｉ
特性等を的確に予測できず、質の高い設計が困難になる
と言った不都合がある。また、プロセスモニタにおいて
も、実効チャンネル長Ｌ_ｅｆｆを正確に知ることが重要
であるが、現状では正確な測定が不可能なため、経験的
・職人的な技術によらざるを得ないといった問題があ
る。

【００１０】

【発明の目的】本発明は、上記のような問題を解決する
ために提案されたものであって、特にチャンネル長の短
いＭＯＳトランジスタに好適に用いられ、必要に応じて
外部抵抗値をも同時に求めることができるＭＯＳトラン
ジスタの実効チャンネル長の測定方法および装置を提供
することを目的とする。

【００１１】

【発明の概要】本発明のＭＯＳトランジスタの実効チャ
ンネル長の測定方法は、相異なる設計チャンネル長を有
する第１，第２のＭＯＳトランジスタの少なくとも一方
の実効チャンネル長を測定する方法において、前記ＭＯ
Ｓトランジスタの双方のゲート電圧と少なくとも一方の
サブストレート電圧に対する前記第１，第２のＭＯＳト
ランジスタのそれぞれのソース・ドレインの端子間抵抗
を測定することにより、前記ゲート電圧と前記サブスト
レート電圧によらない前記実効チャンネル長を決定する
ようにしたことを特徴とする。

【００１２】また、本発明のＭＯＳトランジスタの実効
チャンネル長の測定方法は、少なくとも共通のΔＬ（設
計チャンネル長−実効チャンネル長）をパラメータとし
て含み、かつ相異なる設計チャンネル長を有する少なく
とも２つのＭＯＳトランジスタに適用できるチャンネル
以外の寄生素子の特性を示す外部抵抗式Ｒ_ｅｘｔを予め
定めておき、このＲ_ｅｘｔにΔＬの推定値ΔＬ′を与
え、当該Ｒ_ｅｘｔが物理的に考察した外部抵抗のゲート
電圧（Ｖ_ｇ）依存特性に近接した特性を示すときに、こ
のΔＬ′をΔＬの適正値とすることをも特徴とする。

【００１３】なお、本発明において、「物理的に考察し
た外部抵抗のゲート電圧（Ｖ_ｇ）依存特性」とは、ＭＯ
ＳＦＥＴのＲ_ｅｘｔのＩ_ｄ−Ｖ_ｇ特性を意味している。
具体的には、後述するように、Ｖ_ｇの減少に伴い（すな
わち、サブスレショルド域において）Ｒ_ｅｘｔが直線に
近い特性を示すときに、これを「物理的に考察した外部
抵抗のゲート電圧（Ｖ_ｇ）依存特性に近似した特性」と
することもできる。

【００１４】ここで、Ｒ_ｅｘｔはチャンネル以外の寄生
素子の特性を示すもので、単一のＭＯＳトランジスタに
ついては、たとえば以下のように定義される。

【００１５】

【数４】Ｒ_ｅｘｔ＝（ソース・ドレインの端子間抵抗）
−（実効チャンネル長）×（実効チャンネル単位長あた
りの抵抗）

【００１６】なお、本発明において、「ソース・ドレイ
ンの端子間抵抗」とは、ＭＯＳトランジスタのＳ端子，
Ｄ端子に抵抗が外付されているときは、その抵抗を含ん
でもよい。

【００１７】また、本発明のＭＯＳトランジスタの実効
チャンネル長の測定装置では、（１）少なくとも共通の
ΔＬをパラメータとして含み、かつ相異なる設計チャン
ネル長を有する少なくとも２つのＭＯＳトランジスタに
適用できる外部抵抗式Ｒ_ｅｘｔを予め設定する外部抵抗
式設定手段、（２）Ｒ_ｅｘｔにΔＬの推定値ΔＬ′を与
える推定値設定手段、（３）Ｒ_ｅｘｔが物理的に考察し
た外部抵抗のゲート電圧（Ｖ_ｇ）依存特性に近接した特
性を示すときにこれを検出する外部抵抗検出手段、を有
してなることを特徴とする。

【００１８】上記のＲ_ｅｘｔは、ΔＬ′が適正でないと
きには、ゲート電圧Ｖ_ｇの減少に伴い比較的早期に（Δ
Ｌ′が適正であるときに比較して大きなＶ_ｇの値で）発
散する特性を示す関数であり、具体的には、サンプルと
して用意されている複数のＭＯＳトランジスタの中から
２つのＭＯＳトランジスタ（第１，第２のＭＯＳトラン
ジスタ）を選び、これらのＭＯＳトランジスタに基づい
て設定することもできる。この場合、前記Ｒ_ｅｘｔは２
つのＭＯＳトランジスタに基づいて以下のように定める
ことができる。

【００１９】

【数５】Ｒ_ｅｘｔ＝｛（Ｌ_２−ΔＬ）Ｒ_１−（Ｌ_１−ΔＬ）Ｒ_２｝／（Ｌ_２−Ｌ_１）ただし、Ｌ_１，Ｌ_２：第１，第２のＭＯＳトランジスタ
の各設計チャンネル長Ｒ_１，Ｒ_２：第１，第２のＭＯＳトランジスタのソース
・ドレインの端子間抵抗

【００２０】そして、第１，第２のＭＯＳトランジスタ
の実効チャンネル単位長あたりの抵抗ρ_１とρ_２とが等
しくなるように、少なくとも何れか一方のＭＯＳトラン
ジスタのサブストレート電位Ｖ_ｓｕｂを調整しつつ、Ｒ
_ｅｘｔには前記推定値ΔＬ′を与え、前述したようにＲ
_ｅｘｔがゲート電圧Ｖ_ｇの減少に伴い最も強い直線特性
を示すときに、このΔＬ′をΔＬの適正値とする。本発
明の装置においては、上記〔数５〕式の設定は外部抵抗
式設定手段が行い、また、上記ΔＬ′は前記推定値設定
手段により与えられる。

【００２１】また、本発明の方法では、一方のＭＯＳト
ランジスタについてＩ_ｄ（ドレイン電流）−Ｖ_ｇ特性
を、他方のＭＯＳトランジスタについてＩ_ｄ−Ｖ_ｇ，Ｖ
_ｓｕｂ特性を、それぞれ関数Ｉ_ｄ（Ｖ_ｇ），Ｉ
_ｄ（Ｖ_ｇ，Ｖ_ｓｕｂ）として保持しておき、前記Ｒ
_ｅｘｔにＶ_ｓｕｂとＶ_ｇとにより得られるＲ_１，Ｒ_２を
与えるようにすることもできる。本発明の装置では、上
記関数Ｉ_ｄ（Ｖ_ｇ），Ｉ_ｄ（Ｖ_ｇ，Ｖ_ｓｕｂ）の保持
は、データ保持手段が与える。

【００２２】本発明は、外部抵抗の特性により適正な推
定値ΔＬ′を求め、これにより実効チャンネル長の正確
な値を求めているので、この測定と同時に外部抵抗Ｒ
_ｅｘｔをも知ることができる。

【００２３】なお、本発明では異なるＭＯＳトランジス
タの組（２つずつ）についてＲ_ｅｘｔ，ΔＬ′を求め、
平均をとるなどの操作を行うことでより適正な実効チャ
ンネル長を求めることもできる。

【００２４】

【実施例】いま、設計チャンネル長が異なる複数のサン
プルから、２つのＭＯＳトランジスタ（ＭＯＳＦＥ
Ｔ_１，ＭＯＳＦＥＴ_２）が選び出されたものとする。こ
こで、各ＭＯＳＦＥＴの設計チャンネル長（マスクチャ
ンネル長）をＬ_１，Ｌ_２，実効チャンネル単位長あたり
の抵抗をρ_１，ρ_２として、ソース・ドレインの端子間
の抵抗Ｒ_１，Ｒ_２が以下のように表されるものとする。

【００２５】

【数６】Ｒ_１＝（Ｌ_１−ΔＬ）ρ_１＋Ｒ_ｅｘｔ（６−１）Ｒ_２＝（Ｌ_２−ΔＬ）ρ_２＋Ｒ_ｅｘｔ（６−２）

【００２６】ここで、Ｒ_ｅｘｔは、外部抵抗値であり、
この値は異なるサンプル（この場合には、ＭＯＳＦＥＴ
_１，ＭＯＳＦＥＴ_２）ついて共通の値を持つ。また、Ｌ
_１−ΔＬ，Ｌ_２−ΔＬは、ＭＯＳＦＥＴ_１，ＭＯＳＦＥ
Ｔ_２の実効チャンネル長Ｌ_ｅｆｆ１，Ｌ_ｅｆｆ２であ
る。なお、参考に資するために、図１にＭＯＳＦＥＴに
ついての実効チャンネル長と外部抵抗との関係を示す。
同図において、外部抵抗Ｒ_ｅｘｔはソース側のＲ_ｅｘｔ
（Ｓ）とドレイン側のＲ_ｅｘｔ（Ｄ）とからなり、実効
チャンネル長（Ｌ−ΔＬ）部分における抵抗が（Ｌ−Δ
Ｌ）ρで示されている。

【００２７】なお、実効チャンネル単位長あたり抵抗ρ
_１，ρ_２は、各ゲート電圧Ｖ_ｇおよびサブストレート電
位Ｖ_ｓｕｂに依存する。もし、Ｒ_１，Ｒ_２を測定するに
際して、ρ_１＝ρ_２であるように設定されていたとすれ
ば（実際、適当なＶ_ｓｕｂがＭＯＳＦＥＴ_１またはＭＯ
ＳＦＥＴ_２に与えられれば、この条件は満足される）、
上記（６−１），（６−２）式から以下の式を導くこと
ができる。

【００２８】

【数７】Ｒ_ｅｘｔ＝｛（Ｌ_２−ΔＬ）Ｒ_１−（Ｌ_１−ΔＬ）Ｒ_２｝／（Ｌ_２−Ｌ_１）

【００２９】この式は、ΔＬが適正な値（真のΔＬに等
しい値）を持ち、かつρ_１＝ρ_２である限り（ρ_１，ρ
_２がサブスレショルド特性を持っている場合であって
も）成立し、外部抵抗Ｒ_ｅｘｔの正しい値を表す。した
がって、〔数７〕式を本発明の外部抵抗式として、これ
にΔＬの推定値ΔＬ′を与え、ρ_１，ρ_２がサブスレシ
ョルド特性を示すようなゲート電圧域においても〔数
７〕式が強い直線特性を示せば、このΔＬ′をΔＬの適
正値とすることができる。

【００３０】ΔＬ′が必ずしも適正な値でなく、または
ρ_１＝ρ_２が必ずしも成立しない場合に〔数７〕式の値
がどのようになるかを以下に考察する。このときの、外
部抵抗を改めてＲ_ｅｘｔ′とすると、Ｒ_ｅｘｔ′は以下
のようになる。

【００３１】

【数８】Ｒ_ｅｘｔ′ ＝｛（Ｌ_２−ΔＬ′）Ｒ_１−（Ｌ_１−ΔＬ′）Ｒ_２｝／（Ｌ_２−Ｌ_１）

【００３２】Ｒ_１，Ｒ_２は、（６−１），（６−２）式
に基づいて実際に測定される値を持つ。すなわち、この
場合、これらの式のΔＬはΔＬ′に置き換えられること
なく、（６−１），（６−２）式はそのまま成立する。
〔数８〕式に（６−１），（６−２）式を代入すると、
Ｒ_ｅｘｔ′は以下のようになる。

【００３３】

【数９】

【００３４】一方、ＭＯＳＦＥＴ_１，ＭＯＳＦＥＴ_２に
ついての実効チャンネル長Ｌ_ｅｆｆ１，Ｌ_ｅｆｆ２と、
設計チャンネル長Ｌ_１，Ｌ_２と、ΔＬとの間には、次の
関係が常に成立している。

【００３５】

【数１０】Ｌ_ｅｆｆ１＝Ｌ_１−ΔＬ（１０−１）Ｌ_ｅｆｆ２＝Ｌ_２−ΔＬ（１０−２）

【００３６】（１０−１），（１０−２）を〔数９〕式
に代入すると、Ｒ_ｅｘｔ′は以下のようになる。

【００３７】

【数１１】

【００３８】もし、ΔＬ′≠ΔＬであるか、あるいはρ
_１≠ρ_２であるときには、サブスレショルド域で〔数１
１〕式の第３項、あるいは第２項が大きくなり、〔数１
１〕式は発散する。逆に言うなら、Ｒ_ｅｘｔに与えらえ
る推定値ΔＬ′が適正であり、かつρ_１＝ρ_２となるよ
うにＶ_ｓｕｂが与えられていれば、〔数１１〕式は強い
直線特性を示す。これにより、ΔＬ′がΔＬの適正値で
あることがわかるとともに、Ｒ_ｅｘｔ′の値をも知るこ
とができる。通常、ゲート電圧Ｖ_ｇの所定範囲におい
て、外部抵抗を直線近似してその差分が最も小さいＲ
_ｅｘｔを選び、このＲ_ｅｘｔに用いられたΔＬ′をΔＬ
の適正値とする。

【００３９】本実施例では、上記ΔＬの適正値を求める
に際しては、次に述べる方法が採用される。以下、図２
に示すフローチャートにより本発明の測定方法の一実施
例を説明する。なお、本実施例では、ＭＯＳＦＥＴ_１の
サブストレート電位Ｖ_ｓｕｂ１を０とし、ＭＯＳＦＥＴ
_２についてのサブストレート電位Ｖ_ｓｕｂ２を変化させ
ることにより、ρ_１＝ρ_２が成立し得るようにするもの
とする。

【００４０】まず、所定の手段にドレイン電流Ｉ
_ｄ１（Ｖ_ｇ（ｉ）），Ｉ_ｄ２（Ｖ_ｇ（ｉ），Ｖ_ｓｕｂ２
（ｊ））を保持しておき（ステップ１）、ΔＬ′
（ｋ），Ｖ_ｓｕｂ _２（ｊ）の変化範囲を設定しておく
（ステップ２）。ここではこれらの変化範囲をΔＬ′
（０）〜ΔＬ′（Ｋ）、Ｖ_ｓｕｂ２（０）〜Ｖ_ｓｕｂ２
（Ｊ）とし、またＶ_ｇの取り得る値をＶ（ｉ）（ｉ＝
０，１，・・・，Ｉ）とする。なお、添字ｋ，ｊの増加
に伴いΔＬ′（ｋ），Ｖ_ｓｕｂ２（ｊ）は増加するもの
とする。

【００４１】次いで、ΔＬ′（ｋ）およびＶ
_ｓｕｂ２（ｊ）の初期値（ΔＬ′（０），Ｖ
_ｓｕｂ２（０））が設定され（ステップ３）、これらの
値に基づいてＲ_ｅｘｔ（Ｖ_ｇ（ｉ））が計算される（ス
テップ４）。Ｒ_ｅｘｔ（Ｖ_ｇ（ｉ））は〔数７〕式のＲ
_ｅｘｔと等価であり、ゲート電圧がＶ_ｇ（ｉ）であると
きのＩ_ｄ１（Ｖ_ｇ（ｉ））とＶ_ｄ（ドレイン電圧）とか
らＲ_１が求められ、同じくＩ_ｄ２（Ｖ_ｇ（ｉ），Ｖ
_ｓｕｂ２（ｊ））（いまは、ｊ＝０）とＶ_ｄとからＲ_２
が求められる。

【００４２】ここで、Ｖ_ｇ（ｉ）の各値についてＲ
_ｅｘｔの計算を行うべくｉ＜Ｉが判断され（ステップ
５）、判断結果が真であるときはｉはインクリメントさ
れ処理はステップ４に返される。これにより、Ｒ_ｅｘｔ
（Ｖ_ｇ（ｉ））の計算は、ｉ＝Ｉとなるまで行われる。
一方、ステップ５において判断結果が偽であるとき（す
なわち、ｉ＝Ｉとなったとき）は、Ｒ_ｅｘｔの直線特性
の判断が行われる。ここでは、Ｒ_ｅｘｔの特性と所定の
直線（物理的に考察した外部抵抗のＶ_ｇ依存特性に基づ
く直線）との誤差が計算される（ステップ６）。

【００４３】この誤差の計算が行われた後、ΔＬ′
（ｋ）がΔＬ′（Ｋ）より小さいか否か、すなわちｋ＜
Ｋであるか否かが判断される（ステップ７）。判断結果
が真であるときはｋはインクリメントされ処理はステッ
プ４に返され、判断結果が偽であるときには処理はステ
ップ８に渡される。いまは、ｋ＝０であるので、ｋ＝１
とされて処理はステップ４に移行する。このようにし
て、サブストレート電位がＶ_ｓｕｂ２（０）であるとき
の、ΔＬ′（０）〜ΔＬ′（Ｋ）についてのＲ
_ｅｘｔ（Ｖ_ｇ（ｉ））および上記したＲ_ｅｘｔと所定の
直線との誤差が順次が計算される。

【００４４】処理がステップ８に渡されると、Ｖ
_ｓｕｂ２（ｊ）がＶ_ｓｕｂ２（Ｊ）より小さいか否か、
すなわちｊ＜Ｊであるか否かが判断され、判断結果が真
であるときにはｊはインクリメントされ処理はステップ
４に返され、判断結果が偽であるときには処理はステッ
プ９に渡される。いまは、ｊは０から１に変更されて処
理はステップ４に移行する。そして、Ｖ
_ｓｕｂ２（１）、さらにＶ_ｓｕｂ２（２），Ｖ_ｓｕｂ２
（３），・・・について同様の処理が行われると、ｊ＜
Ｊが偽（ｊ＝Ｊ）となり、処理はステップ９に渡される
ことになる。ステップ９においては、最も強い直線特性
を有するＲ_ｅｘｔを選び出し、このＲ_ｅｘｔ（上記した
所定の直線との誤差が小さい特性を有するＲ_ｅｘｔ）に
ついてのΔＬ′が適正なΔＬとされて、処理は終了す
る。

【００４５】図３は本発明の測定装置の一実施例を示す
説明図である。同図において、外部抵抗検出手段１は演
算機能を有しており、外部抵抗式Ｒ_ｅｘｔは、外部抵抗
式設定手段２により与えられる。ここでは、上記設定手
段２は、〔数７〕式に示したＲ_ｅｘｔを外部抵抗検出手
段１に与える。

【００４６】一方、推定値設定手段３は、ΔＬ′（ｋ）
の初期設定値ΔＬ′（０）およびＶ_ｓｕｂ２（ｊ）の初
期設定値Ｖ_ｓｕｂ２（０）を、外部抵抗検出手段１にそ
れぞれ与える。さらにデータ保持手段４は、予め、ＭＯ
ＳＦＥＴ_１についてはＶ_ｇ（ｉ）に応じたドレイン電流
Ｉ_ｄ１の値、およびＩ_ｄ１に対するドレイン電圧Ｖ_ｄの
値を保有するとともに、Ｖ_ｇ（ｉ）とＶ_ｓｕｂ２（ｊ）
との値に対するＩ_ｄ２の値、およびＩ_ｄ２に対するＶ
_ｄ２の値を保有している。換言するなら、データ保持手
段４は、Ｖ_ｄに対するＲ_１の値、およびＶ_ｄ，Ｖ
_ｓｕｂ２に対するＲ_２の値を保有していることになる。

【００４７】まず、データ保持手段４はＶ_ｇ（０）（た
とえば、数ボルト程度の値）に対応するＲ_１、Ｖ
_ｓｕｂ２（０），Ｖ_ｇ（０）に対応するＲ_２の値（Ｖ_ｇ
（０）の関数は、推定値設定手段３により与えられるＶ
_ｓｕｂ２（０）の値に応じて決定される）を、外部抵抗
検出手段１に出力する。外部抵抗検出手段１は上記Ｒ_１
およびＲ_２を取り込むとともに、データ保持手段４から
推定値ΔＬ′（０）を取り込む。

【００４８】次いで、Ｖ_ｇ（ｉ）を初期値Ｖ_ｇ（０）か
らＶ_ｇ（Ｉ）まで順次変更（この場合には、Ｖ_ｇ（ｉ）
を０．５Ｖ程度まで下げる）しつつ、Ｒ_ｅｘｔの変化状
態を見る。このとき、外部抵抗検出手段１はＶ_ｇ（ｉ）
が変化するごとに、Ｒ_１，Ｒ_２の値を取り込みつつＲ
_ｅｘｔを演算している。これにより、ΔＬ′（ｋ），Ｖ
_ｓｕｂ２（ｊ）が一定（ここでは、ΔＬ′（０），Ｖ
_ｓｕｂ２（０））である条件下でのＲ_ｅｘｔの直線特性
を得ることができる。

【００４９】前述した図２の実施例では、測定可能な全
てのΔＬ′，Ｖ_ｓｕｂ２についてＲ_ｅｘｔの測定を行っ
たが、本発明では、たとえば外部抵抗検出手段１はＲ
_ｅｘｔが上記所定の直線（物理的に考察した外部抵抗の
Ｖ_ｇ依存特性に基づく直線）に近接していると判断され
るときには処理を終了することもできる。Ｒ_ｅｘｔが所
定の直線に近接していないと判断されるときには、外部
抵抗検出手段１は推定値設定手段３に新たなΔＬ′
（ｋ）の設定を要求し、推定値設定手段３はこの値を更
新（インクリメント）する。

【００５０】いま、Ｒ_ｅｘｔが上記の所定の直線に近接
していないものとすると、推定値設定手段３は、推定値
ΔＬ′（０）をΔＬ′（１）に変更し、上記と同様の処
理を行う。そして、ΔＬ′（１）〜ΔＬ′（Ｋ）におい
ても、Ｒ_ｅｘｔが所定の直線と近接していないときは、
Ｖ_ｓｕｂ２（０）をＶ_ｓｕｂ２（１）に変更し、以上と
同様のプロセスが繰り返される。そして、なおもＲ
_ｅｘｔが所定の直線に近接しないと判断されるときは、
ｊを順次インクリメントし、Ｒ_ｅｘｔが所定の直線に近
接するまで（すなわち、ΔＬ′が適正なΔＬであると判
断されるまで）、以上に述べたと同様のプロセスが繰り
返される。

【００５１】以上、図２および図３において述べたよう
に、適正な推定値ΔＬ′（すなわち、適正なΔＬ）を求
めれば、Ｌ_ｅｆｆ２＝Ｌ_２−ΔＬ、またはＬ_ｅｆｆ１＝
Ｌ_１−ΔＬの関係式から、ＭＯＳＦＥＴ_１およびＭＯＳ
ＦＥＴ_２の実効チャンネル長を求めることができる。

【００５２】図４（Ａ）〜（Ｃ）は上記のようにして、
ΔＬ′を０．１８μｍ，０．１６μｍ，０，２０μｍと
し、Ｖ_ｓｕｂ２をそれぞれ０．１６５Ｖ，０．１５４
Ｖ，０．１４３Ｖ，０．１３２Ｖとして上記の処理を行
った実験例を示している。同図（Ａ）の、Ｖ_ｓｕｂ２＝
０．１４３ＶのＲ_ｅｘｔが直線特性を示していることか
ら、適正なΔＬは０．１８μｍ、Ｖ_ｓｕｂ２＝０．１４
３Ｖであることがわかり、同時にＲ_ｅｘｔは略６００Ω
であることがわかる。なお、図５は、上記のようにして
求めたΔＬの値から求めた実効チャンネル長Ｌ_ｅｆｆ２
と、ドーピング濃度との関係を示しておく。

【００５３】なお、本発明では、Ｒ_ｅｘｔの特性を、Ｃ
ＲＴモニタ等に表示させ、これを見ながら直線特性をリ
アルタイムで観察することもできるし、直線特性を目視
することなくコンピュータにより監視するようにもでき
る。また、外部抵抗検出手段１、外部抵抗式設定手段
２、推定値設定手段３およびデータ保持手段４は同一機
器に一体に組み込む必要はなく、異なる機器の組合せと
して本発明の装置を構成することもできる。

【００５４】たとえば、図３において、データ保持手段
を横河・ヒューレット・パッカード株式会社により販売
されているＨＰ４１４５Ｂ半導体パラメータ・アナライ
ザ等で置き換えて供試ＭＯＳトランジスタの測定を行
い、その測定値を利用することもできる。さらに、図３
のシステム全体を同じく横河・ヒューレット・パッカー
ド株式会社により販売されているＩＣ−ＣＡＰ回路／デ
バイス・モデリング・スフトウェアＨＰＥ３３００Ａを
実装したシステムで実現することも容易である。

【００５５】また、上記実施例では、Ｒ_１，Ｒ_２は〔数
８〕式で示されるものとしたが、たとえばＲ_２が、

【００５６】

【数１２】Ｒ_２＝（Ｌ_２−αΔＬ−β）ρ_２＋ａＲ_ｅｘｔ＋ｂ

【００５７】のように表されることが予め分かっている
場合、上式を以下のように変形することができる。

【００５８】

【数１３】（Ｒ_２−ｂ）／ａ＝（Ｌ_２−β−αΔＬ）・ρ_２／ａ＋Ｒ_ｅｘｔ＝｛（Ｌ_２−β）／α−ΔＬ｝（α／ａ）ρ_２＋Ｒ_ｅｘｔ

【００５９】ここで、新たに、（Ｒ_２−ｂ）／ａ＝Ｒ
_２ｅ、（Ｌ_２−β）／α＝Ｌ_２ｅ、（α／ａ）ρ_２＝ρ
_２ｅと書き直すと、

【００６０】

【数１４】Ｒ_２ｅ＝（Ｌ_２ｅ−ΔＬ）ρ_２ｅ＋Ｒ_ｅｘｔ

【００６１】となる。ここで、改めてＲ_２ｅをソース・
ドレインの端子間抵抗と、Ｌ_２ｅを設計チャンネル長
と、ρ_２ｅを実効チャンネル単位長あたりの抵抗と考え
れば、〔数１４〕式を用いることができ、前述した本発
明の理論をそのまま適用することができる。また、Ｒ_２
が、

【００６２】

【数１５】Ｒ_２＝ｍ（Ｌ_２−ΔＬ）ρ_２＋ｍＲ_ｅｘｔ

【００６３】のように表されることが予め分かっている
場合、上式を以下のように変形することができる。

【００６４】

【数１６】Ｒ_２／ｍ＝（Ｌ_２−ΔＬ）ρ_２＋Ｒ_ｅｘｔ

【００６５】ここで、改めてＲ_２／ｍをソース・ドレイ
ンの端子間抵抗と考えれば、この場合にも〔数１６〕式
を用いることができ、前述した本発明の理論をそのまま
適用することができる。

【００６６】なお、上記実施例では、Ｖ_ｓｕｂ１＝一定
としたが、ρ_１＝ρ_２の条件を満たすために
Ｖ_ｓｕｂ１，Ｖ_ｓｕｂ２の双方を変化させることもでき
ることは勿論である。

【００６７】

【発明の効果】本発明は上記のように構成したので、以
下の効果を奏することができる。（１）チャンネル長の短いＭＯＳトランジスタの実効チ
ャンネル長を正確に求めることができる。（２）必要に応じて外部抵抗値をも同時に求めることが
できる。（３）回路設計等に際し、Ｖ−Ｉ特性等を的確に予測で
きるので、質の高い設計が可能になる。また、プロセス
モニタにおいても、実効チャンネル長を正確に知ること
ができるので、信頼性の高いデバイスの製造が可能とな
る。

【図面の簡単な説明】

【図１】ＭＯＳＦＥＴについての、ソース・ドレインの
端子間抵抗と、実効チャンネル長部分における抵抗と、
外部抵抗との関係を示す図である。

【図２】本発明の測定方法のフローチャートを示す図で
ある。

【図３】本発明の測定装置の一実施例を示す説明図であ
る。

【図４】（Ａ）〜（Ｃ）は本発明によるΔＬの測定例を
示す図である。

【図５】ΔＬの値から求めた実効チャンネル長と、ドー
ピング濃度との関係を示す図である。

【図６】（Ａ）はドーピーング密度が急激に変化するＭ
ＯＳトランジスタの例を示す図、（Ｂ）はドーピング密
度の分布が徐々に変化するＭＯＳトランジスタの例を示
す図である。

【図７】（Ａ）はＭＯＳトランジスタの設計チャンネル
長Ｌを横軸にとり、各ＭＯＳトランジスタのチャンネル
抵抗Ｒｃを縦軸にとったときの特性を示す図、（Ｂ）は
一点では交叉しない特性を示す図である。

【符号の説明】

１外部抵抗検出手段２外部抵抗式設定手段３推定値設定手段４データ保持手段

Claims

【特許請求の範囲】

【請求項１】相異なる設計チャンネル長を有する第
１，第２のＭＯＳトランジスタの少なくとも一方の実効
チャンネル長を測定する方法において、前記ＭＯＳトランジスタの双方のゲート電圧と少なくと
も一方のサブストレート電圧に対する前記第１，第２の
ＭＯＳトランジスタのそれぞれのソース・ドレインの端
子間抵抗を測定することにより、前記ゲート電圧と前記
サブストレート電圧によらない前記実効チャンネル長を
決定するようにしたことを特徴とするＭＯＳトランジス
タの実効チャンネル長の測定方法。
【請求項２】少なくとも共通のΔＬ（設計チャンネル
長−実効チャンネル長）をパラメータとして含み、かつ
相異なる設計チャンネル長を有する少なくとも２つのＭ
ＯＳトランジスタに適用できるチャンネル以外の寄生素
子の特性を示す外部抵抗式Ｒ_ｅｘｔを予め定めておき、
このＲ_ｅｘｔにΔＬの推定値ΔＬ′を与え、当該Ｒ
_ｅｘｔが物理的に考察した外部抵抗のゲート電圧
（Ｖ_ｇ）依存特性に近接した特性を示すときに、このΔ
Ｌ′をΔＬの適正値とすることを特徴とするＭＯＳトラ
ンジスタの実効チャンネル長の測定方法。
【請求項３】前記Ｒ_ｅｘｔを、相異なる設計チャンネ
ル長を有する第１，第２のＭＯＳトランジスタに基づい
て、【数１】Ｒ_ｅｘｔ＝｛（Ｌ_２−ΔＬ）Ｒ_１−（Ｌ_１−ΔＬ）Ｒ_２｝／（Ｌ_２−Ｌ_１）ただし、Ｌ_１，Ｌ_２：第１，第２のＭＯＳトランジスタ
の各設計チャンネル長Ｒ_１，Ｒ_２：第１，第２のＭＯＳトランジスタのソース
・ドレインの端子間抵抗として定め、第１のＭＯＳトランジスタの実効チャンネル単位長あた
りの抵抗ρ_１と第２のＭＯＳトランジスタの実効チャン
ネル単位長あたりの抵抗ρ_２とが等しくなるように、少
なくとも何れか一方のＭＯＳトランジスタのサブストレ
ート電位Ｖ_ｓｕ _ｂを調整しつつ、Ｒ_ｅｘｔには前記推定
値ΔＬ′を与え、前記Ｒ_ｅｘｔがゲート電圧Ｖ_ｇの減少
に伴い最も強い直線特性を示すときに、このΔＬ′をΔ
Ｌの適正値とすることを特徴とする請求項２に記載のＭ
ＯＳトランジスタの実効チャンネル長の測定方法。
【請求項４】一方のＭＯＳトランジスタについてＩ_ｄ
（ドレイン電流）−Ｖ_ｇ特性を、他方のＭＯＳトランジ
スタについてＩ_ｄ−Ｖ_ｇ，Ｖ_ｓｕｂ特性を、それぞれ関
数Ｉ_ｄ（Ｖ_ｇ），Ｉ_ｄ（Ｖ_ｇ，Ｖ_ｓｕｂ）として保持し
ておき、前記Ｒ_ｅｘｔにＶ_ｓｕｂとＶ_ｇとにより得られるＲ_１，
Ｒ_２を与えることを特徴とする請求項３に記載のＭＯＳ
トランジスタの実効チャンネル長の測定方法。
【請求項５】少なくとも共通のΔＬ（設計チャンネル
長−実効チャンネル長）をパラメータとして含み、かつ
相異なる設計チャンネル長を有する少なくとも２つのＭ
ＯＳトランジスタに適用できる外部抵抗式Ｒ_ｅｘｔを予
め設定する外部抵抗式設定手段、前記Ｒ_ｅｘｔにΔＬの推定値ΔＬ′を与える推定値設定
手段、前記Ｒ_ｅｘｔが物理的に考察した外部抵抗のゲート電圧
（Ｖ_ｇ）依存特性に近接した特性を示すときにこれを検
出する外部抵抗検出手段、を有してなることを特徴とするＭＯＳトランジスタの実
効チャンネル長の測定装置。
【請求項６】外部抵抗式設定手段が、前記Ｒ
_ｅｘｔを、第１，第２のＭＯＳトランジスタに基づい
て、【数２】Ｒ_ｅｘｔ＝｛（Ｌ_２−ΔＬ）Ｒ_１−（Ｌ_１−ΔＬ）Ｒ_２｝／（Ｌ_２−Ｌ_１）ただし、Ｌ_１，Ｌ_２：第１，第２のＭＯＳトランジスタ
の各設計チャンネル長Ｒ_１，Ｒ_２：第１，第２のＭＯＳトランジスタのソース
・ドレインの端子間抵抗として定め、前記推定値設定手段が、第１のＭＯＳトランジスタの実
効チャンネル単位長あたりの抵抗ρ_１と第２のＭＯＳト
ランジスタの実効チャンネル単位長あたりの抵抗ρ_２と
が等しくなるように、少なくとも一方のＭＯＳトランジ
スタのサブストレート電位Ｖ_ｓｕｂを調整しつつ、Ｒ
_ｅｘｔに前記推定値ΔＬ′を与え、前記外部抵抗検出手段が、前記Ｒ_ｅｘｔがゲート電圧Ｖ
_ｇの減少に伴い最も強い直線特性を示すときにこれを検
出することを特徴とする請求項５に記載のＭＯＳトラン
ジスタの実効チャンネル長の測定装置。
【請求項７】一方のＭＯＳトランジスタについてＩ_ｄ
（ドレイン電流）−Ｖ_ｇ特性を、他方のＭＯＳトランジ
スタについてＩ_ｄ−Ｖ_ｇ，Ｖ_ｓｕｂ特性を、それぞれ関
数Ｉ_ｄ（Ｖ_ｇ），Ｉ_ｄ（Ｖ_ｇ，Ｖ_ｓｕｂ）として保持す
るデータ保持手段を有し、該保持手段が、前記外部抵抗
式設定手段にＶ_ｓｕｂとＶ_ｇとにより得られるＲ_１，Ｒ
_２を与えることを特徴とする請求項６に記載のＭＯＳト
ランジスタの実効チャンネル長の測定装置。