JPH1022502A - 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 - Google Patents
不純物分布評価方法及びその装置並びに半導体製造方法及びその装置Info
- Publication number
- JPH1022502A JPH1022502A JP17641996A JP17641996A JPH1022502A JP H1022502 A JPH1022502 A JP H1022502A JP 17641996 A JP17641996 A JP 17641996A JP 17641996 A JP17641996 A JP 17641996A JP H1022502 A JPH1022502 A JP H1022502A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- drain
- simulation result
- dsat
- measured value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳトランジスタのソース・ドレイン近傍
における不純物分布を非破壊かつ正確に評価することが
できる不純物評価方法及びその装置並びに、その評価結
果に基づき製造条件を変更し、所望の電気的特性を有す
るＭＯＳトランジスタを製造することができる半導体製
造方法及びその装置を提供することである。 【解決手段】 素子形状、不純物分布等のデバイス構造
のシミュレーション結果に基づいて電気的特性のシミュ
レーションを行い、その結果と実測値とを比較してＭＯ
Ｓトランジスタの不純物分布の評価を行い、さらに、そ
の評価結果に基づいて製造条件を変更する。
における不純物分布を非破壊かつ正確に評価することが
できる不純物評価方法及びその装置並びに、その評価結
果に基づき製造条件を変更し、所望の電気的特性を有す
るＭＯＳトランジスタを製造することができる半導体製
造方法及びその装置を提供することである。 【解決手段】 素子形状、不純物分布等のデバイス構造
のシミュレーション結果に基づいて電気的特性のシミュ
レーションを行い、その結果と実測値とを比較してＭＯ
Ｓトランジスタの不純物分布の評価を行い、さらに、そ
の評価結果に基づいて製造条件を変更する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タのソース・ドレイン近傍における不純物分布を評価す
る不純物評価方法及びその装置、並びに、半導体製造工
程において、ＭＯＳトランジスタのソース・ドレイン近
傍等の局所的な不純物分布を評価し、その評価結果に基
づき製造条件を変更する半導体製造方法及びその装置に
関する。
タのソース・ドレイン近傍における不純物分布を評価す
る不純物評価方法及びその装置、並びに、半導体製造工
程において、ＭＯＳトランジスタのソース・ドレイン近
傍等の局所的な不純物分布を評価し、その評価結果に基
づき製造条件を変更する半導体製造方法及びその装置に
関する。
【０００２】
【従来の技術】ＭＯＳトランジスタ（ＭＯＳＴ：Metal
Oxide Semiconductor Transistor、一般的にはＭＩＳＦ
ＥＴ：Metal Insulator Semiconductor Field Effect T
ransistor ）において最も重要である電気的特性を決定
するのは、シリコン中の不純物分布である。このため、
製造したＭＯＳトランジスタが所望の電気的特性を得る
ことができない場合には、かかる不純物分布を評価する
必要がある。
Oxide Semiconductor Transistor、一般的にはＭＩＳＦ
ＥＴ：Metal Insulator Semiconductor Field Effect T
ransistor ）において最も重要である電気的特性を決定
するのは、シリコン中の不純物分布である。このため、
製造したＭＯＳトランジスタが所望の電気的特性を得る
ことができない場合には、かかる不純物分布を評価する
必要がある。
【０００３】更に、近年のＬＳＩの微細化に伴い、ＭＯ
Ｓトランジスタのソース・ドレイン近傍の局所的なチャ
ネル不純物分布に起因する問題が顕在化してきており、
そのため、かかる局所的なチャネル不純物分布の評価が
特に重要となってきている。例えば、図１３は、一様に
ボロン（Ｂ）をドープしたシリコン基板７にソース９及
びドレイン１１形成に用いられるひ素（Ａｓ）をイオン
注入した後にアニールをした時の不純物分布を示す概念
図であるが、同図に示すように、一様にドープされたボ
ロンがひ素のプロファイルの裾の部分で点欠陥などによ
り再分布し、その部分でボロンの濃度が変化するという
現象が明らかになっている。この時、同図（ａ）に示す
ようなチャネル長が十分大きい時には、このボロン濃度
変調領域（図中Ａで示す箇所）のチャネルに占める割合
は小さいので、その存在を無視することができるが、同
図（ｂ）に示すようなチャネル長が短い時には、この領
域のチャネルに占める割合が大きくなり、その存在を無
視することはできず、その結果、いわゆる逆ショートチ
ャネル効果が顕著になってしまう場合がある。かかる場
合に逆ショートチャネル効果を抑制するためにはボロン
濃度変調領域におけるボロンの分布、特に横方向の分布
を評価することは必要不可欠である。このように、ＬＳ
Ｉの微細化を進めるためには、ソース・ドレイン近傍の
局所的なチャネル不純物分布を評価することは非常に重
要である。
Ｓトランジスタのソース・ドレイン近傍の局所的なチャ
ネル不純物分布に起因する問題が顕在化してきており、
そのため、かかる局所的なチャネル不純物分布の評価が
特に重要となってきている。例えば、図１３は、一様に
ボロン（Ｂ）をドープしたシリコン基板７にソース９及
びドレイン１１形成に用いられるひ素（Ａｓ）をイオン
注入した後にアニールをした時の不純物分布を示す概念
図であるが、同図に示すように、一様にドープされたボ
ロンがひ素のプロファイルの裾の部分で点欠陥などによ
り再分布し、その部分でボロンの濃度が変化するという
現象が明らかになっている。この時、同図（ａ）に示す
ようなチャネル長が十分大きい時には、このボロン濃度
変調領域（図中Ａで示す箇所）のチャネルに占める割合
は小さいので、その存在を無視することができるが、同
図（ｂ）に示すようなチャネル長が短い時には、この領
域のチャネルに占める割合が大きくなり、その存在を無
視することはできず、その結果、いわゆる逆ショートチ
ャネル効果が顕著になってしまう場合がある。かかる場
合に逆ショートチャネル効果を抑制するためにはボロン
濃度変調領域におけるボロンの分布、特に横方向の分布
を評価することは必要不可欠である。このように、ＬＳ
Ｉの微細化を進めるためには、ソース・ドレイン近傍の
局所的なチャネル不純物分布を評価することは非常に重
要である。
【０００４】ところが、従来より知られている不純物分
布を評価する方法である、２次イオン質量分析（ＳＩＭ
Ｓ：Secondary Ion Mass Spectroscopy ）、広がり抵抗
（ＳＲ：Spreading Resistance）測定、ＣＶ（Capacita
nce-Voltage ）測定（K.Iniewski and A.Jakubowski,"P
rocedure for determination of a linear approximati
on doping profile in a MOS structure,"Solid-State
Electron.,vol.30,no.3,p.295,1987. ）等では、図１３
に示すようなＭＯＳトランジスタのソース・ドレイン近
傍の局所的なチャネル不純物分布を直接測定することは
近年の微細化が進んだＭＯＳトランジスタにおいては困
難であった。というのは、２次イオン質量分析は深さ方
向分析には適しているが横方向分析には不向きであり、
また、広がり抵抗やＣＶ測定では正確な不純物分布まで
特定することができないからである。
布を評価する方法である、２次イオン質量分析（ＳＩＭ
Ｓ：Secondary Ion Mass Spectroscopy ）、広がり抵抗
（ＳＲ：Spreading Resistance）測定、ＣＶ（Capacita
nce-Voltage ）測定（K.Iniewski and A.Jakubowski,"P
rocedure for determination of a linear approximati
on doping profile in a MOS structure,"Solid-State
Electron.,vol.30,no.3,p.295,1987. ）等では、図１３
に示すようなＭＯＳトランジスタのソース・ドレイン近
傍の局所的なチャネル不純物分布を直接測定することは
近年の微細化が進んだＭＯＳトランジスタにおいては困
難であった。というのは、２次イオン質量分析は深さ方
向分析には適しているが横方向分析には不向きであり、
また、広がり抵抗やＣＶ測定では正確な不純物分布まで
特定することができないからである。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の不純物評価方法では、ＬＳＩの微細化を進めていくに
当たって非常に重要であるＭＯＳトランジスタのソース
・ドレイン近傍のチャネル不純物分布を評価することは
できなかった。
の不純物評価方法では、ＬＳＩの微細化を進めていくに
当たって非常に重要であるＭＯＳトランジスタのソース
・ドレイン近傍のチャネル不純物分布を評価することは
できなかった。
【０００６】本発明は上記事情に鑑みて成されたもので
あり、その目的は、ＭＯＳトランジスタのソース・ドレ
イン近傍における不純物分布を非破壊かつ正確に評価す
ることができる不純物評価方法及びその装置、並びに、
半導体製造工程において、ＭＯＳトランジスタのソース
・ドレイン近傍等の局所的な不純物分布を評価し、その
評価結果に基づき製造条件を変更し、所望の電気的特性
を有するＭＯＳトランジスタを製造することができる半
導体製造方法及びその装置を提供することにある。
あり、その目的は、ＭＯＳトランジスタのソース・ドレ
イン近傍における不純物分布を非破壊かつ正確に評価す
ることができる不純物評価方法及びその装置、並びに、
半導体製造工程において、ＭＯＳトランジスタのソース
・ドレイン近傍等の局所的な不純物分布を評価し、その
評価結果に基づき製造条件を変更し、所望の電気的特性
を有するＭＯＳトランジスタを製造することができる半
導体製造方法及びその装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに請求項１記載の発明は、素子形状、不純物分布等の
デバイス構造のシミュレーション結果に基づいて電気的
特性のシミュレーションを行い、その結果と実測値とを
比較してＭＯＳトランジスタの不純物分布の評価を行う
不純物分布評価方法であって、前記ＭＯＳトランジスタ
のしきい値についてのシミュレーション結果と実測値と
が一致しない場合には、一致するようにチャネル不純物
濃度のシミュレーション結果の補正を行う第１のステッ
プと、前記ＭＯＳトランジスタのＩsub 、Ｉd 、Ｖd の
シミュレーション結果及びＶdsatの実測値を用いてＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、該特性
がゲート電圧に依存しない同一の線とならない場合に
は、前記ＭＯＳトランジスタのソース・ドレイン近傍の
チャネル不純物濃度領域を設定し、前記特性が同一の線
となるように該領域の濃度を決定し、前記ＭＯＳトラン
ジスタの五極管特性についてのシミュレーション結果と
実測値とが一致するように前記領域のチャネル方向の幅
を決定する第２のステップと、前記ＭＯＳトランジスタ
のＩsub ／Ｉd -１／（Ｖd −Ｖdsat）特性についての
シミュレーション結果と実測値とが一致しない場合に
は、一致するように前記ＭＯＳトランジスタのソース・
ドレインの横方向拡散分布の補正を行う第３のステップ
とを少なくとも具備することを特徴とする。
めに請求項１記載の発明は、素子形状、不純物分布等の
デバイス構造のシミュレーション結果に基づいて電気的
特性のシミュレーションを行い、その結果と実測値とを
比較してＭＯＳトランジスタの不純物分布の評価を行う
不純物分布評価方法であって、前記ＭＯＳトランジスタ
のしきい値についてのシミュレーション結果と実測値と
が一致しない場合には、一致するようにチャネル不純物
濃度のシミュレーション結果の補正を行う第１のステッ
プと、前記ＭＯＳトランジスタのＩsub 、Ｉd 、Ｖd の
シミュレーション結果及びＶdsatの実測値を用いてＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、該特性
がゲート電圧に依存しない同一の線とならない場合に
は、前記ＭＯＳトランジスタのソース・ドレイン近傍の
チャネル不純物濃度領域を設定し、前記特性が同一の線
となるように該領域の濃度を決定し、前記ＭＯＳトラン
ジスタの五極管特性についてのシミュレーション結果と
実測値とが一致するように前記領域のチャネル方向の幅
を決定する第２のステップと、前記ＭＯＳトランジスタ
のＩsub ／Ｉd -１／（Ｖd −Ｖdsat）特性についての
シミュレーション結果と実測値とが一致しない場合に
は、一致するように前記ＭＯＳトランジスタのソース・
ドレインの横方向拡散分布の補正を行う第３のステップ
とを少なくとも具備することを特徴とする。
【０００８】請求項２記載の発明は、ＭＯＳトランジス
タの電気的特性測定を行う測定装置と、前記測定装置の
測定結果を格納するデータ格納部と、前記測定装置及び
データ格納部の制御を行うと共に、素子形状、不純物分
布等のデバイス構造のシミュレーション結果に基づいて
電気的特性のシミュレーションを行い、その結果と実測
値とを比較してＭＯＳトランジスタの不純物分布の評価
を行う計算機とを少なくとも具備する不純物分布評価装
置であって、前記計算機が、前記ＭＯＳトランジスタの
しきい値についてのシミュレーション結果と実測値とが
一致しない場合には、一致するようにチャネル不純物濃
度のシミュレーション結果の補正を行い、前記ＭＯＳト
ランジスタのＩsub 、Ｉd 、Ｖd のシミュレーション結
果及びＶdsatの実測値を用いてＩsub ／Ｉd - １／（Ｖ
d −Ｖdsat）特性を求め、該特性がゲート電圧に依存し
ない同一の線とならない場合には、前記ＭＯＳトランジ
スタのソース・ドレイン近傍のチャネル不純物濃度領域
を設定し、前記特性が同一の線となるように該領域の濃
度を決定し、前記ＭＯＳトランジスタの五極管特性につ
いてのシミュレーション結果と実測値とが一致するよう
に前記領域のチャネル方向の幅を決定し、前記ＭＯＳト
ランジスタのＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性
についてのシミュレーション結果と実測値とが一致しな
い場合には、一致するように前記ＭＯＳトランジスタの
ソース・ドレインの横方向拡散分布の補正を行うことを
特徴とする。
タの電気的特性測定を行う測定装置と、前記測定装置の
測定結果を格納するデータ格納部と、前記測定装置及び
データ格納部の制御を行うと共に、素子形状、不純物分
布等のデバイス構造のシミュレーション結果に基づいて
電気的特性のシミュレーションを行い、その結果と実測
値とを比較してＭＯＳトランジスタの不純物分布の評価
を行う計算機とを少なくとも具備する不純物分布評価装
置であって、前記計算機が、前記ＭＯＳトランジスタの
しきい値についてのシミュレーション結果と実測値とが
一致しない場合には、一致するようにチャネル不純物濃
度のシミュレーション結果の補正を行い、前記ＭＯＳト
ランジスタのＩsub 、Ｉd 、Ｖd のシミュレーション結
果及びＶdsatの実測値を用いてＩsub ／Ｉd - １／（Ｖ
d −Ｖdsat）特性を求め、該特性がゲート電圧に依存し
ない同一の線とならない場合には、前記ＭＯＳトランジ
スタのソース・ドレイン近傍のチャネル不純物濃度領域
を設定し、前記特性が同一の線となるように該領域の濃
度を決定し、前記ＭＯＳトランジスタの五極管特性につ
いてのシミュレーション結果と実測値とが一致するよう
に前記領域のチャネル方向の幅を決定し、前記ＭＯＳト
ランジスタのＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性
についてのシミュレーション結果と実測値とが一致しな
い場合には、一致するように前記ＭＯＳトランジスタの
ソース・ドレインの横方向拡散分布の補正を行うことを
特徴とする。
【０００９】上記構成によれば、ＭＯＳトランジスタの
電気的特性についてのシミュレーション結果と実測値と
を比較することで、非破壊かつ容易にＭＯＳトランジス
タのソース・ドレイン近傍の不純物分布の評価を行うこ
とができる。
電気的特性についてのシミュレーション結果と実測値と
を比較することで、非破壊かつ容易にＭＯＳトランジス
タのソース・ドレイン近傍の不純物分布の評価を行うこ
とができる。
【００１０】請求項３記載の発明は、素子形状、不純物
分布等のデバイス構造のシミュレーション結果に基づい
て電気的特性のシミュレーションを行い、その結果と実
測値とを比較してＭＯＳトランジスタの不純物分布の評
価を行い、その評価結果に基づいて製造条件を変更する
半導体製造方法であって、前記ＭＯＳトランジスタのし
きい値についてのシミュレーション結果と実測値とが一
致しない場合には、一致するようにチャネル不純物濃度
のシミュレーション結果の補正を行う第１のステップ
と、前記ＭＯＳトランジスタのＩsub 、Ｉd 、Ｖd のシ
ミュレーション結果及びＶdsatの実測値を用いてＩsub
／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、該特性がゲ
ート電圧に依存しない同一の線とならない場合には、前
記ＭＯＳトランジスタのソース・ドレイン近傍のチャネ
ル不純物濃度領域を設定し、前記特性が同一の線となる
ように該領域の濃度を決定し、前記ＭＯＳトランジスタ
の五極管特性についてのシミュレーション結果と実測値
とが一致するように前記領域のチャネル方向の幅を決定
する第２のステップと、前記ＭＯＳトランジスタのＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性についてのシミ
ュレーション結果と実測値とが一致しない場合には、一
致するように前記ＭＯＳトランジスタのソース・ドレイ
ンの横方向拡散分布の補正を行う第３のステップと、前
記第１のステップ〜第３のステップの評価結果に基づい
て製造条件を変更する第４のステップとを少なくとも具
備することを特徴とする。
分布等のデバイス構造のシミュレーション結果に基づい
て電気的特性のシミュレーションを行い、その結果と実
測値とを比較してＭＯＳトランジスタの不純物分布の評
価を行い、その評価結果に基づいて製造条件を変更する
半導体製造方法であって、前記ＭＯＳトランジスタのし
きい値についてのシミュレーション結果と実測値とが一
致しない場合には、一致するようにチャネル不純物濃度
のシミュレーション結果の補正を行う第１のステップ
と、前記ＭＯＳトランジスタのＩsub 、Ｉd 、Ｖd のシ
ミュレーション結果及びＶdsatの実測値を用いてＩsub
／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、該特性がゲ
ート電圧に依存しない同一の線とならない場合には、前
記ＭＯＳトランジスタのソース・ドレイン近傍のチャネ
ル不純物濃度領域を設定し、前記特性が同一の線となる
ように該領域の濃度を決定し、前記ＭＯＳトランジスタ
の五極管特性についてのシミュレーション結果と実測値
とが一致するように前記領域のチャネル方向の幅を決定
する第２のステップと、前記ＭＯＳトランジスタのＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性についてのシミ
ュレーション結果と実測値とが一致しない場合には、一
致するように前記ＭＯＳトランジスタのソース・ドレイ
ンの横方向拡散分布の補正を行う第３のステップと、前
記第１のステップ〜第３のステップの評価結果に基づい
て製造条件を変更する第４のステップとを少なくとも具
備することを特徴とする。
【００１１】請求項４記載の発明は、ＭＯＳトランジス
タの電気的特性測定を行う測定装置と、前記測定装置の
測定結果を格納するデータ格納部と、前記測定装置及び
データ格納部の制御を行うと共に、素子形状、不純物分
布等のデバイス構造のシミュレーション結果に基づいて
電気的特性のシミュレーションを行い、その結果と実測
値とを比較してＭＯＳトランジスタの不純物分布の評価
を行う計算機とを少なくとも具備し、前記計算機の評価
結果に基づいて製造条件を変更する半導体製造装置であ
って、前記計算機が、前記ＭＯＳトランジスタのしきい
値についてのシミュレーション結果と実測値とが一致し
ない場合には、一致するようにチャネル不純物濃度のシ
ミュレーション結果の補正を行い、前記ＭＯＳトランジ
スタのＩsub 、Ｉd 、Ｖd のシミュレーション結果及び
Ｖdsatの実測値を用いてＩsub ／Ｉd - １／（Ｖd −Ｖ
dsat）特性を求め、該特性がゲート電圧に依存しない同
一の線とならない場合には、前記ＭＯＳトランジスタの
ソース・ドレイン近傍のチャネル不純物濃度領域を設定
し、前記特性が同一の線となるように該領域の濃度を決
定し、前記ＭＯＳトランジスタの五極管特性についての
シミュレーション結果と実測値とが一致するように前記
領域のチャネル方向の幅を決定し、前記ＭＯＳトランジ
スタのＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性につい
てのシミュレーション結果と実測値とが一致しない場合
には、一致するように前記ＭＯＳトランジスタのソース
・ドレインの横方向拡散分布の補正を行うことを特徴と
する。
タの電気的特性測定を行う測定装置と、前記測定装置の
測定結果を格納するデータ格納部と、前記測定装置及び
データ格納部の制御を行うと共に、素子形状、不純物分
布等のデバイス構造のシミュレーション結果に基づいて
電気的特性のシミュレーションを行い、その結果と実測
値とを比較してＭＯＳトランジスタの不純物分布の評価
を行う計算機とを少なくとも具備し、前記計算機の評価
結果に基づいて製造条件を変更する半導体製造装置であ
って、前記計算機が、前記ＭＯＳトランジスタのしきい
値についてのシミュレーション結果と実測値とが一致し
ない場合には、一致するようにチャネル不純物濃度のシ
ミュレーション結果の補正を行い、前記ＭＯＳトランジ
スタのＩsub 、Ｉd 、Ｖd のシミュレーション結果及び
Ｖdsatの実測値を用いてＩsub ／Ｉd - １／（Ｖd −Ｖ
dsat）特性を求め、該特性がゲート電圧に依存しない同
一の線とならない場合には、前記ＭＯＳトランジスタの
ソース・ドレイン近傍のチャネル不純物濃度領域を設定
し、前記特性が同一の線となるように該領域の濃度を決
定し、前記ＭＯＳトランジスタの五極管特性についての
シミュレーション結果と実測値とが一致するように前記
領域のチャネル方向の幅を決定し、前記ＭＯＳトランジ
スタのＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性につい
てのシミュレーション結果と実測値とが一致しない場合
には、一致するように前記ＭＯＳトランジスタのソース
・ドレインの横方向拡散分布の補正を行うことを特徴と
する。
【００１２】上記構成によれば、ＭＯＳトランジスタの
電気的特性についてのシミュレーション結果と実測値と
を比較することで、非破壊かつ容易にＭＯＳトランジス
タのソース・ドレイン近傍の不純物分布の評価を行い、
その評価結果に基づいて製造条件の変更を行うことがで
きるので、所望の電気的特性を有するＭＯＳトランジス
タを容易に製造することが可能となる。
電気的特性についてのシミュレーション結果と実測値と
を比較することで、非破壊かつ容易にＭＯＳトランジス
タのソース・ドレイン近傍の不純物分布の評価を行い、
その評価結果に基づいて製造条件の変更を行うことがで
きるので、所望の電気的特性を有するＭＯＳトランジス
タを容易に製造することが可能となる。
【００１３】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。図１は、本発明の第１の実施
の形態に係る不純物評価方法の処理手順を示すフローチ
ャート、図２は、本発明の第１の実施の形態に係る不純
物評価装置の構成を示す図である。
の形態について説明する。図１は、本発明の第１の実施
の形態に係る不純物評価方法の処理手順を示すフローチ
ャート、図２は、本発明の第１の実施の形態に係る不純
物評価装置の構成を示す図である。
【００１４】図２において、この不純物評価装置は、計
算機１と、データ格納部３と、測定装置５とを有し、そ
れぞれは直結され、若しくは、ネットワークによって接
続されている。
算機１と、データ格納部３と、測定装置５とを有し、そ
れぞれは直結され、若しくは、ネットワークによって接
続されている。
【００１５】ここで、計算機１は、測定装置５によるＭ
ＯＳトランジスタの電気的特性測定を制御し、測定装置
５からの測定結果をデータ格納部３に入力する。また、
与えられた製造条件に基づく素子形状、不純物分布のシ
ミュレーション、さらに、与えられた素子形状、不純物
分布に基づく電気的特性のシミュレーションを実行す
る。なお、計算機１を複数の計算機で構成し、例えば、
シミュレーションの実行、データ格納部３の制御及び測
定装置５の制御をそれぞれ異なる計算機で行うことが可
能である。この場合、それぞれの計算機は直結され、若
しくは、ネットワークによって接続される。
ＯＳトランジスタの電気的特性測定を制御し、測定装置
５からの測定結果をデータ格納部３に入力する。また、
与えられた製造条件に基づく素子形状、不純物分布のシ
ミュレーション、さらに、与えられた素子形状、不純物
分布に基づく電気的特性のシミュレーションを実行す
る。なお、計算機１を複数の計算機で構成し、例えば、
シミュレーションの実行、データ格納部３の制御及び測
定装置５の制御をそれぞれ異なる計算機で行うことが可
能である。この場合、それぞれの計算機は直結され、若
しくは、ネットワークによって接続される。
【００１６】データ格納部３は、測定装置５の測定結果
や計算機１のシミュレーション結果を一時的に格納し、
さらに、それらのデータは計算機１により検索・参照さ
れる。
や計算機１のシミュレーション結果を一時的に格納し、
さらに、それらのデータは計算機１により検索・参照さ
れる。
【００１７】測定装置５は、予め製造されたＭＯＳトラ
ンジスタの電気的特性を測定する。なお、製造された複
数のＭＯＳトランジスタの中から所定のトランジスタ
を、計算機１の制御により、選択し測定を行う機能を測
定装置５に備えることにより、不純物分布評価の効率を
向上させることが可能である。
ンジスタの電気的特性を測定する。なお、製造された複
数のＭＯＳトランジスタの中から所定のトランジスタ
を、計算機１の制御により、選択し測定を行う機能を測
定装置５に備えることにより、不純物分布評価の効率を
向上させることが可能である。
【００１８】次に、図１を参照して、上記不純物分布評
価装置の動作（すなわち、不純物分布評価方法）につい
て説明する。
価装置の動作（すなわち、不純物分布評価方法）につい
て説明する。
【００１９】まず、与えられたＭＯＳトランジスタのマ
スクデータ及び製造条件に基づいて素子形状及び不純物
分布を算出するシミュレーションを実行する（ステップ
１）。ここで、上記マスクデータ及び製造条件は、具体
的には、実際の製造工程で用いられるマスクデータ及び
製造条件がその製造工程順に並べられているものであ
り、例えば、マスクデータとしてライン・スペース幅、
製造条件として酸化拡散条件、不純物注入条件、エッチ
ング条件である。
スクデータ及び製造条件に基づいて素子形状及び不純物
分布を算出するシミュレーションを実行する（ステップ
１）。ここで、上記マスクデータ及び製造条件は、具体
的には、実際の製造工程で用いられるマスクデータ及び
製造条件がその製造工程順に並べられているものであ
り、例えば、マスクデータとしてライン・スペース幅、
製造条件として酸化拡散条件、不純物注入条件、エッチ
ング条件である。
【００２０】次に、上記ステップ１で求めた素子形状及
び不純物分布に基づいてＭＯＳトランジスタとしての電
気的特性を算出するシミュレーションを実行する（ステ
ップ２）。ここで、素子形状及び不純物分布として与え
られる具体的なパラメータとしては、例えば、チャネル
長、ゲート酸化膜厚、基板不純物濃度（チャネル不純物
濃度）、ソース・ドレインの接合深さである。また、シ
ミュレーションされるＭＯＳトランジスタの電気的特性
としては、図３に示すＭＯＳトランジスタの基板７、ソ
ース９、ドレイン１１及びゲート１３それぞれに流れる
基板電流Ｉsub、ソース電流Ｉs 、ドレイン電流Ｉd 及
びゲート電流Ｉg 、図４（ａ）に示すＭＯＳトランジス
タのＩd （ドレイン電流）−Ｖg （ゲート電圧）特性
（三極管特性）、図４（ｂ）に示すＩd （ドレイン電
流）−Ｖd （ドレイン電圧）特性（五極管特性）であ
る。なお、図４（ａ）のＶthはＭＯＳトランジスタのし
きい値電圧、図４（ｂ）のＶdsatはＭＯＳトランジスタ
のピンチオフ状態におけるドレイン飽和電圧を示してお
り、また、図３及び図４に示すＭＯＳトランジスタはｎ
チャネル・エンハンスメント型である。
び不純物分布に基づいてＭＯＳトランジスタとしての電
気的特性を算出するシミュレーションを実行する（ステ
ップ２）。ここで、素子形状及び不純物分布として与え
られる具体的なパラメータとしては、例えば、チャネル
長、ゲート酸化膜厚、基板不純物濃度（チャネル不純物
濃度）、ソース・ドレインの接合深さである。また、シ
ミュレーションされるＭＯＳトランジスタの電気的特性
としては、図３に示すＭＯＳトランジスタの基板７、ソ
ース９、ドレイン１１及びゲート１３それぞれに流れる
基板電流Ｉsub、ソース電流Ｉs 、ドレイン電流Ｉd 及
びゲート電流Ｉg 、図４（ａ）に示すＭＯＳトランジス
タのＩd （ドレイン電流）−Ｖg （ゲート電圧）特性
（三極管特性）、図４（ｂ）に示すＩd （ドレイン電
流）−Ｖd （ドレイン電圧）特性（五極管特性）であ
る。なお、図４（ａ）のＶthはＭＯＳトランジスタのし
きい値電圧、図４（ｂ）のＶdsatはＭＯＳトランジスタ
のピンチオフ状態におけるドレイン飽和電圧を示してお
り、また、図３及び図４に示すＭＯＳトランジスタはｎ
チャネル・エンハンスメント型である。
【００２１】次に、実際の製造工程において製造された
ＭＯＳトランジスタについて、上記ステップ２で述べた
電気的特性の測定を行う（ステップ３）。
ＭＯＳトランジスタについて、上記ステップ２で述べた
電気的特性の測定を行う（ステップ３）。
【００２２】次に、上記ステップ２で算出されたＭＯＳ
トランジスタのしきい値電圧Ｖthのシミュレーション結
果と上記ステップ３で測定されたしきい値電圧Ｖthの実
測値とが一致するか否かを判定する（ステップ４）。一
致すると判定した場合には、後記ステップ７に進み、一
致しないと判定した場合には、後記ステップ５に進む。
トランジスタのしきい値電圧Ｖthのシミュレーション結
果と上記ステップ３で測定されたしきい値電圧Ｖthの実
測値とが一致するか否かを判定する（ステップ４）。一
致すると判定した場合には、後記ステップ７に進み、一
致しないと判定した場合には、後記ステップ５に進む。
【００２３】次に、上記ステップ４において一致しない
と判定された場合には、上記ステップ１においてシミュ
レーションにより算出されたチャネル不純物濃度に対し
て補正を行い、上記しきい値電圧Ｖthを一致させる（ス
テップ５）。ここで、チャネル不純物濃度の補正の方法
としては種々の手法を挙げることができるが、例えば、
上記ステップ１における素子形状・不純物分布のシミュ
レーションにおいて不純物注入条件であるドーズ量、加
速エネルギー、酸化拡散条件であるアニール時間、温度
等を調節し、しきい値電圧Ｖthが一致するチャネル不純
物濃度を算出する方法や、製造されたＭＯＳトランジス
タのＣＶ測定、しきい値電圧の基板不純物濃度（チャネ
ル不純物濃度）依存性により正確なチャネル不純物濃度
を求める方法等がある。なお、本ステップにおいては、
しきい値電圧Ｖthについてのシミュレーション結果と実
測値とが一致しない原因としてチャネル不純物濃度のみ
に着目しているが、実際には、かかるしきい値電圧Ｖth
の不一致の原因としては上記チャネル不純物濃度以外に
ゲート酸化膜の膜厚異常とゲート電極の仕事関数異常が
考えられる。しかしながら、前者はＣＶ測定等により容
易に知ることができ、後者はしきい値電圧Ｖthを大幅に
は変化させないことから、本実施の形態では考慮しな
い。
と判定された場合には、上記ステップ１においてシミュ
レーションにより算出されたチャネル不純物濃度に対し
て補正を行い、上記しきい値電圧Ｖthを一致させる（ス
テップ５）。ここで、チャネル不純物濃度の補正の方法
としては種々の手法を挙げることができるが、例えば、
上記ステップ１における素子形状・不純物分布のシミュ
レーションにおいて不純物注入条件であるドーズ量、加
速エネルギー、酸化拡散条件であるアニール時間、温度
等を調節し、しきい値電圧Ｖthが一致するチャネル不純
物濃度を算出する方法や、製造されたＭＯＳトランジス
タのＣＶ測定、しきい値電圧の基板不純物濃度（チャネ
ル不純物濃度）依存性により正確なチャネル不純物濃度
を求める方法等がある。なお、本ステップにおいては、
しきい値電圧Ｖthについてのシミュレーション結果と実
測値とが一致しない原因としてチャネル不純物濃度のみ
に着目しているが、実際には、かかるしきい値電圧Ｖth
の不一致の原因としては上記チャネル不純物濃度以外に
ゲート酸化膜の膜厚異常とゲート電極の仕事関数異常が
考えられる。しかしながら、前者はＣＶ測定等により容
易に知ることができ、後者はしきい値電圧Ｖthを大幅に
は変化させないことから、本実施の形態では考慮しな
い。
【００２４】次に、上記ステップ５で補正されたチャネ
ル不純物濃度を用いて、再び、上記ステップ２で行った
ＭＯＳトランジスタの電気的特性のシミュレーションを
実行する（ステップ６）。
ル不純物濃度を用いて、再び、上記ステップ２で行った
ＭＯＳトランジスタの電気的特性のシミュレーションを
実行する（ステップ６）。
【００２５】次に、上記ステップ４において一致すると
判定した場合には上記ステップ２で算出された電気的特
性のシミュレーション結果を、一致しないと判定した場
合には上記ステップ６で算出されたシミュレーション結
果をそれぞれ用いて、ｌｎ（Ｉsub ／Ｉd ）を１／（Ｖ
d −Ｖdsat）に対してプロットし、Ｉsub ／Ｉd - １／
（Ｖd −Ｖdsat）特性を求め、この特性がゲート電圧Ｖ
g に依存しない同一の線で表わされるか否かを判定す
る。ただし、ドレイン飽和電圧Ｖdsatのみは、上記シミ
ュレーション結果ではなく、上記ステップ３で求められ
たドレイン飽和電圧Ｖdsatの実測値を用いる（ステップ
７）。同一線上であると判定した場合には、後記ステッ
プ１０に進み、同一線上にないと判定した場合には、後
記ステップ８に進む。
判定した場合には上記ステップ２で算出された電気的特
性のシミュレーション結果を、一致しないと判定した場
合には上記ステップ６で算出されたシミュレーション結
果をそれぞれ用いて、ｌｎ（Ｉsub ／Ｉd ）を１／（Ｖ
d −Ｖdsat）に対してプロットし、Ｉsub ／Ｉd - １／
（Ｖd −Ｖdsat）特性を求め、この特性がゲート電圧Ｖ
g に依存しない同一の線で表わされるか否かを判定す
る。ただし、ドレイン飽和電圧Ｖdsatのみは、上記シミ
ュレーション結果ではなく、上記ステップ３で求められ
たドレイン飽和電圧Ｖdsatの実測値を用いる（ステップ
７）。同一線上であると判定した場合には、後記ステッ
プ１０に進み、同一線上にないと判定した場合には、後
記ステップ８に進む。
【００２６】次に、上記ステップ７において同一線上に
ないと判定した場合には、まず、ソース・ドレイン近傍
のチャネル不純物濃度が上記ステップ１またはステップ
５で求められたチャネル不純物濃度とは異なっていると
判断し、図５に示すように、ソース・ドレイン近傍のチ
ャネル不純物濃度領域１５を設定し、ソース・ドレイン
近傍のチャネル不純物濃度の補正を行う（ステップ
８）。ここで、このソース・ドレイン近傍のチャネル不
純物濃度領域１５は、チャネル方向には少なくともドレ
イン１１の空乏層と同程度若しくはそれ以上の寸法、深
さ方向には少なくとも反転層幅と同程度若しくはそれ以
上の寸法であり、また、その形状は同図（ａ）に示すよ
うにポケット状に設定してもよいし、同図（ｂ）に示す
ように矩形状でもよい。上記ソース・ドレイン近傍のチ
ャネル不純物濃度領域１５の不純物濃度は、Ｉsub ／Ｉ
d - １／（Ｖd −Ｖdsat）特性が同一線上になるように
決定される。この決定方法としては、例えば、上記ステ
ップ２で述べた電気的特性のシミュレーションを実行
し、Ｉsub ／Ｉd - １／（Ｖd −Ｖdsat）特性が同一線
上になるように上記ソース・ドレイン近傍のチャネル不
純物濃度領域１５の不純物濃度を決定する方法がある。
また、上記ソース・ドレイン近傍のチャネル不純物濃度
領域１５のチャネル方向の幅は、上記ステップ３で測定
された五極管特性と一致するように決定される。この決
定方法としては、例えば、上記ステップ２で述べた電気
的特性のシミュレーションを実行し、五極管特性のシミ
ュレーション結果を上記ステップ３で測定された五極管
特性と一致するように上記ソース・ドレイン近傍のチャ
ネル不純物濃度領域１５のチャネル方向の幅を決定する
方法がある。
ないと判定した場合には、まず、ソース・ドレイン近傍
のチャネル不純物濃度が上記ステップ１またはステップ
５で求められたチャネル不純物濃度とは異なっていると
判断し、図５に示すように、ソース・ドレイン近傍のチ
ャネル不純物濃度領域１５を設定し、ソース・ドレイン
近傍のチャネル不純物濃度の補正を行う（ステップ
８）。ここで、このソース・ドレイン近傍のチャネル不
純物濃度領域１５は、チャネル方向には少なくともドレ
イン１１の空乏層と同程度若しくはそれ以上の寸法、深
さ方向には少なくとも反転層幅と同程度若しくはそれ以
上の寸法であり、また、その形状は同図（ａ）に示すよ
うにポケット状に設定してもよいし、同図（ｂ）に示す
ように矩形状でもよい。上記ソース・ドレイン近傍のチ
ャネル不純物濃度領域１５の不純物濃度は、Ｉsub ／Ｉ
d - １／（Ｖd −Ｖdsat）特性が同一線上になるように
決定される。この決定方法としては、例えば、上記ステ
ップ２で述べた電気的特性のシミュレーションを実行
し、Ｉsub ／Ｉd - １／（Ｖd −Ｖdsat）特性が同一線
上になるように上記ソース・ドレイン近傍のチャネル不
純物濃度領域１５の不純物濃度を決定する方法がある。
また、上記ソース・ドレイン近傍のチャネル不純物濃度
領域１５のチャネル方向の幅は、上記ステップ３で測定
された五極管特性と一致するように決定される。この決
定方法としては、例えば、上記ステップ２で述べた電気
的特性のシミュレーションを実行し、五極管特性のシミ
ュレーション結果を上記ステップ３で測定された五極管
特性と一致するように上記ソース・ドレイン近傍のチャ
ネル不純物濃度領域１５のチャネル方向の幅を決定する
方法がある。
【００２７】次に、上記ステップ８で補正されたソース
・ドレイン近傍のチャネル不純物濃度を用いて、再び、
上記ステップ２で行ったＭＯＳトランジスタの電気的特
性のシミュレーションを実行する（ステップ９）。
・ドレイン近傍のチャネル不純物濃度を用いて、再び、
上記ステップ２で行ったＭＯＳトランジスタの電気的特
性のシミュレーションを実行する（ステップ９）。
【００２８】次に、上記ステップ７において同一線上に
あると判定した場合には上記ステップ２または上記ステ
ップ６で算出された電気的特性のシミュレーション結果
を、同一線上にないと判定した場合には上記ステップ９
で算出されたシミュレーション結果をそれぞれ用いたＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、上記ス
テップ３で測定した電気的特性の実測値を用いたＩsub
／Ｉd - １／（Ｖd −Ｖdsat）特性と一致するか否かを
判定する（ステップ１０）。一致すると判定した場合に
は、ここで終了し、一致しないと判定した場合には、後
記ステップ１１に進む。
あると判定した場合には上記ステップ２または上記ステ
ップ６で算出された電気的特性のシミュレーション結果
を、同一線上にないと判定した場合には上記ステップ９
で算出されたシミュレーション結果をそれぞれ用いたＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求め、上記ス
テップ３で測定した電気的特性の実測値を用いたＩsub
／Ｉd - １／（Ｖd −Ｖdsat）特性と一致するか否かを
判定する（ステップ１０）。一致すると判定した場合に
は、ここで終了し、一致しないと判定した場合には、後
記ステップ１１に進む。
【００２９】最後に、上記ステップ１０において一致し
ないと判定した場合には、実測値と一致するようにソー
ス・ドレインの横方向拡散分布の補正を行い、終了する
（ステップ１１）。
ないと判定した場合には、実測値と一致するようにソー
ス・ドレインの横方向拡散分布の補正を行い、終了する
（ステップ１１）。
【００３０】次に、上述した不純物分布評価方法の適用
例について図面を用いて説明する。なお、図１に示すス
テップ１〜ステップ３までは予め終了しているものとす
る。最初に、ｎ型ＭＯＳトランジスタを例として説明す
る。
例について図面を用いて説明する。なお、図１に示すス
テップ１〜ステップ３までは予め終了しているものとす
る。最初に、ｎ型ＭＯＳトランジスタを例として説明す
る。
【００３１】図６は、ｎ型ＭＯＳトランジスタの三極管
特性（Ｌ＝２０μｍ、Ｗ＝１００μｍ、Ｖd ＝５０ｍ
Ｖ）を示す図である。同図において、上記ステップ２で
算出されたしきい値電圧Ｖthのシミュレーション結果は
上記ステップ３で求めたしきい値電圧Ｖthの実測値より
も低くなっている。従って、上記ステップ４において一
致しないと判定され、上記ステップ５において上記チャ
ネル不純物濃度に対して補正を行い、上記しきい値電圧
Ｖthを一致させる。
特性（Ｌ＝２０μｍ、Ｗ＝１００μｍ、Ｖd ＝５０ｍ
Ｖ）を示す図である。同図において、上記ステップ２で
算出されたしきい値電圧Ｖthのシミュレーション結果は
上記ステップ３で求めたしきい値電圧Ｖthの実測値より
も低くなっている。従って、上記ステップ４において一
致しないと判定され、上記ステップ５において上記チャ
ネル不純物濃度に対して補正を行い、上記しきい値電圧
Ｖthを一致させる。
【００３２】図７は、上記ｎ型ＭＯＳトランジスタのＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性（Ｌ＝２０μ
ｍ、Ｗ＝１００μｍ）を示す図である。同図において、
上記ステップ５で上記チャネル不純物濃度に対して補正
を行う前の特性と比べて、補正後の特性は十分同一線上
にあると見なすことができる。従って、上記ステップ７
において同一線上にあると判定され、上記ステップ１０
に進む。さらに、同図において、上記Ｉsub ／Ｉd - １
／（Ｖd −Ｖdsat）特性は実測値と良好に一致するの
で、上記ステップ１０において一致すると判定し、不純
物分布評価は終了する。
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性（Ｌ＝２０μ
ｍ、Ｗ＝１００μｍ）を示す図である。同図において、
上記ステップ５で上記チャネル不純物濃度に対して補正
を行う前の特性と比べて、補正後の特性は十分同一線上
にあると見なすことができる。従って、上記ステップ７
において同一線上にあると判定され、上記ステップ１０
に進む。さらに、同図において、上記Ｉsub ／Ｉd - １
／（Ｖd −Ｖdsat）特性は実測値と良好に一致するの
で、上記ステップ１０において一致すると判定し、不純
物分布評価は終了する。
【００３３】次に、ｐ型ＭＯＳトランジスタを例として
説明する。
説明する。
【００３４】図８は、ｐ型ＭＯＳトランジスタの三極管
特性（Ｌ＝２０μｍ、Ｗ＝１００μｍ、Ｖd ＝−５０ｍ
Ｖ）を示す図である。同図において、上記ステップ２で
算出されたしきい値電圧Ｖthのシミュレーション結果は
上記ステップ３で求めたしきい値電圧Ｖthの実測値と良
好に一致する。従って、上記ステップ４において一致す
ると判定され、上記ステップ７に進む。
特性（Ｌ＝２０μｍ、Ｗ＝１００μｍ、Ｖd ＝−５０ｍ
Ｖ）を示す図である。同図において、上記ステップ２で
算出されたしきい値電圧Ｖthのシミュレーション結果は
上記ステップ３で求めたしきい値電圧Ｖthの実測値と良
好に一致する。従って、上記ステップ４において一致す
ると判定され、上記ステップ７に進む。
【００３５】図９は、上記ｐ型ＭＯＳトランジスタのＩ
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性（Ｌ＝２０μ
ｍ、Ｗ＝１００μｍ）を示す図である。同図において、
上記ステップ２で算出された電気的特性のシミュレーシ
ョン結果によるＩsub ／Ｉd -１／（Ｖd −Ｖdsat）特
性はゲート電圧Ｖg によって変わっている。従って、上
記ステップ７において同一線上にないと判定し、上記ス
テップ８において、上記ソース・ドレイン近傍のチャネ
ル不純物濃度の補正を行い、上記特性を同一線上にの
せ、五極管特性を実測値と一致させる（図１０参照）。
sub ／Ｉd - １／（Ｖd −Ｖdsat）特性（Ｌ＝２０μ
ｍ、Ｗ＝１００μｍ）を示す図である。同図において、
上記ステップ２で算出された電気的特性のシミュレーシ
ョン結果によるＩsub ／Ｉd -１／（Ｖd −Ｖdsat）特
性はゲート電圧Ｖg によって変わっている。従って、上
記ステップ７において同一線上にないと判定し、上記ス
テップ８において、上記ソース・ドレイン近傍のチャネ
ル不純物濃度の補正を行い、上記特性を同一線上にの
せ、五極管特性を実測値と一致させる（図１０参照）。
【００３６】さらに、図９において、上記ソース・ドレ
イン近傍のチャネル不純物濃度の補正後のＩsub ／Ｉd
- １／（Ｖd −Ｖdsat）特性は実測値と良好に一致して
いるので、上記ステップ１０において一致すると判定さ
れ、不純物分布評価は終了する。
イン近傍のチャネル不純物濃度の補正後のＩsub ／Ｉd
- １／（Ｖd −Ｖdsat）特性は実測値と良好に一致して
いるので、上記ステップ１０において一致すると判定さ
れ、不純物分布評価は終了する。
【００３７】次に、本発明の第２の実施の形態について
説明する。図１１は、本発明の第２の実施の形態に係る
半導体製造方法の処理手順を示すフローチャート、図１
２は、本発明の第２の実施の形態に係る半導体製造装置
の構成を示す図である。なお、図２と同一部分には同一
符号が付してある。
説明する。図１１は、本発明の第２の実施の形態に係る
半導体製造方法の処理手順を示すフローチャート、図１
２は、本発明の第２の実施の形態に係る半導体製造装置
の構成を示す図である。なお、図２と同一部分には同一
符号が付してある。
【００３８】図１２において、この半導体製造装置１７
は、上述した第１の実施の形態に係る不純物分布評価装
置を備え、その評価結果に基づいて製造条件を変更する
ことができるようにしたものである。すなわち、本実施
の形態に係る半導体製造装置１７は、半導体製造工程に
おいて製造されたＭＯＳトランジスタが所望の電気的特
性を得ることができなかった場合には、上述した不純物
評価装置によりＭＯＳトランジスタのソース・ドレイン
近傍の不純物分布の評価を実行し、その評価結果の基づ
き製造条件を変更することにより、ＭＯＳトランジスタ
のソース・ドレイン近傍のチャネル不純物分布に起因す
る問題を回避し、所望の電気的特性を有するＭＯＳトラ
ンジスタを製造することができるのである。
は、上述した第１の実施の形態に係る不純物分布評価装
置を備え、その評価結果に基づいて製造条件を変更する
ことができるようにしたものである。すなわち、本実施
の形態に係る半導体製造装置１７は、半導体製造工程に
おいて製造されたＭＯＳトランジスタが所望の電気的特
性を得ることができなかった場合には、上述した不純物
評価装置によりＭＯＳトランジスタのソース・ドレイン
近傍の不純物分布の評価を実行し、その評価結果の基づ
き製造条件を変更することにより、ＭＯＳトランジスタ
のソース・ドレイン近傍のチャネル不純物分布に起因す
る問題を回避し、所望の電気的特性を有するＭＯＳトラ
ンジスタを製造することができるのである。
【００３９】ここで、半導体製造装置１７には、例え
ば、イオン注入装置、拡散炉、エッチング装置が適用さ
れ、その変更対象となる製造条件としては、イオン注入
装置においてはドーズ量、加速エネルギー、拡散炉にお
いては拡散時間、拡散温度、雰囲気ガス、エッチング装
置においてはエッチング時のプラズマ状態、エッチング
ガス等である。
ば、イオン注入装置、拡散炉、エッチング装置が適用さ
れ、その変更対象となる製造条件としては、イオン注入
装置においてはドーズ量、加速エネルギー、拡散炉にお
いては拡散時間、拡散温度、雰囲気ガス、エッチング装
置においてはエッチング時のプラズマ状態、エッチング
ガス等である。
【００４０】以下、上記半導体製造装置の動作（すなわ
ち、半導体製造方法）について説明する。
ち、半導体製造方法）について説明する。
【００４１】まず、ロットが半導体製造工程に投入され
る（ステップ２１）。
る（ステップ２１）。
【００４２】次に、半導体製造工程においてＬＳＩが形
成される（ステップ２２）。ここで、この半導体製造工
程でＬＳＩを形成する複数の製造装置には本発明の第２
の実施の形態に係る半導体製造装置が含まれる。
成される（ステップ２２）。ここで、この半導体製造工
程でＬＳＩを形成する複数の製造装置には本発明の第２
の実施の形態に係る半導体製造装置が含まれる。
【００４３】次に、製造されたＬＳＩを構成するＭＯＳ
トランジスタの電気的特性を測定する（ステップ２
３）。ここで、測定される項目としては、ＭＯＳトラン
ジスタのしきい値電圧、駆動力、基板電流、ゲート電流
等である。
トランジスタの電気的特性を測定する（ステップ２
３）。ここで、測定される項目としては、ＭＯＳトラン
ジスタのしきい値電圧、駆動力、基板電流、ゲート電流
等である。
【００４４】次に、上記ステップ２３の測定結果が予め
設定されている値と比べて異常であるか否かを判定する
（ステップ２４）。ここで、異常がなければ終了し、異
常があれば後記ステップ２５に進む。
設定されている値と比べて異常であるか否かを判定する
（ステップ２４）。ここで、異常がなければ終了し、異
常があれば後記ステップ２５に進む。
【００４５】次に、上述した本発明の第２の実施の形態
に係る不純物分布評価装置によりＭＯＳトランジスタの
ソース・ドレイン近傍のチャネル不純物分布の評価を実
行する（ステップ２５）。
に係る不純物分布評価装置によりＭＯＳトランジスタの
ソース・ドレイン近傍のチャネル不純物分布の評価を実
行する（ステップ２５）。
【００４６】次に、上記ステップ２５の評価結果に基づ
き製造条件を変更し、ソース・ドレイン近傍のチャネル
不純物分布に起因する問題を回避できるように、半導体
製造装置１７の製造条件を変更する（ステップ２６）。
き製造条件を変更し、ソース・ドレイン近傍のチャネル
不純物分布に起因する問題を回避できるように、半導体
製造装置１７の製造条件を変更する（ステップ２６）。
【００４７】最後の上記ステップ２１〜ステップ２６ま
でをステップ２４において異常がないと判定されるまで
繰り返す。
でをステップ２４において異常がないと判定されるまで
繰り返す。
【００４８】
【発明の効果】以上説明したように本発明によれば、従
来の不純物評価方法では困難であったＭＯＳトランジス
タのソース・ドレインの近傍の局所的な不純物分布の評
価を非破壊かつ容易に行うことができるので、ソース・
ドレイン近傍の不純物分布に起因する問題を回避するこ
とが可能となる。
来の不純物評価方法では困難であったＭＯＳトランジス
タのソース・ドレインの近傍の局所的な不純物分布の評
価を非破壊かつ容易に行うことができるので、ソース・
ドレイン近傍の不純物分布に起因する問題を回避するこ
とが可能となる。
【００４９】また、ソース・ドレイン近傍の不純物分布
の評価結果に基づいて製造条件を変更すれば、容易に所
望の電気的特性を有するＭＯＳトランジスタの製造が可
能となり、それにより、開発期間の短縮、大幅なコスト
の低減を図ることが可能となる。
の評価結果に基づいて製造条件を変更すれば、容易に所
望の電気的特性を有するＭＯＳトランジスタの製造が可
能となり、それにより、開発期間の短縮、大幅なコスト
の低減を図ることが可能となる。
【図１】本発明の第１の実施の形態に係る不純物評価方
法の処理手順を示すフローチャートである。
法の処理手順を示すフローチャートである。
【図２】本発明の第１の実施の形態に係る不純物評価装
置の構成を示す図である。
置の構成を示す図である。
【図３】ＭＯＳトランジスタの基板、ソース、ドレイン
及びゲートそれぞれに流れる基板電流Ｉsub 、ソース電
流Ｉs 、ドレイン電流Ｉd 及びゲート電流Ｉg を説明す
るための図である。
及びゲートそれぞれに流れる基板電流Ｉsub 、ソース電
流Ｉs 、ドレイン電流Ｉd 及びゲート電流Ｉg を説明す
るための図である。
【図４】（ａ）は、ＭＯＳトランジスタのＩd （ドレイ
ン電流）−Ｖg （ゲート電圧）特性（三極管特性）を示
す図、（ｂ）は、Ｉd （ドレイン電流）−Ｖd （ドレイ
ン電圧）特性（五極管特性）を示す図である。
ン電流）−Ｖg （ゲート電圧）特性（三極管特性）を示
す図、（ｂ）は、Ｉd （ドレイン電流）−Ｖd （ドレイ
ン電圧）特性（五極管特性）を示す図である。
【図５】ソース・ドレイン近傍のチャネル不純物濃度領
域を説明するための図である。
域を説明するための図である。
【図６】ｎ型ＭＯＳトランジスタの三極管特性（Ｌ＝２
０μｍ、Ｗ＝１００μｍ、Ｖd＝５０ｍＶ）を示す図で
ある。
０μｍ、Ｗ＝１００μｍ、Ｖd＝５０ｍＶ）を示す図で
ある。
【図７】ｎ型ＭＯＳトランジスタのＩsub ／Ｉd - １／
（Ｖd −Ｖdsat）特性（Ｌ＝２０μｍ、Ｗ＝１００μ
ｍ）を示す図である。
（Ｖd −Ｖdsat）特性（Ｌ＝２０μｍ、Ｗ＝１００μ
ｍ）を示す図である。
【図８】ｐ型ＭＯＳトランジスタの三極管特性（Ｌ＝２
０μｍ、Ｗ＝１００μｍ、Ｖd＝−５０ｍＶ）を示す図
である。
０μｍ、Ｗ＝１００μｍ、Ｖd＝−５０ｍＶ）を示す図
である。
【図９】ｐ型ＭＯＳトランジスタのＩsub ／Ｉd - １／
（Ｖd −Ｖdsat）特性（Ｌ＝２０μｍ、Ｗ＝１００μ
ｍ）を示す図である。
（Ｖd −Ｖdsat）特性（Ｌ＝２０μｍ、Ｗ＝１００μ
ｍ）を示す図である。
【図１０】ｐ型ＭＯＳトランジスタの五極管特性（Ｌ＝
２０μｍ、Ｗ＝１００μｍ）を示す図である。
２０μｍ、Ｗ＝１００μｍ）を示す図である。
【図１１】本発明の第２の実施の形態に係る半導体製造
方法の処理手順を示すフローチャート
方法の処理手順を示すフローチャート
【図１２】本発明の第２の実施の形態に係る半導体製造
装置の構成を示す図である。
装置の構成を示す図である。
【図１３】一様にボロン（Ｂ）をドープしたシリコン基
板７にソース９及びドレイン１１形成に用いられるひ素
（Ａｓ）をイオン注入した後にアニールをした時の不純
物分布を示す概念図である
板７にソース９及びドレイン１１形成に用いられるひ素
（Ａｓ）をイオン注入した後にアニールをした時の不純
物分布を示す概念図である
１ 計算機 ３ データ格納部 ５ 測定装置 ７ 基板 ９ ソース １１ ドレイン １３ ゲート １５ ソース・ドレイン近傍のチャネル不純物濃度領域 １７ 半導体製造装置
Claims (4)
- 【請求項１】 素子形状、不純物分布等のデバイス構造
のシミュレーション結果に基づいて電気的特性のシミュ
レーションを行い、その結果と実測値とを比較してＭＯ
Ｓトランジスタの不純物分布の評価を行う不純物分布評
価方法であって、 前記ＭＯＳトランジスタのしきい値についてのシミュレ
ーション結果と実測値とが一致しない場合には、一致す
るようにチャネル不純物濃度のシミュレーション結果の
補正を行う第１のステップと、 前記ＭＯＳトランジスタのＩsub （基板電流）、Ｉ
d （ドレイン電流）、Ｖd（ドレイン電圧）のシミュレ
ーション結果及びＶdsat（ドレイン飽和電圧）の実測値
を用いてＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求
め、該特性がゲート電圧に依存しない同一の線とならな
い場合には、前記ＭＯＳトランジスタのソース・ドレイ
ン近傍のチャネル不純物濃度領域を設定し、前記特性が
同一の線となるように該領域の濃度を決定し、前記ＭＯ
Ｓトランジスタの五極管特性についてのシミュレーショ
ン結果と実測値とが一致するように前記領域のチャネル
方向の幅を決定する第２のステップと、 前記ＭＯＳトランジスタのＩsub ／Ｉd - １／（Ｖd −
Ｖdsat）特性についてのシミュレーション結果と実測値
とが一致しない場合には、一致するように前記ＭＯＳト
ランジスタのソース・ドレインの横方向拡散分布の補正
を行う第３のステップとを少なくとも具備することを特
徴とする不純物分布評価方法。 - 【請求項２】 ＭＯＳトランジスタの電気的特性測定を
行う測定装置と、 前記測定装置の測定結果を格納するデータ格納部と、 前記測定装置及びデータ格納部の制御を行うと共に、素
子形状、不純物分布等のデバイス構造のシミュレーショ
ン結果に基づいて電気的特性のシミュレーションを行
い、その結果と実測値とを比較してＭＯＳトランジスタ
の不純物分布の評価を行う計算機とを少なくとも具備す
る不純物分布評価装置であって、 前記計算機が、 前記ＭＯＳトランジスタのしきい値についてのシミュレ
ーション結果と実測値とが一致しない場合には、一致す
るようにチャネル不純物濃度のシミュレーション結果の
補正を行い、 前記ＭＯＳトランジスタのＩsub （基板電流）、Ｉ
d （ドレイン電流）、Ｖd（ドレイン電圧）のシミュレ
ーション結果及びＶdsat（ドレイン飽和電圧）の実測値
を用いてＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求
め、該特性がゲート電圧に依存しない同一の線とならな
い場合には、前記ＭＯＳトランジスタのソース・ドレイ
ン近傍のチャネル不純物濃度領域を設定し、前記特性が
同一の線となるように該領域の濃度を決定し、前記ＭＯ
Ｓトランジスタの五極管特性についてのシミュレーショ
ン結果と実測値とが一致するように前記領域のチャネル
方向の幅を決定し、 前記ＭＯＳトランジスタのＩsub ／Ｉd - １／（Ｖd −
Ｖdsat）特性についてのシミュレーション結果と実測値
とが一致しない場合には、一致するように前記ＭＯＳト
ランジスタのソース・ドレインの横方向拡散分布の補正
を行うことを特徴とする不純物分布評価装置。 - 【請求項３】 素子形状、不純物分布等のデバイス構造
のシミュレーション結果に基づいて電気的特性のシミュ
レーションを行い、その結果と実測値とを比較してＭＯ
Ｓトランジスタの不純物分布の評価を行い、その評価結
果に基づいて製造条件を変更する半導体製造方法であっ
て、 前記ＭＯＳトランジスタのしきい値についてのシミュレ
ーション結果と実測値とが一致しない場合には、一致す
るようにチャネル不純物濃度のシミュレーション結果の
補正を行う第１のステップと、 前記ＭＯＳトランジスタのＩsub （基板電流）、Ｉ
d （ドレイン電流）、Ｖd（ドレイン電圧）のシミュレ
ーション結果及びＶdsat（ドレイン飽和電圧）の実測値
を用いてＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求
め、該特性がゲート電圧に依存しない同一の線とならな
い場合には、前記ＭＯＳトランジスタのソース・ドレイ
ン近傍のチャネル不純物濃度領域を設定し、前記特性が
同一の線となるように該領域の濃度を決定し、前記ＭＯ
Ｓトランジスタの五極管特性についてのシミュレーショ
ン結果と実測値とが一致するように前記領域のチャネル
方向の幅を決定する第２のステップと、 前記ＭＯＳトランジスタのＩsub ／Ｉd - １／（Ｖd −
Ｖdsat）特性についてのシミュレーション結果と実測値
とが一致しない場合には、一致するように前記ＭＯＳト
ランジスタのソース・ドレインの横方向拡散分布の補正
を行う第３のステップと、 前記第１のステップ〜第３のステップの評価結果に基づ
いて製造条件を変更する第４のステップとを少なくとも
具備することを特徴とする半導体製造方法。 - 【請求項４】 ＭＯＳトランジスタの電気的特性測定を
行う測定装置と、 前記測定装置の測定結果を格納するデータ格納部と、 前記測定装置及びデータ格納部の制御を行うと共に、素
子形状、不純物分布等のデバイス構造のシミュレーショ
ン結果に基づいて電気的特性のシミュレーションを行
い、その結果と実測値とを比較してＭＯＳトランジスタ
の不純物分布の評価を行う計算機と、を少なくとも具備
し、 前記計算機の評価結果に基づいて製造条件を変更する半
導体製造装置であって、前記計算機が、 前記ＭＯＳトランジスタのしきい値についてのシミュレ
ーション結果と実測値とが一致しない場合には、一致す
るようにチャネル不純物濃度のシミュレーション結果の
補正を行い、 前記ＭＯＳトランジスタのＩsub （基板電流）、Ｉ
d （ドレイン電流）、Ｖd（ドレイン電圧）のシミュレ
ーション結果及びＶdsat（ドレイン飽和電圧）の実測値
を用いてＩsub ／Ｉd - １／（Ｖd −Ｖdsat）特性を求
め、該特性がゲート電圧に依存しない同一の線とならな
い場合には、前記ＭＯＳトランジスタのソース・ドレイ
ン近傍のチャネル不純物濃度領域を設定し、前記特性が
同一の線となるように該領域の濃度を決定し、前記ＭＯ
Ｓトランジスタの五極管特性についてのシミュレーショ
ン結果と実測値とが一致するように前記領域のチャネル
方向の幅を決定し、 前記ＭＯＳトランジスタのＩsub ／Ｉd - １／（Ｖd −
Ｖdsat）特性についてのシミュレーション結果と実測値
とが一致しない場合には、一致するように前記ＭＯＳト
ランジスタのソース・ドレインの横方向拡散分布の補正
を行うことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17641996A JPH1022502A (ja) | 1996-07-05 | 1996-07-05 | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17641996A JPH1022502A (ja) | 1996-07-05 | 1996-07-05 | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022502A true JPH1022502A (ja) | 1998-01-23 |
Family
ID=16013375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17641996A Pending JPH1022502A (ja) | 1996-07-05 | 1996-07-05 | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022502A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909976B2 (en) | 2001-08-31 | 2005-06-21 | Semiconductor Technology Academic Research Center | Method for calculating threshold voltage of pocket implant MOSFET |
| WO2008072373A1 (ja) * | 2006-12-11 | 2008-06-19 | Shin-Etsu Handotai Co., Ltd. | 半導体基板の評価方法および半導体基板評価用素子 |
-
1996
- 1996-07-05 JP JP17641996A patent/JPH1022502A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909976B2 (en) | 2001-08-31 | 2005-06-21 | Semiconductor Technology Academic Research Center | Method for calculating threshold voltage of pocket implant MOSFET |
| US7096129B2 (en) | 2001-08-31 | 2006-08-22 | Semiconductor Technology Academic Research Center | Method for calculating threshold voltage of pocket implant MOSFET |
| WO2008072373A1 (ja) * | 2006-12-11 | 2008-06-19 | Shin-Etsu Handotai Co., Ltd. | 半導体基板の評価方法および半導体基板評価用素子 |
| JP2008147461A (ja) * | 2006-12-11 | 2008-06-26 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法および半導体基板評価用素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622059B1 (en) | Automated process monitoring and analysis system for semiconductor processing | |
| Lou et al. | A novel single-device DC method for extraction of the effective mobility and source-drain resistances of fresh and hot-carrier degraded drain-engineered MOSFET's | |
| US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
| JP2002110489A (ja) | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 | |
| US6856849B2 (en) | Method for adjusting rapid thermal processing (RTP) recipe setpoints based on wafer electrical test (WET) parameters | |
| US8962353B2 (en) | System and methods for semiconductor device performance prediction during processing | |
| US8271254B2 (en) | Simulation model of BT instability of transistor | |
| JP2000114521A (ja) | プロファイル抽出方法及びプロファイル抽出装置 | |
| JP3382544B2 (ja) | Ｍｏｓｆｅｔのシミュレーション方法及び装置 | |
| JPH1022502A (ja) | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 | |
| JPH0855145A (ja) | 半導体プロセスシミュレーション方法及びそのための装置 | |
| US11537768B2 (en) | Method for aging simulation model establishment | |
| US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| JP2006140284A (ja) | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ | |
| Djomehri et al. | Inverse modeling of sub-100 nm MOSFETs using IV and CV | |
| US8539426B2 (en) | Method and system for extracting compact models for circuit simulation | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JP3361698B2 (ja) | Ｆｅｔチャネルプロファイル抽出方法 | |
| US7043328B2 (en) | Method for manufacturing semiconductor device utilizing monitor wafers | |
| JP3653813B2 (ja) | シミュレーション方法 | |
| US20090166718A1 (en) | Method of predicting drain current in mos transistor | |
| CN115526143A (zh) | 栅极隧穿电流模型及其提取方法 | |
| JP2001237318A (ja) | モデルパラメータ最適化方法およびそれを用いた回路シミュレーション方法 | |
| JPH11214463A (ja) | 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置 |