JP3653813B2 - シミュレーション方法 - Google Patents
シミュレーション方法 Download PDFInfo
- Publication number
- JP3653813B2 JP3653813B2 JP21554495A JP21554495A JP3653813B2 JP 3653813 B2 JP3653813 B2 JP 3653813B2 JP 21554495 A JP21554495 A JP 21554495A JP 21554495 A JP21554495 A JP 21554495A JP 3653813 B2 JP3653813 B2 JP 3653813B2
- Authority
- JP
- Japan
- Prior art keywords
- gate length
- threshold voltage
- simulation
- difference
- dvth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ型トランジスタにおけるゲート長に対するしきい値電圧を所定のパラメータに基づいて計算するシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体装置の開発においては、所定の条件で製造した場合の半導体装置が所望の電気的特性を発揮できるか否かのチェックや、製造条件を変えた場合の特性変化を求める場合などに、実際に半導体装置の試作を行わずに擬似的な計算によって所定の特性を得るシミュレーションが多く用いられている。近年では、半導体装置の微細化、多様化が進み、ますますシミュレーションに対する要求が厳しくなってきている。
【０００３】
このような状況の中、ＭＩＳ型トランジスタではゲート長を短くして半導体装置の微細化を図ったり、ゲート長を変えることで所定のしきい値電圧を得るようにすることが考えられており、この場合にもシミュレーションを用いたゲート長に対するしきい値電圧の計算を行っている。
【０００４】
【発明が解決しようとする課題】
このＭＩＳ型トランジスタのゲート長を短くしていくと一般的にはしきい値電圧が低くなることが知られているが、しきい値電圧が一旦高くなりその後低くなっていくといういわゆる逆短チャネル効果を示すことが分かってきた。
【０００５】
ところが、従来のシミュレーション方法では、ゲート長に関係なく一定のパラメータを使用していることから、このようないわゆる逆短チャネル効果をシミュレーション結果に反映することができない。
【０００６】
また、点欠陥モデルを組み込んでシミュレーションを行ったり、ゲート長方向に沿った界面電荷に偏りを持たせてシミュレーションを行うことも考えらるが、前者では多大な計算時間を要するとともに、逆短チャネル効果が実測と合うような不純物濃度分布のチューニングを行い点欠陥モデルに与えるのが困難であり、また後者では逆短チャネル効果が実測と合うような界面電荷分布を求めるのが困難である。
【０００７】
【課題を解決するための手段】
本発明は、上記の課題を解決するために成されたシミュレーション方法である。すなわち、本発明は、ＭＩＳ型トランジスタにおける所定のパラメータを入力してゲート長に対するしきい値電圧を算出するシミュレーション方法であり、予め、ＭＩＳ型トランジスタの所定のゲート長に対するしきい値電圧の実測値を求めておくとともに、この実測値を求めた際におけるパラメータでのゲート長に対するしきい値電圧の計算値を求めておき、次いで、ゲート長に対するしきい値電圧の実測値と計算値との差（ｄＶｔｈ）を算出し、この差（ｄＶｔｈ）を前記ＭＩＳ型トランジスタにおける基板とゲート電極との仕事関数差（ＷＦＵ）に加算し、所望のパラメータを入力する際に該パラメータの一つとして前記差（ｄＶｔｈ）を加算した仕事関数差（ＷＦＵ）を用い、ＭＩＳ型トランジスタのゲート長に対するしきい値電圧の計算を行う。
【０００８】
また、ゲート長に対するしきい値電圧の実測値と計算値との差に応じてＭＩＳ型トランジスタにおける絶縁膜と基板との間の界面電荷を設定し、これを所望のパラメータの中に取り込んで計算を行うシミュレーション方法でもある。
【０００９】
このようなシミュレーション方法では、ゲート長を短くしていった場合のいわゆる逆短チャネル効果の生じる部分で、しきい値電圧の計算値と実測値との差を予め求めておき、この差をゲート長に応じた基板とゲート電極との仕事関数差や界面電荷に反映しているため、所望のパラメータを入力してシミュレーションを行う場合には、このパラメータの中に設定した仕事関数差や界面電荷を取り込むことで、計算の段階で実測値を考慮したパラメータを使用することになり、シミュレーション結果においていわゆる逆短チャネル効果を正確に表現できるようになる。
【００１０】
【発明の実施の形態】
以下に、本発明のシミュレーション方法における実施の形態を図に基づいて説明する。図１は本発明のシミュレーション方法における実施形態を説明するフローチャートである。本実施形態におけるシミュレーション方法では、所定のパラメータを入力してＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）を計算する方法であり、トランジスタの製造条件や特性チェックを行うために用いられる。
【００１１】
このシミュレーション方法では、特にＭＩＳ型トランジスタのゲート長を短くした場合のいわゆる逆短チャネル効果を正確に表現できる点に特徴がある。このため、図１の２点鎖線で囲まれているステップでは、ゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係の実測値とシミュレーションによる計算値との差を求めておき、これをデータベースとして後のシミュレーションに反映させている。
【００１２】
以下、順に説明する。先ず、ステップＳ１においては、特定のＭＩＳ型トランジスタにおけるドレイン電流とゲート電圧との関係の実測を取り込む。この特性測定では、何種類かのゲート長（Ｌ）を用意し、各ゲート長（Ｌ）でのドレイン電流とゲート電圧との関係を測定し、各ゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈmea ）を各々求める。なお、この実測値であるしきい値電圧（Ｖｔｈmea ）には、ゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果が現れているものとする。
【００１３】
次のステップＳ２では、先に実測を行った場合のプロセス条件に基づくパラメータにより、このＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈsim ）のシミュレーション計算を行う。この場合のシミュレーション計算は、一般的なモデルを用いたシミュレーションであり、特にゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果は現れていない。
【００１４】
次に、ステップＳ３に示すように、ゲート長（Ｌ）毎に実測値と計算値とのしきい値電圧（Ｖｔｈ）の差（ｄＶｔｈ）を求める。すなわち、実測値であるしきい値電圧（Ｖｔｈmea ）から計算値であるしきい値電圧（Ｖｔｈsim ）を差し引いてゲート長（Ｌ）毎のｄＶｔｈを求める。
【００１５】
図２は、このｄＶｔｈを説明する図である。図２（ａ）では、図１のステップＳ１で求めたゲート長（Ｌ）に対するしきい値電圧の実測値（Ｖｔｈmea ）が実線で示され、図１のステップＳ２で求めたゲート長（Ｌ）に対するしきい値電圧の計算値（Ｖｔｈsim ）が破線で示されている。また、図２（ｂ）は、ゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果の現れている部分の拡大図である。
【００１６】
この場合、例えばゲート長がＬ１でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ１）を求め、ゲート長がＬ２でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ２）を求め、ゲート長がＬ３でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ３）を求める。なお、ｄＶｔｈの計算を行うゲート長の間隔や数は適宜設定するものとする。
【００１７】
次いで、図１のステップＳ４に示すように、先のステップＳ３で計算したｄＶｔｈとゲート長（Ｌ）との関係表または関数を作成してデータベースとして格納しておく。以上説明したステップＳ１〜Ｓ４までが後に行う所望のパラメータでのシミュレーションに対して、いわゆる逆短チャネル効果を反映させるためのデータ取り込みである。
【００１８】
次のステップＳ５〜Ｓ１１においては、取り込んだデータを用いて実際に所望のパラメータを入力した状態でのシミュレーションとなる。ステップＳ５においては、後のシミュレーションでのパラメータの一つであるＭＩＳ型トランジスタの基板とゲート電極との仕事関数差（ＷＦＵ）に対して、先のステップＳ１〜Ｓ４までに算出したｄＶｔｈを加算する処理を行う。これにより、ゲート長（Ｌ）に対応した基板とゲート電極との仕事関数差（ＷＦＵ）が設定されることになる。
【００１９】
次に、ステップＳ６では、シミュレーションを行いたい所望のプロセス条件を検討して、この際のシミュレーションに用いるパラメータの設定を行う。例えば、このパラメータとしては、ＭＩＳ型トランジスタの基板の不純物濃度、ソース・ドレイン拡散層の不純物濃度、ソース・ドレイン接合の位置、ゲート長（Ｌ）、ゲート幅、ゲート絶縁膜の厚さ、ゲート絶縁膜と基板との間の界面電荷、チャネル内のキャリアの移動度、ゲート電極の仕事関数、基板の仕事関数、基板のフェルミ準位等である。
【００２０】
このパラメータの設定では、シミュレーションを行いたいＭＩＳ型トランジスタを対象とした値の入力を行うが、ゲート電極と基板との仕事関数差を先に設定したｄＶｔｈとなるように設定する。
【００２１】
次に、ステップＳ７として、入力したパラメータに基づいてＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）のシミュレーション計算を行う。この計算では、先に入力したパラメータにおけるゲート電極と基板との仕事関数差として実測値と計算値との差（ｄＶｔｈ）が考慮されているため、通常のシミュレーション計算を行うだけで、その結果に（ｄＶｔｈ）が反映されるようになる。
【００２２】
すなわち、このシミュレーション計算の結果には、いわゆる逆短チャネル効果の現れる部分で計算値と実測値との差を埋めるようなｄＶｔｈが考慮されていることになる。このため、通常のシミュレーション計算を行っても、その計算結果にはいわゆる逆短チャネル効果が正確に表現されるようになる。
【００２３】
図３は実測とシミュレーション結果との比較図である。この図では、本実施形態のシミュレーション方法により得たＭＩＳ型トランジスタのゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係が図中破線で示され、実測値が図中実線で示されている。このように、本実施形態におけるシミュレーション結果では、いわゆる逆短チャネル効果の現れる部分でも実測と等しくなっている。
【００２４】
次いで、図１に示すステップＳ８では、ステップＳ７で計算したシミュレーション結果を参照して、対象となるＭＩＳ型トランジスタの特性がスペックを満たしているか否かの判断を行う。スペックを満たしていない場合には、ステップＳ６へ戻り、プロセス条件の検討を再度行い、これに合ったパラメータの入力を行ってステップＳ７のシミュレーションを繰り返し行う。
【００２５】
シミュレーションの結果、そのプロセス条件におけるＭＩＳ型トランジスタの特性がスペックを満たしている場合にはステップＳ９へ進み、試作を行ったか否かの判断を行う。試作を行っていない場合にはステップＳ１０へ進み、デバイス試作を行い、試作を行っている場合にはステップＳ１１へ進んで試作したデバイスの実測による特性と、シミュレーション結果による特性との比較を行う。この比較により所望の特性が得られている場合には「ＯＫ」となり、所望の特性が得られていない場合には「ＮＧ」となって再度シミュレーションを行う。
【００２６】
再度のシミュレーションを行う場合には、試作したデバイスでのゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係をステップＳ１〜Ｓ４に示すデータの取り込みに反映してｄＶｔｈを作成するようにする。このようなシミュレーション方法により、通常のモデルを用いたシミュレーションでもいわゆる逆短チャネル効果を正確に表現できるようになる。
【００２７】
なお、本実施形態では、ゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）の実測値と計算値との差ｄＶｔｈを基板とゲート電極との仕事関数差に反映させる例を示したが、これ以外にもパラメータとして入力する基板とゲート絶縁膜との間の界面電荷にｄＶｔｈを反映させてもよい。
【００２８】
【発明の効果】
以上説明したように、本発明のシミュレーション方法によれば次のような効果がある。すなわち、本発明では、予め所定のパラメータにおけるゲート長に対するしきい値電圧の実測値と計算との差を求めておき、これをシミュレーション計算に反映させているため、複雑なモデルを用いなくても短時間で実測に合った正確なシミュレーション結果を得ることが可能となる。これにより、デバイス設計における時間短縮とシミュレーションにおける信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明のシミュレーション方法における実施形態を説明するフローチャートである。
【図２】ｄＶｔｈを（ａ）、（ｂ）において説明する図である。
【図３】実測とシミュレーション結果との比較図である。
【符号の説明】
Ｌ ゲート長
Ｖｔｈ しきい値電圧
ｄＶｔｈ 実測値と計算値との差
ＷＦＵ 仕事関数差
【発明の属する技術分野】
本発明は、ＭＩＳ型トランジスタにおけるゲート長に対するしきい値電圧を所定のパラメータに基づいて計算するシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体装置の開発においては、所定の条件で製造した場合の半導体装置が所望の電気的特性を発揮できるか否かのチェックや、製造条件を変えた場合の特性変化を求める場合などに、実際に半導体装置の試作を行わずに擬似的な計算によって所定の特性を得るシミュレーションが多く用いられている。近年では、半導体装置の微細化、多様化が進み、ますますシミュレーションに対する要求が厳しくなってきている。
【０００３】
このような状況の中、ＭＩＳ型トランジスタではゲート長を短くして半導体装置の微細化を図ったり、ゲート長を変えることで所定のしきい値電圧を得るようにすることが考えられており、この場合にもシミュレーションを用いたゲート長に対するしきい値電圧の計算を行っている。
【０００４】
【発明が解決しようとする課題】
このＭＩＳ型トランジスタのゲート長を短くしていくと一般的にはしきい値電圧が低くなることが知られているが、しきい値電圧が一旦高くなりその後低くなっていくといういわゆる逆短チャネル効果を示すことが分かってきた。
【０００５】
ところが、従来のシミュレーション方法では、ゲート長に関係なく一定のパラメータを使用していることから、このようないわゆる逆短チャネル効果をシミュレーション結果に反映することができない。
【０００６】
また、点欠陥モデルを組み込んでシミュレーションを行ったり、ゲート長方向に沿った界面電荷に偏りを持たせてシミュレーションを行うことも考えらるが、前者では多大な計算時間を要するとともに、逆短チャネル効果が実測と合うような不純物濃度分布のチューニングを行い点欠陥モデルに与えるのが困難であり、また後者では逆短チャネル効果が実測と合うような界面電荷分布を求めるのが困難である。
【０００７】
【課題を解決するための手段】
本発明は、上記の課題を解決するために成されたシミュレーション方法である。すなわち、本発明は、ＭＩＳ型トランジスタにおける所定のパラメータを入力してゲート長に対するしきい値電圧を算出するシミュレーション方法であり、予め、ＭＩＳ型トランジスタの所定のゲート長に対するしきい値電圧の実測値を求めておくとともに、この実測値を求めた際におけるパラメータでのゲート長に対するしきい値電圧の計算値を求めておき、次いで、ゲート長に対するしきい値電圧の実測値と計算値との差（ｄＶｔｈ）を算出し、この差（ｄＶｔｈ）を前記ＭＩＳ型トランジスタにおける基板とゲート電極との仕事関数差（ＷＦＵ）に加算し、所望のパラメータを入力する際に該パラメータの一つとして前記差（ｄＶｔｈ）を加算した仕事関数差（ＷＦＵ）を用い、ＭＩＳ型トランジスタのゲート長に対するしきい値電圧の計算を行う。
【０００８】
また、ゲート長に対するしきい値電圧の実測値と計算値との差に応じてＭＩＳ型トランジスタにおける絶縁膜と基板との間の界面電荷を設定し、これを所望のパラメータの中に取り込んで計算を行うシミュレーション方法でもある。
【０００９】
このようなシミュレーション方法では、ゲート長を短くしていった場合のいわゆる逆短チャネル効果の生じる部分で、しきい値電圧の計算値と実測値との差を予め求めておき、この差をゲート長に応じた基板とゲート電極との仕事関数差や界面電荷に反映しているため、所望のパラメータを入力してシミュレーションを行う場合には、このパラメータの中に設定した仕事関数差や界面電荷を取り込むことで、計算の段階で実測値を考慮したパラメータを使用することになり、シミュレーション結果においていわゆる逆短チャネル効果を正確に表現できるようになる。
【００１０】
【発明の実施の形態】
以下に、本発明のシミュレーション方法における実施の形態を図に基づいて説明する。図１は本発明のシミュレーション方法における実施形態を説明するフローチャートである。本実施形態におけるシミュレーション方法では、所定のパラメータを入力してＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）を計算する方法であり、トランジスタの製造条件や特性チェックを行うために用いられる。
【００１１】
このシミュレーション方法では、特にＭＩＳ型トランジスタのゲート長を短くした場合のいわゆる逆短チャネル効果を正確に表現できる点に特徴がある。このため、図１の２点鎖線で囲まれているステップでは、ゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係の実測値とシミュレーションによる計算値との差を求めておき、これをデータベースとして後のシミュレーションに反映させている。
【００１２】
以下、順に説明する。先ず、ステップＳ１においては、特定のＭＩＳ型トランジスタにおけるドレイン電流とゲート電圧との関係の実測を取り込む。この特性測定では、何種類かのゲート長（Ｌ）を用意し、各ゲート長（Ｌ）でのドレイン電流とゲート電圧との関係を測定し、各ゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈmea ）を各々求める。なお、この実測値であるしきい値電圧（Ｖｔｈmea ）には、ゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果が現れているものとする。
【００１３】
次のステップＳ２では、先に実測を行った場合のプロセス条件に基づくパラメータにより、このＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈsim ）のシミュレーション計算を行う。この場合のシミュレーション計算は、一般的なモデルを用いたシミュレーションであり、特にゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果は現れていない。
【００１４】
次に、ステップＳ３に示すように、ゲート長（Ｌ）毎に実測値と計算値とのしきい値電圧（Ｖｔｈ）の差（ｄＶｔｈ）を求める。すなわち、実測値であるしきい値電圧（Ｖｔｈmea ）から計算値であるしきい値電圧（Ｖｔｈsim ）を差し引いてゲート長（Ｌ）毎のｄＶｔｈを求める。
【００１５】
図２は、このｄＶｔｈを説明する図である。図２（ａ）では、図１のステップＳ１で求めたゲート長（Ｌ）に対するしきい値電圧の実測値（Ｖｔｈmea ）が実線で示され、図１のステップＳ２で求めたゲート長（Ｌ）に対するしきい値電圧の計算値（Ｖｔｈsim ）が破線で示されている。また、図２（ｂ）は、ゲート長（Ｌ）を短くした際のいわゆる逆短チャネル効果の現れている部分の拡大図である。
【００１６】
この場合、例えばゲート長がＬ１でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ１）を求め、ゲート長がＬ２でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ２）を求め、ゲート長がＬ３でのしきい値電圧の実測値と計算値との差ｄＶｔｈ（Ｌ３）を求める。なお、ｄＶｔｈの計算を行うゲート長の間隔や数は適宜設定するものとする。
【００１７】
次いで、図１のステップＳ４に示すように、先のステップＳ３で計算したｄＶｔｈとゲート長（Ｌ）との関係表または関数を作成してデータベースとして格納しておく。以上説明したステップＳ１〜Ｓ４までが後に行う所望のパラメータでのシミュレーションに対して、いわゆる逆短チャネル効果を反映させるためのデータ取り込みである。
【００１８】
次のステップＳ５〜Ｓ１１においては、取り込んだデータを用いて実際に所望のパラメータを入力した状態でのシミュレーションとなる。ステップＳ５においては、後のシミュレーションでのパラメータの一つであるＭＩＳ型トランジスタの基板とゲート電極との仕事関数差（ＷＦＵ）に対して、先のステップＳ１〜Ｓ４までに算出したｄＶｔｈを加算する処理を行う。これにより、ゲート長（Ｌ）に対応した基板とゲート電極との仕事関数差（ＷＦＵ）が設定されることになる。
【００１９】
次に、ステップＳ６では、シミュレーションを行いたい所望のプロセス条件を検討して、この際のシミュレーションに用いるパラメータの設定を行う。例えば、このパラメータとしては、ＭＩＳ型トランジスタの基板の不純物濃度、ソース・ドレイン拡散層の不純物濃度、ソース・ドレイン接合の位置、ゲート長（Ｌ）、ゲート幅、ゲート絶縁膜の厚さ、ゲート絶縁膜と基板との間の界面電荷、チャネル内のキャリアの移動度、ゲート電極の仕事関数、基板の仕事関数、基板のフェルミ準位等である。
【００２０】
このパラメータの設定では、シミュレーションを行いたいＭＩＳ型トランジスタを対象とした値の入力を行うが、ゲート電極と基板との仕事関数差を先に設定したｄＶｔｈとなるように設定する。
【００２１】
次に、ステップＳ７として、入力したパラメータに基づいてＭＩＳ型トランジスタのゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）のシミュレーション計算を行う。この計算では、先に入力したパラメータにおけるゲート電極と基板との仕事関数差として実測値と計算値との差（ｄＶｔｈ）が考慮されているため、通常のシミュレーション計算を行うだけで、その結果に（ｄＶｔｈ）が反映されるようになる。
【００２２】
すなわち、このシミュレーション計算の結果には、いわゆる逆短チャネル効果の現れる部分で計算値と実測値との差を埋めるようなｄＶｔｈが考慮されていることになる。このため、通常のシミュレーション計算を行っても、その計算結果にはいわゆる逆短チャネル効果が正確に表現されるようになる。
【００２３】
図３は実測とシミュレーション結果との比較図である。この図では、本実施形態のシミュレーション方法により得たＭＩＳ型トランジスタのゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係が図中破線で示され、実測値が図中実線で示されている。このように、本実施形態におけるシミュレーション結果では、いわゆる逆短チャネル効果の現れる部分でも実測と等しくなっている。
【００２４】
次いで、図１に示すステップＳ８では、ステップＳ７で計算したシミュレーション結果を参照して、対象となるＭＩＳ型トランジスタの特性がスペックを満たしているか否かの判断を行う。スペックを満たしていない場合には、ステップＳ６へ戻り、プロセス条件の検討を再度行い、これに合ったパラメータの入力を行ってステップＳ７のシミュレーションを繰り返し行う。
【００２５】
シミュレーションの結果、そのプロセス条件におけるＭＩＳ型トランジスタの特性がスペックを満たしている場合にはステップＳ９へ進み、試作を行ったか否かの判断を行う。試作を行っていない場合にはステップＳ１０へ進み、デバイス試作を行い、試作を行っている場合にはステップＳ１１へ進んで試作したデバイスの実測による特性と、シミュレーション結果による特性との比較を行う。この比較により所望の特性が得られている場合には「ＯＫ」となり、所望の特性が得られていない場合には「ＮＧ」となって再度シミュレーションを行う。
【００２６】
再度のシミュレーションを行う場合には、試作したデバイスでのゲート長（Ｌ）としきい値電圧（Ｖｔｈ）との関係をステップＳ１〜Ｓ４に示すデータの取り込みに反映してｄＶｔｈを作成するようにする。このようなシミュレーション方法により、通常のモデルを用いたシミュレーションでもいわゆる逆短チャネル効果を正確に表現できるようになる。
【００２７】
なお、本実施形態では、ゲート長（Ｌ）に対するしきい値電圧（Ｖｔｈ）の実測値と計算値との差ｄＶｔｈを基板とゲート電極との仕事関数差に反映させる例を示したが、これ以外にもパラメータとして入力する基板とゲート絶縁膜との間の界面電荷にｄＶｔｈを反映させてもよい。
【００２８】
【発明の効果】
以上説明したように、本発明のシミュレーション方法によれば次のような効果がある。すなわち、本発明では、予め所定のパラメータにおけるゲート長に対するしきい値電圧の実測値と計算との差を求めておき、これをシミュレーション計算に反映させているため、複雑なモデルを用いなくても短時間で実測に合った正確なシミュレーション結果を得ることが可能となる。これにより、デバイス設計における時間短縮とシミュレーションにおける信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明のシミュレーション方法における実施形態を説明するフローチャートである。
【図２】ｄＶｔｈを（ａ）、（ｂ）において説明する図である。
【図３】実測とシミュレーション結果との比較図である。
【符号の説明】
Ｌ ゲート長
Ｖｔｈ しきい値電圧
ｄＶｔｈ 実測値と計算値との差
ＷＦＵ 仕事関数差
Claims (1)
- ＭＩＳ型トランジスタにおける所定のパラメータを入力してゲート長に対するしきい値電圧を算出するシミュレーション方法であって、
予め、ＭＩＳ型トランジスタの所定のゲート長に対するしきい値電圧の実測値を求めておくとともに、この実測値を求めた際におけるパラメータでのゲート長に対するしきい値電圧の計算値を求めておき、
次いで、ゲート長に対するしきい値電圧の実測値と計算値との差（ｄＶｔｈ）を算出し、この差（ｄＶｔｈ）を前記ＭＩＳ型トランジスタにおける基板とゲート電極との仕事関数差（ＷＦＵ）に加算し、
所望のパラメータを入力する際に該パラメータの一つとして前記差（ｄＶｔｈ）を加算した仕事関数差（ＷＦＵ）を用い、前記ＭＩＳ型トランジスタのゲート長に対するしきい値電圧の計算を行う
ことを特徴とするシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21554495A JP3653813B2 (ja) | 1995-08-24 | 1995-08-24 | シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21554495A JP3653813B2 (ja) | 1995-08-24 | 1995-08-24 | シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964335A JPH0964335A (ja) | 1997-03-07 |
| JP3653813B2 true JP3653813B2 (ja) | 2005-06-02 |
Family
ID=16674193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21554495A Expired - Fee Related JP3653813B2 (ja) | 1995-08-24 | 1995-08-24 | シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653813B2 (ja) |
-
1995
- 1995-08-24 JP JP21554495A patent/JP3653813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964335A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622059B1 (en) | Automated process monitoring and analysis system for semiconductor processing | |
| US6031246A (en) | Method of producing semiconductor devices and method of evaluating the same | |
| US6295630B1 (en) | Method and apparatus for measuring an overlap length of MISFET, and a recording medium and a device model each carrying an extraction program for determining the overlap length | |
| US6514778B2 (en) | Method for measuring effective gate channel length during C-V method | |
| CN106599336B (zh) | 半导体工艺模拟装置及方法以及计算装置 | |
| JP3492526B2 (ja) | Ｍｏｓｆｅｔの電気的特性の特性化方法 | |
| US6327555B1 (en) | Semiconductor simulation method | |
| CN107622959B (zh) | 一种tcad仿真中mos电容cv特性曲线的校准方法 | |
| JP3653813B2 (ja) | シミュレーション方法 | |
| US20020167034A1 (en) | Semiconductor device evaluation method and apparatus, semiconductor device manufacturing control method, semiconductor device manufacturing method, and recording medium | |
| KR100316314B1 (ko) | 비정질화영역 결정방법 및 장치 | |
| US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
| CN101022105A (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
| US8028261B2 (en) | Method of predicting substrate current in high voltage device | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JP2003076737A (ja) | 回路シミュレーション方法 | |
| US5780316A (en) | Linewidth control apparatus and method | |
| Das et al. | An advanced MOSFET design approach and a calibration methodology using inverse modeling that accurately predicts device characteristics | |
| US20020165704A1 (en) | Method for extrapolating model parameters of spice | |
| KR100300055B1 (ko) | 반도체 소자의 게이트 크기 평가방법 | |
| JP2000058612A (ja) | 半導体素子の絶縁膜の評価方法 | |
| JPH1022502A (ja) | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 | |
| US5656509A (en) | Method and test structure for determining gouging in a flash EPROM cell during SAS etch | |
| JPH1041365A (ja) | 高精度不純物濃度プロファイル測定方法および測定システム | |
| CN116930711A (zh) | 一种用于描述器件性能特征的版图结构、制作及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| LAPS | Cancellation because of no payment of annual fees |