JP2003110106A - 部分空乏型ｓｏｉトランジスタｓｐｉｃｅパラメータ抽出方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路シミュレーション上において、部分空乏
型ＳＯＩトランジスタの過渡特性を高精度に再現できる
パラメータを抽出する。 【解決手段】 ステップ１００にて部分空乏型ＳＯＩト
ランジスタの過渡特性を測定しておき、ステップ１０４
にて各時間経過時での実測のドレイン電流過渡応答特性
に、ＳＰＩＣＥシミュレーション特性を合わせ込むこと
により、上記ＳＰＩＣＥパラメータを最適化する。これ
によって、部分空乏型ＳＯＩトランジスタの過渡特性を
高精度に再現することができ、ＳＰＩＣＥシミュレーシ
ョンを高精度に実行することができる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、部分空乏型ＳＯＩ
（Silicon on Insulator）トランジスタの過渡特性を高
精度にＳＰＩＣＥ（Simulation Program with Integrat
ed circuit Emphasis）シミュレーション上で再現する
ための、部分空乏型ＳＯＩトランジスタのＳＰＩＣＥパ
ラメータ抽出方法に関するものである。 【０００２】 【従来の技術】従来のＭＯＳトランジスタに比べて動作
速度の向上、および待機時の低電力化が期待できる半導
体素子として、部分空乏型ＳＯＩトランジスタがあげら
れる。 【０００３】この部分空乏型ＳＯＩトランジスタには、
ボディにコンタクトを付けて使用するトランジスタと、
コンタクトを付けないトランジスタの２種類がある。 【０００４】ボディにコンタクトを付けないトランジス
タは、図２の等価回路に示すように、ボディが電気的に
浮いた状態にあり、ボディフローティング(ＢＦ)トラン
ジスタと呼ばれている。図２において、１はゲート、２
はソース、３はボディ、４はドレイン、５はシリコン基
板、６は埋め込み酸化膜、７ａ，７ｂは接合ダイオード
である。Ｃｇｂはゲート・ボディ間容量、Ｃｓｂはゲー
ト・ソース間容量、Ｃｄｂはゲート・ドレイン間容量、
Ｃｂｅはゲート・基板間容量である。 【０００５】ここで、ソース端とドレイン端の接合ダイ
オード７ａ，７ｂは、等価回路に表すと、図３に示すよ
うになる。図３では、接合ダイオードを代表して、符号
７を付している。この接合ダイオード７は、電流源（電
流Ｉｊ）９と容量（Ｃｊ）１０の並列回路に対して、抵
抗（Ｒｓ）８が直列接続されたものである。 【０００６】上記図２の部分空乏型ＳＯＩボディフロー
ティングトランジスタの動作を図５を参照して説明す
る。図５において、符号５００,５０１のゲート電位，
ドレイン電位に示すように、図２の部分空乏型ＳＯＩボ
ディフローティングトランジスタのゲートとドレインに
ゲート電位，ドレイン電位をそれぞれ与えた場合、ゲー
ト電位とドレイン電位との容量カップリングで、符号５
０２のボディ電位に示すようにボディ部分に瞬時に電荷
が溜まり、溜まった電荷が時間の経過とともにソース端
のダイオードから抜けていく過渡動作をすることにな
る。 【０００７】Ｎチャネルトランジスタの場合、ボディに
電荷が溜まることにより、ボディ電位が正値になり、し
きい値が下がった状態となる。ボディから電荷が抜けて
いく過程で、ボディ電位が下がり、しきい値は上昇する
ので、符号５０３のドレイン電流に示すように、ドレイ
ン電流は定常状態に落ち着くまで減少していく。符号５
０３のドレイン電流の時間応答性が過渡特性そのもので
ある。 【０００８】定常状態(ＤＣ)では、図４に示すように、
ボディの電位はドレイン端の接合ダイオード７ｂに流れ
る逆方向電流Ｉ２と、ソース端の接合ダイオード７ａに
流れる順方向電流Ｉ１とが釣り合うだけの電位になる。
つまり、Ｉ１＝Ｉ２となるボディ電位に収束する。 【０００９】過渡特性を有する場合、ゲート電位の測定
スイープ速度や、ドレイン電位の測定スイープ速度によ
って、同一電圧条件においても異なるドレイン電流値が
得られることになり、これが通常のＭＯＳトランジスタ
と大きく異なる点である。ここでいう、測定スイープ速
度は、端子を所望の電位に立ち上げ、その電位を保持
し、電流を測定するまでの時間の和を指す。以後、文中
で測定スイープ速度を変えるとある際は、電位を立ち上
げる時間は一定にしておき、電位を保持する時間を変化
させるものとする。 【００１０】符号５０４にその例を示す。測定スイープ
速度を符号５０３に示すＴ１にしてゲート電位とドレイ
ン電位を立ち上げ、ドレイン電流を測定する。このと
き、ドレイン電位Ｖｄｓ１を０Ｖから電源電圧まで変え
て測定すれば、Ｖｇｓ＝Ｖｇｓ１、ゲート電位とドレイ
ン電位の立ち上げ後、Ｔ１経過時のＩｄｓ−Ｖｄｓ特性
が得られる。 【００１１】つぎに、測定スイープ速度を符号５０３に
示す、Ｔ２，Ｔ３と電位を保持する時間を変えて測定す
れば、Ｔ２経過時、Ｔ３経過時のＩｄｓ−Ｖｄｓ特性が
得られ、同じ電圧条件を与えても、時間経過に伴って特
性が変化することがわかる。 【００１２】ゲートのみに電位を与えた場合でも同様に
過渡応答を持つが、この場合はボディに溜まった電荷は
ソース端とドレイン端から抜けていく。ドレイン電位に
のみ電位を与えた際にも、容量カップリングでボディ電
位が正値になり、図４において、Ｉ１＝Ｉ２となるボデ
ィ電位に収束するまで、過渡応答を持つ。 【００１３】このような過渡応答を持つことが従来のＭ
ＯＳトランジスタ特性との大きな違いであり、この結
果、トランジスタの動作時には低しきい値で高電流にな
り、待機時には高しきい値、低オフリーク電流になるの
で、動作速度の向上、および低電力化が期待できる。一
般に、部分空乏型ＳＯＩトランジスタとはボディフロー
ティングトランジスタのことを指す。 【００１４】一方でボディにコンタクトを付けたトラン
ジスタをボディコンタクト(ＢＣ)トランジスタと呼び、
動作を図６に示す。上記トランジスタはボディ部分が電
源とつながっており、符号６０２のボディ電位に示すよ
うに、ボディ電位は一定の値を持つため、過渡動作を持
たない。符号６０４のボディコンタクトトランジスタの
Ｉｄｓ−Ｖｄｓ特性に示すように、部分空乏型ＳＯＩボ
ディコンタクトトランジスタは動作速度によらずドレイ
ン電流は一定の値を持ち、従来ＭＯＳと同じ動作をす
る。そのため従来のＭＯＳトランジスタのＳＰＩＣＥパ
ラメータ抽出方法を用いることができる。なお、符号６
００はゲート電位を示し、符号６０１はドレイン電位を
示し、符号６０３はドレイン電流値を示している。 【００１５】このことを利用し、部分空乏型ＳＯＩトラ
ンジスタのＳＰＩＣＥパラメータ抽出の際は、ボディに
コンタクトがある以外はボディフローティングトランジ
スタと形状を一致させたボディコンタクトトランジスタ
を用意する。 【００１６】ボディフローティングトランジスタの定常
状態では、図４に示すように、ソース端とドレイン端の
接合ダイオードに流れる電流が釣り合うだけのボディ電
位を持つ。 【００１７】この定常状態となる電位条件をボディコン
タクトトランジスタに与えれば、ボディフローティング
トランジスタと同じＤＣ特性を示す。 【００１８】そのことを利用して、ボディフローティン
グトランジスタが持ちうるボディ電位を含む範囲で、ボ
ディコンタクトトランジスタのボディに電位をかけてＤ
Ｃパラメータ抽出を行う。このＤＣパラメータと、容
量、および接合ダイオードからなる過渡パラメータが正
確に抽出できていれば、ボディフローティングトランジ
スタの特性を正確にＳＰＩＣＥシミュレーション上で再
現できる。 【００１９】ただし、実際にはボディコンタクトトラン
ジスタとボディフローティングトランジスタで形状が完
全には一致しないため、トランジスタの寸法がずれた分
の特性のずれはＤＣパラメータで補正する必要がある。 【００２０】また、過渡パラメータのうち、接合ダイオ
ード（Ｃｄｂ、Ｃｓｂを含む）とＣｂｅは高精度測定が
可能であるが、Ｃｇｂはショートチャネルの場合、正確
な測定が困難であるため、ロングチャネルトランジスタ
から測った値を基に、計算した値を用いている。 【００２１】現行の部分空乏型ＳＯＩトランジスタＳＰ
ＩＣＥパラメータ抽出フローを図７に示す。ステップ７
００においてボディコンタクトトランジスタとボディフ
ローティングトランジスタのＤＣ特性、および容量特性
を測定する。 【００２２】ステップ７０１においてボディコンタクト
トランジスタのＤＣ特性からＤＣパラメータを抽出し、
ステップ７０２にて容量特性、ダイオード特性から過渡
パラメータを抽出し、ステップ７０３にてＤＣパラメー
タと過渡パラメータからＳＰＩＣＥパラメータを構成す
る。 【００２３】ステップ７０４にてボディコンタクトトラ
ンジスタから抽出したＳＰＩＣＥパラメータを用い、ボ
ディフローティングトランジスタとしてシミュレーショ
ンを行う。この場合、同一パラメータを用いて、シミュ
レータのオプション指定でボディコンタクトトランジス
タとしてシミュレーションさせるか、ボディフローティ
ングトランジスタとしてシミュレーションさせるかを選
択できる。 【００２４】ここで、ボディフローティングトランジス
タの実測のＤＣ特性と、シミュレーションのＤＣ特性に
差があった場合は、ＤＣパラメータを用いて特性を合わ
せ込む。 【００２５】ステップ７０５にてボディフローティング
トランジスタで構成されたインバータリングオシレータ
にて遅延検証を行い、フローを終了する。 【００２６】図８にゲート長Ｌが０．１８μｍで、ゲー
ト幅Ｗが１μｍであるＮチャネル型のＳＯＩボディコン
タクトトランジスタ（従来のＭＯＳトランジスタと等
価）のドレイン電流過渡特性を示す。この図は横軸（ロ
グスケール）に時間Ｔｉｍｅをとり、縦軸（リニアスケ
ール）にドレイン電流Ｉｄｓ、ゲート電位Ｖｇｓ、ボデ
ィ電位Ｖｂｓをとってプロットしたものである。これ
は、ドレイン電位Ｖｄｓを電源電位（１．８Ｖ）に固定
し、ボディ電位Ｖｂｓは０Ｖに固定しておき、定常状態
になった後、ゲート電位Ｖｇｓを初期（０ｓｅｃ）の０
Ｖから１００ｐｓｅｃ経過までの間に電源電位（１．８
Ｖ）まで１００ｐｓｅｃの速度で立ち上げ、その後電源
電位を保持したときの、ドレイン電流Ｉｄｓのゲート電
位立ち上げに対応する過渡応答をプロットしたものであ
る。 【００２７】図８にて、ゲート電位Ｖｇｓが立ち上がっ
た後、横軸が１００ｐｓｅｃ以後でドレイン電流Ｉｄｓ
は一定値を保っている。これは、ボディコンタクトトラ
ンジスタではボディ電位は一定であり、過渡応答がない
ため、現行のパラメータ抽出方法を用いてもシミュレー
ション値は実測値に一致している例を示している。 【００２８】つぎに、ゲート長Ｌが０．１８μｍで、ゲ
ート幅Ｗが１μｍであるＮチャネル型のＳＯＩボディフ
ローティングトランジスタのドレイン電流過渡応答を図
９に示す。この図は横軸（ログスケール）に時間Ｔｉｍ
ｅをとり、縦軸（リニアスケール）にドレイン電流Ｉｄ
ｓをとってプロットしたものである。これは、ドレイン
電位Ｖｄｓを電源電位（１．８Ｖ）に固定しておき、定
常状態になった後、ゲート電位Ｖｇｓを初期（０ｓｅ
ｃ）の０Ｖから１００ｐｓｅｃ経過までの間に電源電位
（１．８Ｖ）まで１００ｐｓｅｃの速度で立ち上げ、そ
の後電源電位を保持したときの、ドレイン電流Ｉｄｓの
ゲート電位立ち上げに対応する過渡応答をプロットした
ものである。ボディフローティングトランジスタはボデ
ィが電気的に浮いているため、ドレイン電流Ｉｄｓは過
渡応答を有しているのがわかる。 【００２９】現行のパラメータ抽出方法では、ボディフ
ローティングトランジスタのＤＣ特性は合わせ込んでい
るため、グラフ右端ではシミュレーション値が実測値と
一致しているが、過渡特性は過渡パラメータからの計算
による推定値であり、特にＣｇｂは正確な測定ができて
いないため、特にゲート電位立ち上げ直後の誤差が大き
くなっている。 【００３０】 【発明が解決しようとする課題】上記従来の部分空乏型
ＳＯＩトランジスタのＳＰＩＣＥパラメータ抽出方法で
は、過渡特性について十分に考慮されていないため、図
９に示すように抽出したＳＰＩＣＥパラメータは、シミ
ュレーション上で過渡特性を精度良く記述できない。つ
まり、過渡特性については、シミュレーション値が実測
値に一致しない。 【００３１】また、過渡特性は個別に抽出した過渡パラ
メータから計算するという間接的な手法を用いているた
め、モデルの誤差が抽出誤差に加えられることになり、
精度が悪くなる。 【００３２】部分空乏型ＳＯＩトランジスタを用いるこ
とで得られる性能向上を設計で引き出すためにはＳＰＩ
ＣＥパラメータ抽出精度を通常のＭＯＳトランジスタと
同程度にする必要がある。 【００３３】本発明は上記従来の問題点を解決するもの
で、ＳＯＩトランジスタの過渡特性をＳＰＩＣＥシミュ
レーション上で高精度に再現できる部分空乏型ＳＯＩト
ランジスタＳＰＩＣＥパラメータ抽出方法を提供するこ
とを目的とする。 【００３４】 【課題を解決するための手段】本発明は、部分空乏型Ｓ
ＯＩトランジスタ（ボディフローティングトランジス
タ）の過渡応答を測定しておき、これから直接ＳＰＩＣ
Ｅパラメータを抽出することで、過渡特性をＳＰＩＣＥ
シミュレーション上で高精度に再現するものである。 【００３５】すなわち、本発明の請求項１記載の部分空
乏型ＳＯＩトランジスタＳＰＩＣＥパラメータ抽出方法
は、部分空乏型ＳＯＩトランジスタ回路シミュレーショ
ンにおいて、電気特性を記述するＳＰＩＣＥパラメータ
を最適化する方法であり、部分空乏型ＳＯＩトランジス
タの実測のドレイン電流過渡応答特性に、部分空乏型Ｓ
ＯＩトランジスタのＳＰＩＣＥシミュレーション特性を
合わせ込むことにより、ＳＰＩＣＥパラメータを最適化
することを特徴とする。 【００３６】上記の本発明の方法では、過渡特性を過渡
パラメータで直接合わせ込むが、過渡特性は測定端子電
位の測定スイープ速度を変えて測定することで得られ
る。 【００３７】ここでの端子電位の測定スイープ速度とは
端子を所定の電位に立ち上げ、その電位を保持し、電流
測定するまでの時間の和を指す。 【００３８】電位を保持する時間を、１ｎｓｅｃ、１μ
ｓｅｃ、１ｍｓｅｃ、数ｓｅｃなどというように変化さ
せて、ドレイン電流を測定し、横軸を時間、縦軸をドレ
イン電流ととれば、ある端子の電位立ち上げに対応する
ドレイン電流の過渡特性グラフを得ることができる。 【００３９】その過渡実測特性に対し、従来の抽出フロ
ーで得たボディフローティングトランジスタのＤＣパラ
メータを基本として、過渡パラメータ（容量、ダイオー
ド素子の特性から抽出したパラメータ）を使ってシミュ
レーション特性を直接合わせ込む方法を有している。 【００４０】 【発明の実施の形態】本発明の実施の形態の部分空乏型
ＳＯＩトランジスタＳＰＩＣＥパラメータ抽出方法を図
１のフローチャートを参照しながら説明する。ステップ
１００において部分空乏型ＳＯＩトランジスタのＳＰＩ
ＣＥパラメータ抽出に必要なデータ測定を行う。具体的
には、ボディコンタクトトランジスタからＤＣ特性、容
量・ダイオード素子から容量・ダイオード特性の測定を
行う。また、ボディフローティングトランジスタから過
渡特性の測定を行う。 【００４１】ボディフローティングトランジスタの過渡
特性は、ゲート電位立ち上げに対応するドレイン電流過
渡応答と、ドレイン電位立ち上げに対応するドレイン電
流過渡応答の組み合わせである。 【００４２】ゲート電位立ち上げに対応するドレイン電
流過渡応答は、ドレイン端子に電圧Ｖｄｓ１を印加、定
常状態になった後で、ゲート端子に測定スイープ速度を
変えて電位Ｖｇｓ１を与え、ドレイン電流を測定するこ
とで得られる。 【００４３】ドレイン電位立ち上げに対応するドレイン
電流過渡応答は、ゲート端子に電圧Ｖｇｓ１を印加、定
常状態になった後で、ドレイン端子に測定スイープ速度
を変えて電位Ｖｄｓ１を与え、ドレイン電流を測定する
ことで得ることができる。 【００４４】ゲート電位、ドレイン電位両方の立ち上げ
に対するドレイン電流過渡応答は、ゲート端子に電位Ｖ
ｇｓ１を、ドレイン端子にＶｄｓ１を、測定スイープ速
度を変えて与え、ドレイン電流を測定することで得られ
る。 【００４５】ステップ１０１においてはボディコンタク
トトランジスタのＤＣ特性からＤＣパラメータを抽出す
るが、このとき用いるＳＰＩＣＥパラメータはＢＳＩＭ
ＰＤ２．０、ＢＴＡＳＯＩなどの汎用ＳＰＩＣＥパラメ
ータでも、各利用者が個別に作成したものでもよい。 【００４６】ステップ１０２においては容量特性とダイ
オード特性から過渡パラメータを抽出している。 【００４７】ステップ１０３にてステップ１０１,１０
２で得られたＤＣパラメータと過渡パラメータからＳＰ
ＩＣＥパラメータを構成し、以降の過渡特性抽出に用い
る。 【００４８】ステップ１０３が終了した段階で、定常状
態でのドレイン電流、図９においてはグラフ右端の電流
精度は満たしており、残りの過渡特性を合わせ込めれば
よい。 【００４９】この段階までにＤＣパラメータ、ソース端
とドレイン端の接合ダイオードパラメータ（Ｃｓｂ、Ｃ
ｄｂを含む）、およびＣｂｅは抽出が完了しており、正
確に抽出できていないのはＣｇｂのみである。 【００５０】ステップ１０４では、ボディフローティン
グトランジスタの過渡特性を合わせ込み、過渡パラメー
タを抽出する。 【００５１】ゲート電位立ち上げに対応するドレイン電
流過渡応答を、Ｃｇｂを用いて実測特性にシミュレーシ
ョン特性を合わせ込むことで、間接的にＣｇｂを求める
ことができる。以上で過渡特性に影響を与える全てのパ
ラメータが抽出できる。 【００５２】原理的には、以上の作業で得たＳＰＩＣＥ
パラメータで全ての過渡応答を正確に表現できるはずで
あるが、ドレイン電流立ち上げに対応するドレイン電流
過渡特性も実測値とシミュレーション値を照らし合わせ
て確認し、差があった場合は調整する。この場合は、前
記までの作業で抽出しておいたパラメータを用い、ドレ
イン電位立ち上げに対応するドレイン電流過渡特性を、
パラメータＣｄｂ、Ｃｓｂを用いて調整する。以上の作
業をもってステップ１０４を終了する。 【００５３】その後ステップ１０５にてボディフローテ
ィングトランジスタで形成されたリングオシレータで遅
延検証を行って、パラメータ抽出フローを終了する。 【００５４】本発明の実施の形態における部分空乏型Ｓ
ＯＩトランジスタのＳＰＩＣＥパラメータ抽出例を図１
０に示す。図９と同じ条件でシミュレーションを行った
結果であり、ドレイン電流のゲート電位立ち上げに対応
した過渡応答を高精度に抽出できている。このように過
渡応答性を実測値とシミュレーション値で直接合わせ込
むことでシミュレーション上にて過渡特性を高精度に再
現できる効果をもたらす。したがって、部分空乏型ＳＯ
Ｉトランジスタの過渡特性を高精度に再現することがで
き、ＳＰＩＣＥシミュレーションを高精度に実行するこ
とができる。 【００５５】 【発明の効果】以上のように、本発明によれば、ユーザ
が指定した複数の時間経過時での実測の電流-電圧特性
にＳＰＩＣＥシミュレーションの特性を、過渡パラメー
タにて直接合わせ込むことで、用いるモデルの精度に依
存せず高精度な過渡特性抽出が可能となる。したがっ
て、部分空乏型ＳＯＩトランジスタの過渡特性を高精度
に再現することができ、ＳＰＩＣＥシミュレーションを
高精度に実行することができる。

【図面の簡単な説明】 【図１】この発明の部分空乏型ＳＯＩトランジスタＳＰ
ＩＣＥパラメータ抽出フローを示すフローチャートであ
る。 【図２】部分空乏型ＳＯＩトランジスタの等価回路図で
ある。 【図３】接合ダイオードの等価回路図である。 【図４】部分空乏型ＳＯＩトランジスタの定常状態を示
す模式図である。 【図５】部分空乏型ＳＯＩボディフローティングトラン
ジスタの動作を示すタイムチャートである。 【図６】部分空乏型ＳＯＩボディコンタクトトランジス
タの動作を示すタイムチャートである。 【図７】従来の部分空乏型ＳＯＩトランジスタＳＰＩＣ
Ｅパラメータ抽出フローを示すフローチャートである。 【図８】従来のＭＯＳトランジスタのＳＰＩＣＥパラメ
ータ抽出例を示す特性図である。 【図９】従来のＳＰＩＣＥパラメータ抽出フローを用い
たときの部分空乏型ＳＯＩトランジスタのＳＰＩＣＥパ
ラメータ抽出例を示す特性図である。 【図１０】本発明を用いたときの部分空乏型ＳＯＩトラ
ンジスタのＳＰＩＣＥパラメータ抽出例を示す特性図で
ある。 【符号の説明】 １ ゲート ２ ソース ３ ボディ ４ ドレイン ５ シリコン基板 ６ 埋め込み酸化膜 ７ａ，７ｂ 接合ダイオード ８ 抵抗 ９ 電流源 １０ 接合容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅田 卓也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B046 AA08 BA03 JA04 5F110 AA25 CC02 DD05 DD11 GG02 GG60

Claims (1)

1. 【特許請求の範囲】 【請求項１】 部分空乏型ＳＯＩトランジスタ回路シミ
   ュレーションにおいて、電気特性を記述するＳＰＩＣＥ
   パラメータを最適化する部分空乏型ＳＯＩトランジスタ
   ＳＰＩＣＥパラメータ抽出方法であって、 前記部分空乏型ＳＯＩトランジスタの実測のドレイン電
   流過渡応答特性に、前記部分空乏型ＳＯＩトランジスタ
   のＳＰＩＣＥシミュレーション特性を合わせ込むことに
   より、前記ＳＰＩＣＥパラメータを最適化することを特
   徴とする部分空乏型ＳＯＩトランジスタＳＰＩＣＥパラ
   メータの抽出方法。