KR100967488B1 - 모스 트랜지스터의 모델링 방법 및 장치 - Google Patents
모스 트랜지스터의 모델링 방법 및 장치 Download PDFInfo
- Publication number
- KR100967488B1 KR100967488B1 KR1020070136539A KR20070136539A KR100967488B1 KR 100967488 B1 KR100967488 B1 KR 100967488B1 KR 1020070136539 A KR1020070136539 A KR 1020070136539A KR 20070136539 A KR20070136539 A KR 20070136539A KR 100967488 B1 KR100967488 B1 KR 100967488B1
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- cox
- random number
- driving current
- modeling
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000009826 distribution Methods 0.000 claims abstract description 17
- 235000013599 spices Nutrition 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000013179 statistical model Methods 0.000 description 4
- 238000000342 Monte Carlo simulation Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
실시예에서는 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)에 대한 모델링 방법 및 장치에 관해 개시된다.
실시예에 따른 모스 트랜지스터의 모델링 방법은 모스 트랜지스터의 구동전류 특성을 검증하기 위한 스파이스 프로그램의 모델링 방법에 있어서, 모스 트랜지스터의 구동전류 특성을 결정하는 관계식과 변수를 설정하는 단계; 난수를 발생시키는 단계; 상기 난수가 회전된 마름모 방정식의 꼭지점을 만족하는 값으로 변환되도록 하여 상기 변환된 값을 통해 상기 변수의 변량을 결정하는 단계; 및 상기 관계식과 변수의 변량을 이용하여 모스 트랜지스터의 구동전류의 분포를 출력하는 단계가 포함된다.
모델링
Description
실시예에서는 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)에 대한 모델링 방법 및 장치에 관해 개시된다.
현재의 반도체 제조 동향은 크기가 항상 감소하는 반도체 칩을 제조하는 것이다. 이것은 또한 컴퓨터, 셀룰러 폰, 콤팩트 디스크 플레이어 등과 같은 전기 구성 요소들이 더 빠르게 동작하는 것 뿐만 아니라 더 작고 콤팩트하게 되는 것을 가능하게 한다.
이러한 전체적인 소형화를 이루기 위하여 내부 소자들을 더 작게 만드는 것이 요구되며, 대표적으로 더 작은 트랜지스터들을 설계하기 위해서, 제조에 앞서 이론적으로 디자인을 모델화하고 시뮬레이션할 수 있는 것이 필요하다. 그리고, 상기 시뮬레이션 결과를 설계 과정에 피드백하는 것은 현재 반도체 집적회로의 개발에 거의 필수적인 과정이 되고 있다.
도 1은 p-MOS와 n-MOS의 구동전류 분포를 도시한 도면이다.
도 1은 실제 웨이퍼 상에 다수의 p-MOS와 n-MOS를 제작하고 구동전류를 측정 한 결과를 도시한 도면으로서, 게이트 전극의 폭(W)이 10㎛이고, 게이트 전극의 채널 길이(L)가 0.18㎛로 설계되어 제작된 다수의 p-MOS와 n-MOS의 구동전류 측정치(Mea)가 도시되어 있다.
한편, 도 1에 도시된 바와 같은 p-MOS와 n-MOS의 구동전류 분포를 설계자가 고려할 수 있도록 SPICE Model에서 지원하는 방안이 제시되었다.
도 2는 p-MOS와 n-MOS의 구동전류 분포를 시뮬레이션하기 위해 일반적으로 사용되고 있는 5-corner Model 및 통계적 모델(statistical model)을 설명하는 도면이다.
도 2에 도시된 바와 같이, 5-corner model은 구동전류 분포를 5개의 점으로 표시한다.
상기 5-corner Model은 n-MOS와 p-MOS의 구동전류가 평균값을 갖는 TT(Typical) Model, n-MOS와 p-MOS의 구동전류가 가장 큰 값을 갖는 FF(Fast-Fast) Model, n-MOS와 p-MOS의 구동전류가 가장 작은 값을 갖는 SS(Slow-Slow) Model, n-MOS의 구동전류가 큰 값을 갖고 p-MOS의 구동전류가 작은 값을 갖는 FS(Fast-Slow) Model,n-MOS의 구동전류가 작은 값을 갖고 p-MOS의 구동전류가 큰 값을 갖는 SF(Slow-Fast) Model을 포함한다.
또한, 도 2에 별표(*)로 표시된 바와 같이, 통계적 모델(statistical model)은 실제 측정값의 분포와 가장 유사하게 묘사되는 방법으로서, 몬테 카를(Monte Carlo) 방법을 이용하여 난수를 발생시켜 시뮬레이션에 따른 구동전류 분포가 실제 측정된 구동전류 분포와 유사하게 발생되도록 한다.
한편, 설계자가 n-MOS와 p-MOS를 설계함에 있어서 워스트-케이스(worst-case)와 베스트-케이스(best-case)에 대한 고려를 할 필요가 있다.
그러나, 상기 5-corner Model은 다양한 워스트-케이스(worst-case) 및 베스트-케이스(best-case)를 확인하기 위해서 다수의 모델링 과정(다수의 스파이스 모델 라이브러리)이 필요하고, 상기 통계적 모델은 많은 횟수의 몬테 카를(Monte Carlo) 시뮬레이션 과정이 필요한 문제가 있다.
실시예는 모스 트랜지스터의 모델링 방법 및 장치를 제공한다.
실시예는 워스트-케이스 및 베스트 케이스의 검증이 용이한 모스 트랜지스터의 모델링 방법 및 장치를 제공한다.
실시예는 한번의 모델링과 종래보다 적은 수의 몬테 카를 시뮬레이션을 통해 워스트 및 베스트 케이스의 검증을 할 수 있는 모스 트랜지스터의 모델링 방법 및 장치를 제공한다.
실시예에 따른 모스 트랜지스터의 모델링 방법은 모스 트랜지스터의 구동전류 특성을 검증하기 위한 스파이스 프로그램의 모델링 방법에 있어서, 모스 트랜지스터의 구동전류 특성을 결정하는 관계식과 변수를 설정하는 단계; 난수를 발생시키는 단계; 상기 난수가 회전된 마름모 방정식의 꼭지점을 만족하는 값으로 변환되도록 하여 상기 변환된 값을 통해 상기 변수의 변량을 결정하는 단계; 및 상기 관계식과 변수의 변량을 이용하여 모스 트랜지스터의 구동전류의 분포를 출력하는 단계가 포함된다.
실시예에 따른 모스 트랜지스터의 모델링 장치는 모스 트랜지스터의 구동전류 특성을 검증하기 위한 스파이스 프로그램의 모델링 장치에 있어서, 상기 모델링 장치는 구동전류 특성을 시뮬레이션하기 위해 컴퓨터에 의해 수행되는 방법을 구현하기 위한 명령들로 인코딩되는 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 판독 가능 매체는 상기 명령들에 의해 모스 트랜지스터의 구동전류 특성을 결정하는 관계식과 변수가 설정되고, 난수가 발생되고, 상기 난수가 회전된 마름모 방정식의 꼭지점을 만족하는 값으로 변환되도록 하여 상기 변환된 값을 통해 상기 변수의 변량을 결정되며, 상기 관계식과 변수의 변량을 이용하여 모스 트랜지스터의 구동전류의 분포를 출력한다.
실시예에는 모스 트랜지스터의 모델링 방법 및 장치를 제공할 수 있다.
실시예는 워스트-케이스 및 베스트 케이스의 검증이 용이한 모스 트랜지스터의 모델링 방법 및 장치를 제공할 수 있다.
실시예는 한번의 모델링과 종래보다 적은 수의 몬테 카를 시뮬레이션을 통해 워스트 및 베스트 케이스의 검증을 할 수 있는 모스 트랜지스터의 모델링 방법 및 장치를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 모스 트랜지스터의 모델링 방법 및 장치에 대해 상세히 설명하도록 한다.
도 3은 실시예에 따른 모스 트랜지스터의 모델링 장치를 설명하는 도면이다.
도 3을 참조하면, 하드웨어 구성의 컴퓨터 시스템으로써 모델링 장치(100)가 개시되어 있다.
상기 모델링 장치(100)는 프로그램 명령들과 사용자 입력들을 수신하도록 동작하며, 상기 명령들과 입력들에 대응하는 결과들을 출력하도록 동작한다.
상기 모델링 장치(100)는 인텔사(INTEL CORP.)에 의해 제조된 마이크로 프로세서와 같은 범용 마이크로 프로세서일 수도 있는 중앙 처리 장치(CPU)(101)를 구비한다. 상기 중앙 처리 장치(101)는 RAM/ROM(102), 클럭(104), 데이터 저장 디바이스(106), 입력 디바이스(108) 및 출력 디바이스(110)에 동작 가능하게 접속된다.
상기 RAM(Random Access Memory)은 특히, 모델링 장치(100)의 동작 중 상기 중앙 처리 장치(101)에 의해 이용되는 처리 명령들을 저장하기에 충분한 저장 용량을 갖는 적절한 수의 메모리 모듈일 수 있다. 상기 ROM(Read Only Memory)은 모델링 장치(100)의 기동 루틴 동안 중앙 처리 장치(101)에 의해 수행되는 명령들을 저장할 수 있는 임의의 영구적인 메모리 매체일 수도 있다. 상기 RAM/ROM(102)의 다른 기능들은 이 기술분야의 당업자에게 자명할 것이다.
상기 클럭(104)은 상기 중앙 처리 장치(101)의 내장 구성 요소일 수도 있으며, 상기 중앙 처리 장치(101)가 모델링 장치(100)의 하드웨어 구성 요소들 간의 통신을 동기화하고 실행하는 클럭 속도를 규정한다. 상기 클럭(104)의 다른 기능들은 이 기술분야의 당업자에게 자명할 것이다.
상기 입력 디바이스(108)는 다른 컴퓨터 시스템이나 사용자 입력들 중 하나를 통해 모델링 장치(100)와 정보를 통신하기 위해 사용되는 하나 이상의 일반적으로 공개된 디바이스가 될 수 있다. 따라서, 상기 입력 디바이스(108)는 키보드, 마우스, 스캐너, 음성 인식유닛, 직렬 또는 병렬 통신 포트, 네트워크 접속 및 데이터를 수신하기 위한 임의의 적당한 네트워크 또는 다른 통신 카드를 포함할 수도 있다. 상기 입력 디바이스(108)는 본 발명에 따라 사용자가 명령들 및 값들을 입력 할 수 있도록 동작한다.
상기 출력 디바이스(110)는 모델링 장치(100)의 사용자와 입력된 명령들 및 값들의 결과들과 통신시키기 위해 모델링 장치(100)에 의해 사용되는 하나 이상의 일반적으로 공지된 디바이스들일 수도 있다. 따라서, 출력 디바이스(110)는 디스플레이 모니터, 음성 합성기, 프린터, 병렬 또는 직렬 통신 포트, 네트워크 접속 및 데이터를 송신하기 위한 임의의 적당한 네트워크 또는 다른 통신 카드를 포함할 수도 있다. 상기 출력 디바이스(110)는 본 발명에 따라 사용자가 입력 명령들 및 값들의 결과를 수신할 수 있도록 동작한다.
상기 데이터 저장 디바이스(106)는 컴퓨터 데이터를 저장하기 위한 내부 또는 외부 대용량 메모리 중 하나일 수도 있으며, 그 저장 용량은 기가 바이트 이상의 크기가 될 수 있다. 상기 데이터 저장 디바이스(106)는 특히, 마이크로소프트사의 운영체제와 프로그램(107)과 같은 하나 이상의 응용 프로그램들을 저장한다. 따라서, 상기 데이터 저장 디바이스(106)는 하드디스크 드라이브, CD-ROM 디스크 및 리더/라이터, DVD 디스크 및 리더/라이터, ZIP 디스크 드라이브, 읽기-전용 또는 읽기-쓰기 포맷의 처리 명령들로 인코딩될 수 있는 임의의 다른 컴퓨터 판독 가능 매체 중 하나 이상일 수도 있다. 상기 데이터 저장 디바이스(106)의 다른 기능들 및 이용 가능한 디바이스들은 이 기술분야에 당업자에게 자명할 것이다.
상기 프로그램(107)은 본 발명에 따라 모델링 장치(100)로 하여금 데이터 및 정보의 입력들을 수신하고 MOSFET 디바이스의 구동전류 특성을 결정할 수 있는 복수의 처리 명령들을 포함한다.
실시예에서 상기 프로그램(107)은 스파이스(SPICE) 프로그램을 기반으로 구동전류 특성의 워스트 케이스 및 베스트 케이스가 몬테 카를(Monte Carlo) 시뮬레이션 과정을 통해 회전된 마름모 방정식의 꼭지점에 분포되도록 함으로써, 설계자에게 다양한 워스트 케이스 및 베스트 케이스의 검증이 가능하도록 할 수 있다.
한편, MOSFET 디바이스의 구동전류 특성은 다음 수학식 1에 의해 결정된다.
상기 수학식 1에서 Ids는 구동전류, Ueff는 전자나 홀의 이동도(effective mobility), Cox는 단위 채널 면적당 커패시턴스, W는 게이트 전극의 폭, L은 게이트 전극의 채널길이, Vgs는 게이트 전압, Vt는 문턱전압, Vds는 드레인 전압이다.
상기 수학식 1에서 Cox의 변량인 N_TOX (n-MOS의 경우) 및 P_TOX(p-MOS의 경우)와, Vt의 변량인 N_VTHO 및 P_VTHO와, L의 변량인 N_XL 및 P_XL와, W의 변량인 N_XW 및 P_XW를 변화시킴으로써 구동전류의 분포을 알 수 있다.
실시예에서 상기 프로그램(107)은 스파이스 프로그램으로써 다음과 같은 코드를 포함한다.
----------------------------------------------------------
.LIB MCNO_018
.param
+ psigma=abs(sig) sig=agauss(0,1,3) [3-1]
+ pan=aunif(0,3) [3-2]
+ px='(pan＜-1.5)? -3:((-1.5＜pan＜1.5)?0:3)'
con=limit(0,1) ma='(px＜0)? 0.5:-0.5' [3-3]
+ py='con*(ma*px+1.5)' [3-4]
+ pang='3.141592*45/180' [3-5]
+ PN='(px*cos(pang)-py*sin(pang))/sin(pang)'
PP='(px*sin(pang)+py*cos(pang))/sin(pang)' [3-6]
+ N_TOX='1.54e-10*(PN/3)*psigma'
P_TOX='1.54e-10*(PP/3)*psigma' [3-7]
+ N_VTHO='9.00e-02*(PN/3)*psigma'
P_VTHO='9.00e-02*(PP/3)*psigma' [3-8]
+ N_XL='1.20e-08*(PN/3)*psigma'
P_XL='1.20e-08*(PP/3)*psigma' [3-9]
+ N_XW='2.20e-08*(-PN/3)*psigma'
P_XW='2.20e-08*(-PP/3)*psigma' [3-10]
-----------------------------------------------------------
상기 스파이스 프로그램에 대해 간단히 설명하면, .param은 파라미터를 정의한다는 스파이스 프로그램의 표현이다.
[3-1]은 +1에서 -1까지의 범위에서 0을 중심으로 3-시그마인 난수를 발생하여 절대값으로 변환한 값을 psigma로 하는 것을 정의한다.
[3-2]는 -3에서 +3까지의 균일한 분포를 갖는 난수를 발생시키고 이를 pan값으로 하는 것을 정의한다.
[3-3] 및 [3-4]은 px의 값을 정의하고, con은 -1과 +1을 반복하는 함수이다. px가 음수인 영역에서 기울기 ma는 0.5이고, px가 양수인 영역에서 기울기 ma는 -0.5이다. 또한 py값이 정의되어 있으며, px와 py는 마름모 방정식의 꼭지점을 만족한다. 마름모는 중심이 0이고 꼭지점이 (-3,0), (0,1.5), (3,0), (0,-1.5)의 좌표를 가진다.
[3-5] 및 [3-6]은 상기 [3-3] 및 [3-4]에 의해 표현된 마름모를 45도 회전시키기 위한 식이다.
[3-7] 내지 [3-10]은 상기 [3-5] 및 [3-6]에 표현된 회전된 마름모를 n-MOS 및 p-MOS의 주요 모델 파라미터들의 변수로 적용하기 위한 식이다.
실시예에서 MOSFET 디바이스의 구동전류 분포를 시뮬레이션하기 위한 변수로써, 상술한 바와 같이 Cox의 변량인 N_TOX 및 P_TOX와, Vt의 변량인 N_VTHO 및 P_VTHO와, L의 변량인 N_XL 및 P_XL와, W의 변량인 N_XW 및 P_XW가 사용된다.
도 4는 본 발명의 실시예에 따른 모스 트랜지스터의 모델링 방법에 의한 시뮬레이션 결과를 도시한 도면이다. 도 4에 도시된 바와 같이, 상기 모델링 방법에 의해 시뮬레이션 한 결과, 모스 트랜지스터의 구동전류 특성은 회전된 마름모의 꼭지점 상에 존재하게 된다.
다만, 도 4에서, 1-sigma, 2-sigma, 3-sigma는 각각 상기 [3-1]의 psigma의 값을 0.68, 0.95, 0.99(대략적으로 1)으로 정의한 것으로, 모스 트랜지스터의 설계 와 달리 실제 제작된 모스 트랜지스터가 1-sigma의 범위에서 오차가 발생된 경우, 2-sigma의 범위에서 오차가 발생된 경우, 2-sigma의 범위에서 오차가 발생된 경우의 워스트 케이스 및 베스트 케이스를 표현한다.
따라서, 상기한 스파이스 프로그램을 이용하고, 상기 psima 값을 결정함으로써 하나의 모델을 통해 다양한 워스트 케이스 및 베스트 케이스를 검증할 수 있다.
만약, 상기 [3-1]에서 psigma의 값을 0을 중심으로 -1 에서 +1 까지의 범위 중에서 3-sigma를 갖는 임의의 값으로 정의하는 경우, 상기 구동전류 분포는 도 4의 3-sigma(마름모)의 꼭지점과 중심 사이의 직선 상에 분포된다. 이것은 표준편차에 따른 워스트 케이스 및 베스트 케이스를 표현한다.
도 1은 p-MOS와 n-MOS의 구동전류 분포를 도시한 도면.
도 2는 p-MOS와 n-MOS의 구동전류 분포를 시뮬레이션하기 위해 일반적으로 사용되고 있는 5-corner Model 및 통계적 모델(statistical model)을 설명하는 도면.
도 3은 실시예에 따른 모스 트랜지스터의 모델링 장치를 설명하는 도면.
도 4는 본 발명의 실시예에 따른 모스 트랜지스터의 모델링 방법에 의한 시뮬레이션 결과를 도시한 도면.
Claims (10)
- 모스 트랜지스터의 구동전류 특성을 검증하기 위한 스파이스 프로그램의 모델링 방법에 있어서,모스 트랜지스터의 구동전류 특성을 결정하는 관계식(상기 관계식에서 Ids는 구동전류, Ueff는 전자나 홀의 이동도(effective mobility), Cox는 단위 채널 면적당 커패시턴스, W는 게이트 전극의 폭, L은 게이트 전극의 채널길이, Vgs는 게이트 전압, Vt는 문턱전압, Vds는 드레인 전압)과 변수 Cox, Vt, L, W를 설정하는 단계;
상기 변수 Cox, Vt, L, W의 변량을 결정하기 위하여 상기 스파이스 프로그램에서 난수를 발생시키는 단계;상기 난수가 상기 스파이스 프로그램에서 마름모의 꼭지점 관계를 가지는 4개의 값으로 변환되도록 하여 상기 변수 Cox, Vt, L, W의 변량으로 입력하는 단계; 및상기 관계식에 상기 변수 Cox, Vt, L, W의 변량이 입력됨에 따라 모스 트랜지스터의 구동전류의 분포를 출력하는 단계가 포함되는 모스 트랜지스터의 모델링 방법. - 삭제
- 삭제
- 제 1항에 있어서,상기 난수를 고정된 값으로 설정하는 경우 상기 구동전류는 하나의 마름모의 꼭지점 관계를 가지는 4개의 값을 가지는 분포되는 모스 트랜지스터의 모델링 방법.
- 삭제
- 모스 트랜지스터의 구동전류 특성을 검증하기 위한 스파이스 프로그램의 모델링 장치에 있어서,상기 모델링 장치는 구동전류 특성을 시뮬레이션하기 위해 컴퓨터에 의해 수행되는 방법을 구현하기 위한 프로그램 명령들과 사용자 입력들이 입력되어 인코딩되는 컴퓨터 판독 가능 매체를 포함하고,상기 컴퓨터 판독 가능 매체는 상기 입력된 프로그램 명령들과 사용자 입력들에 의해 모스 트랜지스터의 구동전류 특성을 결정하는 관계식(상기 관계식에서 Ids는 구동전류, Ueff는 전자나 홀의 이동도(effective mobility), Cox는 단위 채널 면적당 커패시턴스, W는 게이트 전극의 폭, L은 게이트 전극의 채널길이, Vgs는 게이트 전압, Vt는 문턱전압, Vds는 드레인 전압)과 변수 Cox, Vt, L, W가 설정되고,
상기 변수 Cox, Vt, L, W의 변량을 결정하기 위하여 상기 스파이스 프로그램에서 난수를 발생되고, 상기 난수가 상기 스파이스 프로그램에서 마름모의 꼭지점 관계를 가지는 4개의 값으로 변환되도록 하여 상기 변수 Cox, Vt, L, W의 변량으로 입력되며, 상기 관계식에 상기 변수 Cox, Vt, L, W의 변량이 입력됨에 따라 모스 트랜지스터의 구동전류의 분포를 출력하는 모스 트랜지스터의 모델링 장치. - 삭제
- 삭제
- 제 6항에 있어서,상기 난수를 고정된 값으로 설정하는 경우 상기 구동전류는 하나의 마름모의 꼭지점 관계를 가지는 4개의 값을 가지는 분포되는 모스 트랜지스터의 모델링 장치.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136539A KR100967488B1 (ko) | 2007-12-24 | 2007-12-24 | 모스 트랜지스터의 모델링 방법 및 장치 |
| US12/265,800 US20090164195A1 (en) | 2007-12-24 | 2008-11-06 | Apparatus and Method for Modeling MOS Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136539A KR100967488B1 (ko) | 2007-12-24 | 2007-12-24 | 모스 트랜지스터의 모델링 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090068782A KR20090068782A (ko) | 2009-06-29 |
| KR100967488B1 true KR100967488B1 (ko) | 2010-07-07 |
Family
ID=40789647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136539A KR100967488B1 (ko) | 2007-12-24 | 2007-12-24 | 모스 트랜지스터의 모델링 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090164195A1 (ko) |
| KR (1) | KR100967488B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951749B1 (ko) * | 2007-12-24 | 2010-04-08 | 주식회사 동부하이텍 | 모스 트랜지스터의 모델링 방법 및 장치 |
| KR100887508B1 (ko) * | 2007-12-24 | 2009-03-10 | 주식회사 동부하이텍 | 모스 트랜지스터의 모델링 방법 및 장치 |
| KR101244702B1 (ko) * | 2012-12-27 | 2013-03-18 | 서울과학기술대학교 산학협력단 | 트랜지스터에서의 문턱 전압 이동 시뮬레이션 방법 |
| CN109933302B (zh) * | 2019-01-29 | 2021-04-20 | 华中科技大学 | 一种基于金刚石生成随机数的方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242729B1 (ko) | 1995-04-07 | 2000-02-01 | 다니구찌 이찌로오 | 수치계산에 의해 프로세스 파라미터를 결정하는 반도체 장치의 제조방법 |
| JP2003110106A (ja) | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 部分空乏型ｓｏｉトランジスタｓｐｉｃｅパラメータ抽出方法 |
| KR100706812B1 (ko) | 2006-02-10 | 2007-04-12 | 삼성전자주식회사 | 반도체 장치의 물리적 파라미터들의 통계적 분포 특성을평가하는 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035930A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 特性抽出装置、特性評価装置、および、半導体装置 |
| JP2002110489A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 |
| JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Ｌｓｉの設計マージンの設定方法 |
| KR100951749B1 (ko) * | 2007-12-24 | 2010-04-08 | 주식회사 동부하이텍 | 모스 트랜지스터의 모델링 방법 및 장치 |
| KR100887508B1 (ko) * | 2007-12-24 | 2009-03-10 | 주식회사 동부하이텍 | 모스 트랜지스터의 모델링 방법 및 장치 |
-
2007
- 2007-12-24 KR KR1020070136539A patent/KR100967488B1/ko not_active IP Right Cessation
-
2008
- 2008-11-06 US US12/265,800 patent/US20090164195A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242729B1 (ko) | 1995-04-07 | 2000-02-01 | 다니구찌 이찌로오 | 수치계산에 의해 프로세스 파라미터를 결정하는 반도체 장치의 제조방법 |
| JP2003110106A (ja) | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 部分空乏型ｓｏｉトランジスタｓｐｉｃｅパラメータ抽出方法 |
| KR100706812B1 (ko) | 2006-02-10 | 2007-04-12 | 삼성전자주식회사 | 반도체 장치의 물리적 파라미터들의 통계적 분포 특성을평가하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090164195A1 (en) | 2009-06-25 |
| KR20090068782A (ko) | 2009-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7835888B2 (en) | Method and apparatus for extracting characteristic of semiconductor integrated circuit | |
| US7937256B2 (en) | Systems and methods of efficient library characterization for integrated circuit cell libraries | |
| US10678973B2 (en) | Machine-learning design enablement platform | |
| CN106055724B (zh) | 设计半导体器件、制造器件的系统以及使用系统的方法 | |
| JP4664231B2 (ja) | タイミング解析方法及びタイミング解析装置 | |
| US20170147727A1 (en) | Temperature-aware integrated circuit design methods and systems | |
| US10713405B2 (en) | Parameter generation for semiconductor device trapped-charge modeling | |
| KR100887508B1 (ko) | 모스 트랜지스터의 모델링 방법 및 장치 | |
| JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
| US20210224452A1 (en) | Layout-based side-channel emission analysis | |
| US10140399B2 (en) | Corner database generator | |
| KR100967488B1 (ko) | 모스 트랜지스터의 모델링 방법 및 장치 | |
| US20020156609A1 (en) | Circuit simulation method, circuit simulation device, and circuit simulation program and computer readable storage medium onto which the program is stored | |
| US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
| KR100951749B1 (ko) | 모스 트랜지스터의 모델링 방법 및 장치 | |
| US10318696B1 (en) | Efficient techniques for process variation reduction for static timing analysis | |
| US20180218100A1 (en) | Reliability Verification Based On Combining Voltage Propagation With Simulation | |
| JP2010170180A (ja) | 回路検証装置およびプログラム | |
| US8832635B2 (en) | Simulation of circuits with repetitive elements | |
| US20050288918A1 (en) | System and method to facilitate simulation | |
| TWI718192B (zh) | 模擬方法、電路設計以及示例工具 | |
| US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
| US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
| US8301431B2 (en) | Apparatus and method for accelerating simulations and designing integrated circuits and other systems | |
| TW202133175A (zh) | 具有漏電流中的統計變化之動態隨機存取記憶體通路電晶體的設計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130520 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |