JP2009252941A - 半導体素子の模擬回路 - Google Patents
半導体素子の模擬回路 Download PDFInfo
- Publication number
- JP2009252941A JP2009252941A JP2008098011A JP2008098011A JP2009252941A JP 2009252941 A JP2009252941 A JP 2009252941A JP 2008098011 A JP2008098011 A JP 2008098011A JP 2008098011 A JP2008098011 A JP 2008098011A JP 2009252941 A JP2009252941 A JP 2009252941A
- Authority
- JP
- Japan
- Prior art keywords
- reverse recovery
- current
- value
- variable resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】主ダイオードD1(3)に対して逆方向に電圧が印加される時には、可変抵抗R1(4)を通って、カソードK(2)からアノードA(1)へ逆回復電流が流れる。この時、可変抵抗R1(4)の値を、p-n接合の蓄積少数キャリアの電荷量に従って過渡的に変化させることで、この模擬回路からは逆回復電流の波形を得ることができる。即ち、逆回復動作の開始時は、可変抵抗R1(4)の値を小さい抵抗値に設定して大電流を流すが、蓄積キャリアが流出するに従って可変抵抗R1(4)の抵抗値を増加させ、逆回復電流の電流値を減少させる。これにより、この模擬回路からは、急峻なピークとなだらかなテールを有する波形の逆回復電流を得ることができる。
【選択図】図1
Description
図2は、回路シミュレータSPICE(Simulation Program with Integrated Circuit Emphasis)で用いられる従来のダイオードモデルの回路構成を示した回路図である。
図3は、逆回復特性のシミュレーション回路として、図2と同様、アノードA(10)とカソードK(20)の間に接続された主ダイオードD4(50)に電流源I1(60)を並列接続した従来の逆回復特性モデルを示す回路図である。
さらに、周囲温度などの設定を変えた条件下でのシミュレーションを行う場合には、パラメータ設定が、より分かり易いモデルである方が望ましい。
また、モデルパラメータの設定を、実際の物理条件と関連付けて簡潔に行えるようになる効果がある。
図1は、本発明の実施形態に係る半導体素子の模擬回路の回路構成を示す回路図である。同図において、本実施形態の半導体素子の模擬回路は、逆回復電流モデルであり、アノードA(1)とカソードK(2)の間に接続された、順方向特性を決定する主ダイオードD1(3)と、逆回復電流を決定する可変抵抗R1(4)と、逆回復電流を流す理想ダイオードD2(5)と、を具備し、可変抵抗R1(4)と理想ダイオードD2(5)とを直列に接続した直列接続回路は、主ダイオードD1(3)に対して並列に接続される。
まず、微小時間Δtの問に流出する電荷量ΔQは、電流×時間に比例するものとして、以下の式(1)で与えられる。但し、IRは逆回復電流の電流値とする。
或る時刻Tにおける可変抵抗R1(4)のコンダクタンスGB(T)は、時刻T−ΔtにおけるコンダクタンスGB(T−Δt)から、ΔQに係数を乗じた値を差し引くことで求められる。よって、コンダクタンスGBは以下の式(2)で定義される。但し、GB(0)=GB0で、GB0はコンダクタンスの初期値とし、αはコンダクタンスの変化割合パラメータとする。
求める可変抵抗R1(4)の抵抗値RB(逆回復動作をシミュレーションする時の抵抗値)は、コンダクタンスGBの逆数を代入することにより、以下の式(3)で算出される。
上記した式(1)〜(3)によって時間の経過に連れてコンダクタンスGBが減少(即ち、抵抗値RBが増加)し、次第に逆回復電流は減少する。
GB(T)=GB(T−Δt)−α2×ΔQ …(5)
このように、コンダクタンスGBの初期値(GB(0))と、その変化割合を与えるパラメータαとを、周囲温度条件や順方向電流の値に比例させて変化することで、実測の波形に合わせることができる。つまり、半導体素子の実際の物理条件(即ち実際の動作環境)に従ってパラメータαの値を設定することが可能である。
[応用例]
以下では、本発明の応用例として、IGBT(Insulated Gate Bipolar Transistor)とダイオード(Free Wheeling Diode)とを組み合わせたIGBTモジュールのスイッチング特性をシミュレーションする模擬回路の例を示す。
2、20 カソードK
3、30、50 主ダイオード
4 可変抵抗R1
5 理想ダイオードD2
40 コンデンサC1
60 電流源I1
100 IGBTモジュール
110、140 ダイオード(Free Wheeling Diode)
130、160、300 電圧源
120、150 IGBT
200 インダクタL1
Claims (3)
- p-n接合部を有する半導体素子の順方向特性を決定する主ダイオードと、
前記主ダイオードと並列に接続された、可変抵抗と理想ダイオードとの直列接続回路と、を備え、
前記理想ダイオードは、前記可変抵抗に流れる電流の向きを一方向に限定する整流目的を完遂することで前記直列接続回路により逆回復特性を決定することを特徴とする半導体素子の模擬回路。 - 前記可変抵抗の抵抗値を、逆回復動作の開始時は低い値とすると共に、逆回復動作の開始以降は、逆回復電流値の時間積分で示される電荷量の総和に従って高い値に引き上げて逆回復特性を模擬することを特徴とする請求項1記載の半導体素子の模擬回路。
- 請求項1または請求項2記載の半導体素子の模擬回路を、ダイオード、IGBT、サイリスタ、MOSFET等を含む半導体装置のp-n接合部の逆回復電流特性を模擬するために使用したことを特徴とする半導体素子の模擬回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098011A JP5476674B2 (ja) | 2008-04-04 | 2008-04-04 | 半導体素子の模擬回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098011A JP5476674B2 (ja) | 2008-04-04 | 2008-04-04 | 半導体素子の模擬回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009252941A true JP2009252941A (ja) | 2009-10-29 |
JP5476674B2 JP5476674B2 (ja) | 2014-04-23 |
Family
ID=41313372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008098011A Expired - Fee Related JP5476674B2 (ja) | 2008-04-04 | 2008-04-04 | 半導体素子の模擬回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476674B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324750A (ja) * | 1992-05-26 | 1993-12-07 | Mitsubishi Electric Corp | ダイオードの逆回復シミュレーション回路 |
JPH08503340A (ja) * | 1993-08-13 | 1996-04-09 | フィリップス エレクトロニクス ネムローゼ フェン ノートシャップ | パワー半導体デバイスの如きデバイス内の分布効果をシミュレートする方法 |
JPH09293863A (ja) * | 1996-04-25 | 1997-11-11 | Toyo Electric Mfg Co Ltd | 半導体素子のシミュレータ |
JP2003110106A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 部分空乏型soiトランジスタspiceパラメータ抽出方法 |
JP2004087588A (ja) * | 2002-08-23 | 2004-03-18 | Shindengen Electric Mfg Co Ltd | デバイス・シミュレータ |
-
2008
- 2008-04-04 JP JP2008098011A patent/JP5476674B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324750A (ja) * | 1992-05-26 | 1993-12-07 | Mitsubishi Electric Corp | ダイオードの逆回復シミュレーション回路 |
JPH08503340A (ja) * | 1993-08-13 | 1996-04-09 | フィリップス エレクトロニクス ネムローゼ フェン ノートシャップ | パワー半導体デバイスの如きデバイス内の分布効果をシミュレートする方法 |
JPH09293863A (ja) * | 1996-04-25 | 1997-11-11 | Toyo Electric Mfg Co Ltd | 半導体素子のシミュレータ |
JP2003110106A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 部分空乏型soiトランジスタspiceパラメータ抽出方法 |
JP2004087588A (ja) * | 2002-08-23 | 2004-03-18 | Shindengen Electric Mfg Co Ltd | デバイス・シミュレータ |
Also Published As
Publication number | Publication date |
---|---|
JP5476674B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6251310B2 (ja) | 電流電圧特性の測定方法 | |
Lauritzen et al. | A basic IGBT model with easy parameter extraction | |
JP2004200461A (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
CN104899350A (zh) | SiC MOSFET仿真模型的建模方法 | |
JP5117926B2 (ja) | インバータシミュレーション装置およびインバータシミュレーションプログラム | |
JP6936341B2 (ja) | 電流電圧特性の測定方法 | |
Bazzano et al. | A new analog behavioral SPICE macro model with thermal and self-heating effects for silicon carbide power MOSFETs | |
Li et al. | A simplified IGBT behavioral model with a tail current module for switching losses estimation | |
JP2013182525A (ja) | 回路シミュレーション用igbtモデル | |
CN114091286A (zh) | 一种基于特性曲线的mmc子模块igbt通态损耗分析方法 | |
JP6266081B2 (ja) | インバータスイッチング素子の温度推定のためのパラメータ決定装置 | |
JP5476674B2 (ja) | 半導体素子の模擬回路 | |
Raffa et al. | A new analog behavioral SPICE macro model with self-heating effects and 3rd quadrant behavior for Silicon Carbide Power MOSFETs | |
JP5299062B2 (ja) | Igbtの過渡特性をシミュレーションする方法 | |
JP2004501376A (ja) | 電圧又は温度を測定するための、並びに予め決めうる任意の温度依存性を有する電圧を発生するための方法及び回路 | |
JP2009251862A (ja) | Mosトランジスタの模擬回路 | |
CN116540044A (zh) | 一种半导体测试电路及方法 | |
CN111898281B (zh) | 一种SiC IGBT器件行为模型建立方法 | |
De Falco et al. | ELDO-COMSOL based 3D electro-thermal simulations of power semiconductor devices | |
Dastfan | A new macro-model for power diodes reverse recovery | |
CN105842599A (zh) | 一种用于稳压二极管的建模方法和模型电路 | |
Górecki et al. | Influence of MOSFET model form on characteristics of the boost converter | |
KR101345590B1 (ko) | 저전력 태양광 배터리 충전기를 위한 태양전지 시뮬레이터 및 시뮬레이션 방법 | |
JPH09293863A (ja) | 半導体素子のシミュレータ | |
Benbahouche et al. | An improved understanding of IGBT behavior under thermal stress |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110315 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |