JP5476674B2 - 半導体素子の模擬回路 - Google Patents

半導体素子の模擬回路 Download PDF

Info

Publication number
JP5476674B2
JP5476674B2 JP2008098011A JP2008098011A JP5476674B2 JP 5476674 B2 JP5476674 B2 JP 5476674B2 JP 2008098011 A JP2008098011 A JP 2008098011A JP 2008098011 A JP2008098011 A JP 2008098011A JP 5476674 B2 JP5476674 B2 JP 5476674B2
Authority
JP
Japan
Prior art keywords
reverse recovery
current
semiconductor device
diode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008098011A
Other languages
English (en)
Other versions
JP2009252941A (ja
Inventor
晴信 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008098011A priority Critical patent/JP5476674B2/ja
Publication of JP2009252941A publication Critical patent/JP2009252941A/ja
Application granted granted Critical
Publication of JP5476674B2 publication Critical patent/JP5476674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は半導体素子の模擬回路に係り、特に、半導体素子におけるp-n接合部の逆回復電流を、忠実にシミュレーションするための半導体素子の模擬回路に関する。
従来、半導体素子の模擬回路は、半導体素子をシミュレーションするために多用されている。例えば、半導体素子を含む電気回路の設計に際して、当該半導体素子の出力は、このような模擬回路の出力で代用される。
しかしながら、p-n接合部の逆回復電流を忠実にシミュレーションするためには、従来の単純な構成の模擬回路を使用していたのでは不十分であることが知られていた。
図2は、回路シミュレータSPICE(Simulation Program with Integrated Circuit Emphasis)で用いられる従来のダイオードモデルの回路構成を示した回路図である。
同図において、アノードA(10)とカソードK(20)の間に接続された主ダイオードD3(30)は、順方向電流特性をシミュレーションするための飽和電流値や直列抵抗などのパラメータを包含している。可変容量C1(40)は主ダイオードD3(30)と並列に接続され、逆方向に電圧が印加された時に、可変容量C1(40)から過渡的な電流が流される。しかしながら、このような単純な回路構成のダイオードモデルでは、順方向電流特性のシミュレーションには使用できても、逆回復電流特性は正しくシミュレーションできないので、逆回復電流特性の検証には使用できない。
そこで、従来から、このような単純なダイオードモデルに代わって、逆回復電流特性についても正しくシミュレーションできる逆回復特性モデルが多く提案されてきた。
図3は、逆回復特性のシミュレーション回路として、図2と同様、アノードA(10)とカソードK(20)の間に接続された主ダイオードD4(50)に電流源I1(60)を並列接続した従来の逆回復特性モデルを示す回路図である。
同図において、電流源I1(60)は計算によって最適化された逆回復電流を出力する。電流源I1(60)が出力する逆回復電流値の計算方法は従来から多く考案されており、実際の測定波形に近い出力波形を示す電流源I1(60)のモデル化が検討されている。
例えば、特許文献1には、p-n接合部を有する半導体素子の逆回復特性をシミュレーションするシミュレータとして、前記半導体素子に切替スイッチ素子を含む電気回路を接続し、この切替スイッチ素子の電圧値が規定値以下になった時に、前記半導体素子の逆回復特性波形に付加波形を与えるように構成したシミュレータが開示されている。
また、特許文献2には、シミュレーションする主ダイオードと並列に接続された第1の電流制御形電流源と、前記主ダイオードに流れる電流と比例した電流を流す第2の電流制御形電流源を含む電気回路とを具備し、前記主ダイオードが逆電流のピークに達した後で、指数関数的な補正電流を前記第1の電流制御形電流源に流すシミュレーション回路が開示されている。
さらに、特許文献3には、瞬時に逆方向電流が流れる特性を有する半導体素子を忠実にシミュレーションするために、p-n接合部を有する半導体素子に順方向電圧を印加して順方向電流を流し、その後、印加電圧の極性を反転した時に、瞬時に流れる逆方向電流と等価な電流を流せるような電気回路を使用することが開示されている。
特開2004−87588号公報 特開平5−324750号公報 特開平9−293863号公報
しかしながら、上記従来の半導体素子の模擬回路にあっては、例えば、前述の回路シミュレータSPICEで用いられる従来のダイオードモデル(即ち、図2に示すSPICE標準の容量モデル)の場合、多くの文献が指摘するように、主ダイオードD3(30)に並列接続された容量C1(40)から放電される電流の電流値が急峻となり、外部のL成分と共振するなど、実測の挙動と合わないといった問題点があった。
また、この問題点を解決するために考案された、電流源から逆回復電流を出力する方法を採用したシミュレーション回路(図3)の場合は、外部で計算された任意の電流波形を再現できるため、一見したところは有用に見える。しかしながら、電流源といった他の素子を存在させることは、実際の構成とは物理的に異なった構成であるため、誤ったシミュレーション結果となる恐れがある。
例えば、ダイオードに直列に抵抗を接続するなど、シミュレーション回路を実際の回路とは異なる回路構成に変えた場合には、逆回復電流の値は変化しなければならない筈であるのにシミュレーション回路の電流源は、外部の負荷抵抗に関係なく一定の電流を流す特性を有する素子であるため、シミュレーション回路の変化が電流値に正しく反映されない恐れがある。
また、パラメータが実際の半導体素子の物理構成と関係を有さない場合には、シミュレーションの電流値を増減させるためには、どのパラメ一タの値を、どの方向に動かすべきかが、ユーザには把握し難くなるといった問題点もある。
前述した特許文献1〜3に開示された半導体素子の模擬回路も、上述のいずれかの問題点を有するものである。
さらに、周囲温度などの設定を変えた条件下でのシミュレーションを行う場合には、パラメータ設定が、より分かり易いモデルである方が望ましい。
本発明は、上記従来の問題点に鑑みてなされたものであって、p-n接合部を有する半導体素子の逆回復電流を、忠実に、当該半導体素子の実際の物理条件(即ち実際の動作環境)に即してシミュレーションすることができる半導体素子の模擬回路を提供することを目的としている。
本発明の他の目的は、モデルパラメータの設定を、半導体素子の実際の物理条件(即ち実際の動作環境)と関連付けて簡潔に行える半導体素子の模擬回路を提供することにある。
上記課題を解決するために、本発明に係る半導体素子の模擬回路は、p-n接合部を有する半導体素子の順方向特性を決定する主ダイオードと、前記主ダイオードと並列に接続された、可変抵抗と前記主ダイオードと逆向きの理想ダイオードとの直列接続回路と、を備え、前記理想ダイオードは、前記可変抵抗に流れる電流の向きを一方向に限定する整流目的を完遂し、前記可変抵抗は、その値を前記p-n接合部の蓄積少数キャリアの電荷量に従って過渡的に変化させて、逆回復特性の波形を決定することを特徴とする。
また、前記半導体装置の模擬回路において、前記可変抵抗の抵抗値を、逆回復動作の開始時は低い値とすると共に、逆回復動作の開始以降は、逆回復電流値の時間積分で示される電荷量の総和に従って高い値に引き上げて逆回復特性を模擬することを特徴としている。
さらに、本発明は、請求項1または請求項2記載の半導体素子の模擬回路を、ダイオード、IGBT、サイリスタ、MOSFETを含む半導体装置のp-n接合部の逆回復電流特性を模擬するために使用したことを特徴とする。
本発明の半導体素子の模擬回路は、p-n接合部の順方向電流の特性を表す主ダイオードと、主ダイオードに並列接続した可変抵抗及び整流目的を完遂するために設定された逆向きの理想ダイオードの直列接続回路とによって構成し、これにより、逆回復動作時においては、この可変抵抗の抵抗値は、初期値の状態から、逆回復電流時間の積分で表される電荷量に比例して増加することになり、逆回復電流の波形は一定のピークを形成した後に減衰し、最終的には零となる。
本発明の半導体素子の模擬回路によれば、p-n接合部の逆回復特性を、実際の物理的な原理に即して忠実にシミュレーションすることが可能となる効果がある。
また、モデルパラメータの設定を、実際の物理条件と関連付けて簡潔に行えるようになる効果がある。
以下、本発明の半導体素子の模擬回路の最良の実施形態について、図面を参照して詳細に説明する。
図1は、本発明の実施形態に係る半導体素子の模擬回路の回路構成を示す回路図である。同図において、本実施形態の半導体素子の模擬回路は、逆回復電流モデルであり、アノードA(1)とカソードK(2)の間に接続された、順方向特性を決定する主ダイオードD1(3)と、逆回復電流を決定する可変抵抗R1(4)と、逆回復電流を流す理想ダイオードD2(5)と、を具備し、可変抵抗R1(4)と理想ダイオードD2(5)とを直列に接続した直列接続回路は、主ダイオードD1(3)に対して並列に接続される。理想ダイオードD2(5)は、主ダイオードD1(3)と逆向きにしてカソードK(2)に接続される。
以下、本実施形態の半導体素子の模擬回路の動作について説明する。まず、主ダイオードD1(3)に対して順方向に電圧が印加される時には、この模擬回路には、従来のダイオードモデルと同様に、主ダイオードD1(3)の特性を示す数式(またはグラフ図)に従って電流が流れる。ここで、主ダイオードD1(3)は順方向電流特性をシミュレーションするための飽和電流値や直列抵抗などのパラメータを包含している。この順方向に電圧が印加される時には、理想ダイオードD2(5)の逆方向電流阻止機能によって、可変抵抗R1(4)と理想ダイオードD2(5)とを直列に接続した直列接続回路には電流が流れない。
次に、主ダイオードD1(3)に対して逆方向に電圧が印加される時には、この模擬回路には、可変抵抗R1(4)を通って、この模擬回路モデルのカソードK(2)からアノードA(1)へ逆回復電流が流れる。この時、可変抵抗R1(4)の値を、p-n接合の蓄積少数キャリアの電荷量に従って過渡的に変化させることで、この模擬回路からは逆回復電流の波形を得ることができる。即ち、逆回復動作の開始時は、可変抵抗R1(4)の値を小さい抵抗値に設定して大電流を流すが、蓄積キャリアが流出するに従って可変抵抗R1(4)の抵抗値を増加させ、逆回復電流の電流値を減少させる。これにより、この模擬回路からは、ピークを有する波形の逆回復電流を得ることができる。
なお、可変抵抗R1(4)の抵抗値は以下の手順で計算するものとする。すなわち、抵抗の逆数はコンダクタンスであるから、キャリア密度との関係を分かり易くするために、ここでは、可変抵抗R1(4)の機能の説明を、可変抵抗R1(4)の抵抗値の逆数のコンダクタンスを用いて説明する。
本実施形態に係る半導体素子の模擬回路では、逆回復動作が、少数キャリア密度の高い半導体デバイス中の電流輸送であると見なしている。一般的な半導体デバイスの電流特性を示す数式では、デバイス内部のコンダクタンスはキャリア密度と移動度とに比例する。逆回復電流特性に対して、この一般的な半導体デバイスの電流特性を示す数式を当てはめると、キャリアは蓄積した少数キャリアとなる。逆回復動作時に高い密度に蓄積した少数キャリアは、逆回復電流として流れ出た分だけ減少していき、最終的には零になると考えられる。このことから、半導体デバイス内部のコンダクタンスも、逆回復動作開始時には高い値を示し、その後、逆回復電流として流れ出た蓄積キャリアの電荷量に従って減少し、最終的に零になるものと考えられる。
以下、前述の半導体デバイスの物理的な動作に従って、図1に示す可変低抗R1(4)の値を定義する。
まず、微小時間Δtの問に流出する電荷量ΔQは、電流×時間に比例するものとして、以下の式(1)で与えられる。但し、IRは逆回復電流の電流値とする。
ΔQ=IR×Δt …(1)
或る時刻Tにおける可変抵抗R1(4)のコンダクタンスGB(T)は、時刻T−ΔtにおけるコンダクタンスGB(T−Δt)から、ΔQに係数を乗じた値を差し引くことで求められる。よって、コンダクタンスGBは以下の式(2)で定義される。但し、GB(0)=GB0で、GB0はコンダクタンスの初期値とし、αはコンダクタンスの変化割合パラメータとする。
GB(T)=GB(T−Δt)−α×ΔQ …(2)
求める可変抵抗R1(4)の抵抗値RB(逆回復動作をシミュレーションする時の抵抗値)は、コンダクタンスGBの逆数を代入することにより、以下の式(3)で算出される。
RB=1/GB …(3)
上記した式(1)〜(3)によって時間の経過に連れてコンダクタンスGBが減少(即ち、抵抗値RBが増加)し、次第に逆回復電流は減少する。
図4は、ダイオードの一般的な逆回復特性を示すグラフ図である。同図に示すように、一般に逆回復電流の波形は急峻なピークの部分と、なだらかなテールの部分とに分けることができる。本模擬回路において、この形状を再現するために、以下に述べるように、ピーク部分とテール部分とで、コンダクタンスGBの変化割合を与えるパラメータαの値を変えるように定義する(この時、波形をさらにフィッティングさせるために、パラメータαを3個以上に分割してもよい。)。この結果、コンダクタンスGBは、(GB>β)の時には、パラメータαの値をα1(コンダクタンスの変化割合パラメータ1)として以下の式(4)で定義され、(GB≦β)の時には、パラメータαの値をα2(コンダクタンスの変化割合パラメータ2)として以下の式(5)で定義される。ただし、βは変化割合を切り替える点のコンダクタンスの値を表すものとする。
GB(T)=GB(T−Δt)−α1×ΔQ …(4)
GB(T)=GB(T−Δt)−α2×ΔQ …(5)
このように、コンダクタンスGBの初期値(GB(0))と、その変化割合を与えるパラメータαとを、周囲温度条件や順方向電流の値に比例させて変化することで、実測の波形に合わせることができる。つまり、半導体素子の実際の物理条件(即ち実際の動作環境)に従ってパラメータαの値を設定することが可能である。
なお、図1に示す回路と同じ回路構成の回路を用いて、可変抵抗R1の計算式を変化させることにより、半導体素子の実際の物理条件(即ち実際の使用環境)により近い模擬回路を実現することも可能である。例えば、蓄積した電子密度及びホール密度の変化をそれぞれ計算した上で、全体のコンダクタンスを計算する方式が可能である。ホールと電子とは移動度が違うため、電子密度は急峻で減衰し、ホール密度はなだらかに減衰する。このようにして逆回復電流の急峻なピークとなだらかなテールを描くことができ、より物理的に忠実なモデルとなる。この時、計算時間(即ちシミュレーション時間)を増加させないために、キャリアを、電子とホールとに分けない形で計算式を構成してもよい。
[応用例]
以下では、本発明の応用例として、IGBT(Insulated Gate Bipolar Transistor)とダイオード(Free Wheeling Diode)とを組み合わせたIGBTモジュールのスイッチング特性をシミュレーションする模擬回路の例を示す。
図5は、IGBTモジュール100のスイッチング特性を評価する評価回路の回路図である。図5において、IGBTのターンオン特性の評価に際しては、上アームのインダクタンス負荷L1(200)とダイオードD6(140)の順方向に、還流の電流が流れている状態で、符号M2で示すIGBT(150)をオンにし、コレクタ電流及びコレクタ電圧の過渡特性を見る。この模擬回路でのターンオンスイッチング時には、コレクタ電流特性に、ダイオードD6(140)の逆回復電流が含まれる。逆回復電流はスイッチング損失に大きく影響するので、逆回復電流のシミュレーション精度は重要である。そこで、本発明の模擬回路を上アームのダイオードD5(110)に用いて、実測波形とフィットさせる合わせ込みを行った。
図6は、図5に示すIGBTモジュール100のスイッチング特性の実測結果と、シミュレーション結果との比較を示すグラフ図である。図6において、ICEは、IGBTのコレクタ−エミッタ間電流を表している。本発明の模擬回路を用いて実測波形とフィットさせた結果、本発明の模擬回路の出力を、図6に示すように、急峻なピークと、なだらかなテール部分とを含めて、実測の電流波形に合わせ込むことができた。
なお、半導体素子の周囲温度条件が異なる場合のシミュレーションに対しては、温度が上がれば少数キャリア密度が増えるという物性原理に基づいて抵抗値パラメータを変化させればよい。よって、本発明の模擬回路は、温度依存性を考慮する場合にも対応し易い模擬回路となっている。
本発明の模擬回路は、p-n接合部における蓄積キャリアの逆方向電流現象が生じる半導体素子全般に適用することができる。具体的には、IGBT、サイリスタ、MOSFET等を含む半導体装置のスイッチング時の過渡的な電流特性のシミュレーションに適用することができる。
本発明の実施形態に係る半導体素子の模擬回路の回路構成を示す回路図である。 回路シミュレータSPICE(Simulation Program with Integrated Circuit Emphasis)で用いられる従来のダイオードモデルの回路構成を示した回路図である。 逆回復特性のシミュレーション回路として主ダイオードに電流源を並列接続した従来の逆回復特性モデルを示す回路図である。 ダイオードの一般的な逆回復特性を示すグラフ図である。 IGBTモジュールのスイッチング特性を評価する評価回路の回路図である。 図5に示すIGBTモジュールのスイッチング特性の実測結果と、シミュレーション結果との比較を示すグラフ図である。
符号の説明
1、10 アノードA
2、20 カソードK
3、30、50 主ダイオード
4 可変抵抗R1
5 理想ダイオードD2
40 コンデンサC1
60 電流源I1
100 IGBTモジュール
110、140 ダイオード(Free Wheeling Diode)
130、160、300 電圧源
120、150 IGBT
200 インダクタL1

Claims (3)

  1. p-n接合部を有する半導体素子の順方向特性を決定する主ダイオードと、
    前記主ダイオードと並列に接続された、可変抵抗と前記主ダイオードと逆向きの理想ダイオードとの直列接続回路と、を備え、
    前記理想ダイオードは、前記可変抵抗に流れる電流の向きを一方向に限定する整流目的を完遂し、前記可変抵抗は、その値を前記p-n接合部の蓄積少数キャリアの電荷量に従って過渡的に変化させて、逆回復特性の波形を決定することを特徴とする半導体素子の模擬回路。
  2. 前記可変抵抗の抵抗値を、逆回復動作の開始時は低い値とすると共に、逆回復動作の開始以降は、逆回復電流値の時間積分で示される電荷量の総和に従って高い値に引き上げて逆回復特性を模擬することを特徴とする請求項1記載の半導体素子の模擬回路。
  3. 請求項1または請求項2記載の半導体素子の模擬回路を、ダイオード、IGBT、サイリスタ、MOSFETを含む半導体装置のp-n接合部の逆回復電流特性を模擬するために使用したことを特徴とする半導体素子の模擬回路。
JP2008098011A 2008-04-04 2008-04-04 半導体素子の模擬回路 Expired - Fee Related JP5476674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098011A JP5476674B2 (ja) 2008-04-04 2008-04-04 半導体素子の模擬回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098011A JP5476674B2 (ja) 2008-04-04 2008-04-04 半導体素子の模擬回路

Publications (2)

Publication Number Publication Date
JP2009252941A JP2009252941A (ja) 2009-10-29
JP5476674B2 true JP5476674B2 (ja) 2014-04-23

Family

ID=41313372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098011A Expired - Fee Related JP5476674B2 (ja) 2008-04-04 2008-04-04 半導体素子の模擬回路

Country Status (1)

Country Link
JP (1) JP5476674B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324750A (ja) * 1992-05-26 1993-12-07 Mitsubishi Electric Corp ダイオードの逆回復シミュレーション回路
GB9316856D0 (en) * 1993-08-13 1993-09-29 Philips Electronics Uk Ltd A method of predicting distributed effects within a device such as a power semiconductor device
JPH09293863A (ja) * 1996-04-25 1997-11-11 Toyo Electric Mfg Co Ltd 半導体素子のシミュレータ
JP2003110106A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd 部分空乏型soiトランジスタspiceパラメータ抽出方法
JP2004087588A (ja) * 2002-08-23 2004-03-18 Shindengen Electric Mfg Co Ltd デバイス・シミュレータ

Also Published As

Publication number Publication date
JP2009252941A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
Lauritzen et al. A basic IGBT model with easy parameter extraction
JP6251310B2 (ja) 電流電圧特性の測定方法
US8436600B2 (en) Apparatus for detecting a state of operation of a power semiconductor device
JP2004200461A (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
CN107025335B (zh) 基于状态变量离散化的仿真计算方法和仿真系统
JP5117926B2 (ja) インバータシミュレーション装置およびインバータシミュレーションプログラム
Peng et al. Junction temperature estimation of IGBT module via a bond wires lift‐off independent parameter VgE‐np
Sochor et al. A fast and accurate SiC MOSFET compact model for virtual prototyping of power electronic circuits
Bazzano et al. A new analog behavioral SPICE macro model with thermal and self-heating effects for silicon carbide power MOSFETs
JP2013182525A (ja) 回路シミュレーション用igbtモデル
Li et al. A simplified IGBT behavioral model with a tail current module for switching losses estimation
JP6266081B2 (ja) インバータスイッチング素子の温度推定のためのパラメータ決定装置
JP5476674B2 (ja) 半導体素子の模擬回路
JP6936341B2 (ja) 電流電圧特性の測定方法
Raffa et al. A new analog behavioral SPICE macro model with self-heating effects and 3rd quadrant behavior for Silicon Carbide Power MOSFETs
JP5299062B2 (ja) Igbtの過渡特性をシミュレーションする方法
JP2009251862A (ja) Mosトランジスタの模擬回路
CN116540044A (zh) 一种半导体测试电路及方法
De Falco et al. ELDO-COMSOL based 3D electro-thermal simulations of power semiconductor devices
CN111898281A (zh) 一种SiC IGBT器件行为模型建立方法
Dastfan A new macro-model for power diodes reverse recovery
CN105842599A (zh) 一种用于稳压二极管的建模方法和模型电路
KR101345590B1 (ko) 저전력 태양광 배터리 충전기를 위한 태양전지 시뮬레이터 및 시뮬레이션 방법
JPH09293863A (ja) 半導体素子のシミュレータ
CN112287506B (zh) 功率金属氧化物半导体晶体管的模拟模型

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5476674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees