JP4481695B2 - デバッグ用切換器、デバッグ方法 - Google Patents

デバッグ用切換器、デバッグ方法 Download PDF

Info

Publication number
JP4481695B2
JP4481695B2 JP2004090033A JP2004090033A JP4481695B2 JP 4481695 B2 JP4481695 B2 JP 4481695B2 JP 2004090033 A JP2004090033 A JP 2004090033A JP 2004090033 A JP2004090033 A JP 2004090033A JP 4481695 B2 JP4481695 B2 JP 4481695B2
Authority
JP
Japan
Prior art keywords
debugging
information processing
processing apparatus
terminal
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004090033A
Other languages
English (en)
Other versions
JP2005275949A (ja
Inventor
正雄 樋口
正則 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004090033A priority Critical patent/JP4481695B2/ja
Priority to US11/087,502 priority patent/US7353426B2/en
Publication of JP2005275949A publication Critical patent/JP2005275949A/ja
Application granted granted Critical
Publication of JP4481695B2 publication Critical patent/JP4481695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2733Test interface between tester and unit under test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、情報処理装置上で動作するプログラムのデバッグシステムに関わるデバッグ用切換器、デバッグ方法に関し、特に外部のデバッグ用装置からインターフェースを介してプログラムのデバッグを行うデバッグシステムに関わるデバッグ用切換器、デバッグ方法に関する。
CPUのような情報処理装置及びその上で動作するプログラムのデバッグを、外部のデバッグ用装置から行う場合、何らかの方法で情報処理装置とデバッグ用装置とを接続する必要がある。その情報処理装置に備えられている各種のシリアルインターフェースを介した接続方法は、デバッグ専用の特殊なインターフェースを新たに設ける必要が無く、取り扱いも容易で、経済的である。しかし、デバッグに使用しているインターフェースを、デバッグ対象のプログラムが使用することは不可能となる。
このような事態を避ける技術として、例えば、図1のような構成が知られている。図1は、従来の情報処理装置上で動作するプログラムのデバッグを行う構成の一例を示すブロック図である。情報処理装置101、周辺装置102、デバッグ用装置103、ケーブル106及びケーブル107を備える。ここでは、シリアルインターフェース111を介して情報処理装置101と周辺装置102とを接続し、情報処理装置101上で動作するアプリケーションプログラムに関するデータ通信121を相互に行うシステムについて、デバッグ用装置103でデバッグすることを想定する。
情報処理装置101は、デバッグ対象を含む。メモリ130と、CPU(central processing unit)133と、シリアルインターフェース111と、シリアルインターフェース112とを備える。メモリ130は、デバッグ対象のアプリケーションプログラム131及びデバッグ用装置103の指令を実行するためのモニタプログラム132を格納する。CPU133は、各プログラムを実行する。シリアルインターフェース111は、メモリ130に接続され、更に、ケーブル106を介して周辺装置102と接続される。シリアルインターフェース112は、メモリ130に接続され、更に、ケーブル107を介してデバッグ装置103と接続される。デバッグ用装置103は、情報処理装置でありデバッグ用の専用のソフトウェア(デバッガ135)を備える。ただし、デバッグ用装置103及びそのデバッガ135は、ハードウェアにより実現することも可能である。シリアルインターフェース113は、デバッガ135に接続され、更に、ケーブル107を介して情報処理装置101と接続される。
デバッグ用装置103と情報処理装置101とを、シリアルインターフェース113−ケーブル107−シリアルインターフェース112を介して接続し、デバッグに関するデータの通信122(プログラムの実行制御、状態の参照)を行う。CPU133に対する動作制御、状態参照は、情報処理装置101に組み込まれたモニタプログラム132によってソフトウェア的に行われる。この場合、情報処理装置101上には追加のシリアルインターフェース112を別途組み込む必要がある。
情報処理装置101にデバッグ用のためにシリアルインターフェースを設けることが不可能な場合、図2のような構成をとる。図2は、従来の情報処理装置上で動作するプログラムのデバッグを行う構成の他の例を示すブロック図である。この場合、モニタプログラム132及びシリアルインターフェース112を用いる代わりに、CPU133を制御するための機構として、イン・サーキット・エミュレータ(ICE)104のようなハードウェア的にCPU133を制御する機構が必要となる。ICE104とCPU133との接続のために、デバッグ専用インターフェース112a(及びケーブル108)を備える必要がある。
図1及び図2の場合とも、情報処理装置101にデバッグ用のインターフェース(図1ではデバッグ用に追加したシリアルインターフェース112、図2では、デバッグ専用インターフェース113)を新たに備える必要がある。それに伴い、情報処理装置101にはデバッグ用のインターフェースのコントローラIC、コネクタ、回路が必要となる。すなわち、情報処理装置101を構成するハードウェアのコストがかさむ。加えて、CPU133には追加のシリアルインターフェースやデバッグ専用インターフェースの機能と接続用端子を持たせる必要があり、採用するCPU133のチップの端子数も増加する。
情報処理装置101にとって、そのようなインターフェースや機構は本来の応用上は必要なく、余計なコスト負担となる。したがって、情報処理装置101上のアプリケーションプログラム及び周辺装置102とデバッグ用装置103とで単一のインターフェースを共有して使用する手法が望まれる。
関連する技術として特開平6−324906号公報に、シングルチップマイクロコンピュータの技術が開示されている。このシングルチップマイクロコンピュータは、シングルチップマイクロコンピュータモードとデバッグモードの選択機能を持つ。(a)デバッグモード選択時に、リセット中のEA/端子の状態を記憶し、前記チップのCPU部に記憶情報をEA/端子入力として与えるEA/端子状態記憶手段と、(b)デバッグモード時にEA/端子を前記チップのデバッグ用端子に切り換えるEA/端子接続切り換え手段とを具備することを特徴とする。前記チップのEA/端子よりデバッグ情報の設定/読み出しを行うようにしても良い。
関連する技術として特開2000−276370号公報に、マイクロコンピュータ、電子機器及びエミュレーション方法の技術が開示されている。このマイクロコンピュータは、情報処理を行う。プロセッサと、外部バスと、バス制御手段とを含むことを特徴とする。ただし、プロセッサは、命令の実行処理を行う。外部バスは、エミュレーションメモリと少なくとも1つの他の外部メモリとが接続可能である。バス制御手段は、エミュレーションモードがオンになった場合に、前記プロセッサの内部メモリへのアクセスが、前記外部バスを介した前記エミュレーションメモリへのアクセスに切り替わるように、前記プロセッサのバスを前記外部バスに接続する。
関連する技術として特開平4−278646号公報に、バギーパック・チップの技術が開示されている。このバギーパック・チップは、パッケージ側面または下面に対象とするマイクロコンピュータと同等の機能端子を有し、これとは別にパッケージ上面に汎用PROM接続用の端子を有する。機能切換端子と、禁止回路と、切換回路と、固定回路とを有することを特徴とする。ただし、機能切換端子は、有効レベルの信号を印加して前記汎用PROM接続用端子をバギーパック・チップ内の内蔵I/Oポートアクセス用端子として使用するためにパッケージ上面に設けている。禁止回路は、この機能切換端子に有効レベルの信号が加えられたときに内部のCPUの動作を禁止する。切換回路は、前記汎用PROM接続用端子を前記内蔵I/Oポートアクセス用端子に切り換える。固定回路は、前記機能切換端子が開放状態のときにこの端子を無効レベルに固定する。
特開平6−324906号公報 特開2000−276370号公報 特開平4−278646号公報
従って、本発明の目的は、評価対象である情報処理装置上に設けられた単一のインターフェースを用いて、当該情報処理装置の評価を行うことが可能なデバッグ用切換器及びデバッグ方法を提供することにある。
また、本発明の他の目的は、情報処理装置上で動作するアプリケーションプログラムと周辺装置との通信、及び、情報処理装置とデバッグ用装置との通信を、当該情報処理装置上に設けられた単一のインターフェースを用いて実行することが可能なデバッグ用切換器及びデバッグ方法を提供することにある。
本発明の更に他の目的は、コストの上昇を抑えつつ、上記各目的を達成可能なデバッグ用切換器及びデバッグ方法を提供することにある。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
従って、上記課題を解決するために、本発明のデバッグ用切換器は、情報処理装置の評価に用いられる切換器である。複数の第1端子(17a、17b、17c)と、複数の第2端子(18a、18b、18c)と、第3端子(16)と、制御部(41)と、切換部(43)とを具備する。複数の第1端子(17a、17b、17c)は、第1ケーブル(7)の有する複数の第1配線(7a、7b、7c)に接続可能である。複数の第2端子(18a、18b、18c)は、第2ケーブル(8)の有する複数の第2配線(8a、8b、8c)に接続可能である。第3端子(16a)は、第3ケーブル(6)に接続可能である。制御部(41)は、複数の第1端子(17a、17b、17c)の少なくとも一つとしての指令用第1端子(17a、7b)及び複数の第2端子(18a、18b、18c)の少なくとも一つとしての指令用第2端子(18a、18b)に接続されている。切換部(43)は、複数の第1端子(17a、17b、17c)の他の少なくとも一つとしての評価用第1端子(17c)、複数の第2端子(18a、18b、18c)の他の少なくとも一つとしての評価用第2端子(18c)及び第3端子(16)に接続されている。制御部(41)は、指令用第1端子(17a)及び指令用第2端子(18b)のうちの一方からの入力情報(51)に基づいて、他方へ出力情報(52)を出力し、切換部(43)の接続を制御する制御情報(57)を出力する。切換部(43)は、制御情報(57)に基づいて、評価用第1端子(17c)及び第3端子(16)のいずれか一方を評価用第2端子(18c)に接続する。
上記のデバッグ用切換器において、第2ケーブル(8)の一端が評価対象の第1情報処理装置(1)に、他端が複数の第2端子(18a、18b、18c)に接続され、第1ケーブル(7)の一端が試験装置(3)に、他端が複数の第1端子(17a、17b、17c)に接続され、第3ケーブル(6)の一端が評価に関わる第2情報処理装置(2)に、他端が第3端子(16)に接続され、試験装置(3)により第2情報処理装置(2)を用いて第1情報処理装置(1)の評価を行うとき、制御部(41)は、試験装置(3)から第1ケーブル(7)及び指令用第1端子(17a)を介して受信した第1受信情報(51)に基づいて、指令用第2端子(18b)及び第2ケーブル(8)を介して第1送信情報(52)を第1情報処理装置(1)へ送信し、切換部(43)の接続を制御する第1切換情報(57)を出力する。切換部(43)は、第1切換信号(57)に基づいて、評価用第1端子(17c)及び第3端子(16)のいずれか一方を評価用第2端子(18c)に接続する。第1受信情報(51)は、切換部(43)の接続に関する情報である。第1送信情報(52)は、第1情報処理装置(1)の動作に関する情報である。
上記のデバッグ用切換器において、第1情報処理装置(1)の評価を行うとき、更に、制御部(41)は、第1情報処理装置(1)から第2ケーブル(8)及び指令用第2端子(18a)を介して受信した第2受信情報(53)基づいて、指令用第1端子(17b)及び第1ケーブル(7)を介して第2送信情報(54)を試験装置(3)へ送信する。第2受信情報(53)は、第1送信情報(52)に対する応答を示す情報である。第2送信情報(54)は、第2受信情報(53)に対する応答を示す情報である。
上記のデバッグ用切換器において、第2ケーブル(8)の一端が評価対象の第1情報処理装置(1)に、他端が複数の第2端子(18a、18b、18c)に接続され、第1ケーブル(7)の一端が試験装置(3)に、他端が複数の第1端子(17a、17b、17c)に接続され、第3ケーブル(6)の一端が評価に関わる第2情報処理装置(2)に、他端が第3端子(16)に接続され、試験装置(3)により第2情報処理装置(2)を用いて第1情報処理装置(1)の評価を行うとき、制御部(41)は、試験装置(3)から第1ケーブル(7)及び指令用第1端子(17a)を介して受信した第1受信情報(51)に基づいて、指令用第2端子(18b)及び第2ケーブル(8)を介して第1送信情報(52)を第1情報処理装置(1)へ送信する。第1受信情報(51)は、切換部(43)の接続に関する情報である。第1送信情報(52)は、第1情報処理装置(1)の動作に関する情報である。
上記のデバッグ用切換器において、第1情報処理装置(1)の評価を行うとき、更に、制御部(41)は、第1情報処理装置(1)から第2ケーブル(8)及び指令用第2端子(18a)を介して受信した第2受信情報(53)に基づいて、指令用第1端子(17b)及び第1ケーブル(7)を介して第2送信情報(54)を試験装置(3)へ送信し、切換部(43)の接続を制御する第1切換情報(57)を出力する。切換部(43)は、第1切換信号(57)に基づいて、評価用第1端子(17c)及び第3端子(16)のいずれか一方を評価用第2端子(18c)に接続する。第2受信情報(53)は、第1送信情報(52)に対する応答を示す情報である。第2送信情報(54)は、第2受信情報(53)に対する応答を示す情報である。
上記のデバッグ用切換器において、第2ケーブル(8)の一端が評価対象の第1情報処理装置(1)に、他端が複数の第2端子(18a、18b、18c)に接続され、第1ケーブル(7)の一端が試験装置(3)に、他端が複数の第1端子(17a、17b、17c)に接続され、第3ケーブル(6)の一端が評価に関わる第2情報処理装置(2)に、他端が第3端子(16)に接続され、試験装置(3)により第2情報処理装置(2)を用いて第1情報処理装置(1)の評価を行うとき、制御部(41)は、第1情報処理装置(1)から第2ケーブル(8)及び指令用第2端子(18a)を介して受信した第2受信情報(53)に基づいて、指令用第1端子(17b)及び第1ケーブル(7)を介して第2送信情報(54)を試験装置(3)へ送信し、切換部(43)の接続を制御する第1切換情報(57)とを出力する。切換部(43)は、第1切換信号(57)に基づいて、評価用第1端子(17c)及び第3端子(16)のいずれか一方を評価用第2端子(18c)に接続する。第2受信情報(53)は、切換部(43)の接続に関する情報である。第2送信情報(54)は、試験装置(3)の動作を制御する情報する。
上記のデバッグ用切換器において、第1情報処理装置(1)の評価を行うとき、更に、制御部(41)は、試験装置(3)から第1ケーブル(7)及び指令用第1端子(17a)を介して受信した第1受信情報(51)に基づいて、指令用第2端子(18b)及び第2ケーブル(8)を介して第1送信情報(52)を第1情報処理装置(1)へ送信する。第1受信情報(51)は、第2送信情報(54)に対する応答を示す情報である。第1送信情報(52)は、第1受信情報(53)に対する応答を示す情報である。
上記のデバッグ用切換器において、デバッグ用切換器は、第2情報処理装置(3)に含まれる。
上記課題を解決するために、本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法である。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。
(a)デバッグモードにあるデバッガ(35)が、アプリケーションプログラム(31)の動作開始の要求を示す開始要求信号に基づいて、接続の切換要求を示す第1要求信号(51)を切換器(5)へ送信するステップと、(b)制御部(41)が、第1要求信号(51)に基づいて、第2接続(22)から第1接続(21)に切り換えるステップと、(c)制御部(41)が、アプリケーションプログラム(31)の実行要求を示す第2要求信号(52)を情報処理装置(1)へ送信するステップと、(d)モニタプログラム(32)が、第2要求信号(52)に基づいて、アプリケーションプログラム(31)の実行を開始するステップと、(e)モニタプログラム(32)が、アプリケーションプログラム(31)の実行の開始を示す第1応答信号(53)を切換器(5)へ送信するステップと、(f)制御部(41)が、第1応答信号(53)に基づいて、切換を示す第2応答信号(54)をデバッグ用装置(3)へ送信するステップと、(g)デバッガ(35)が、第2応答信号(54)に基づいて、プログラム実行モードへと遷移するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法である。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)プログラム実行モードにあるデバッガ(35)が、アプリケーションプログラム(31)の停止の要求を示す停止要求信号に基づいて、接続の切換要求を示す第1要求信号(51)を切換器(5)へ送信するステップと、(b)制御部(41)が、第1要求信号(51)に基づいて、アプリケーションプログラム(31)の停止要求を示す第2要求信号(52)を情報処理装置(1)へ送信するステップと、(c)モニタプログラム(32)が、第2要求信号(52)に基づいて、アプリケーションプログラム(31)の実行を停止するステップと、(d)モニタプログラム(32)が、アプリケーションプログラム(31)の実行の停止を示す第1応答信号(53)を切換器(5)へ送信するステップと、(e)制御部(41)が、第1応答信号(53)に基づいて、第1接続(21)から第2接続(22)に切り換えるステップと、(f)制御部(41)が、切換を示す第2応答信号(54)をデバッグ用装置(3)へ送信するステップと、(g)デバッガ(35)が、第2応答信号(54)に基づいて、デバッグモードへと遷移するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法である。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)モニタプログラム(32)が、アプリケーションプログラム(31)の停止に応答して、接続の切換要求を示す第1要求信号(53)を切換器(5)へ送信するステップと、
(b)制御部(41)が、第1要求信号(53)に基づいて、第1接続(21)から第2接続(22)に切り換えるステップと、(c)制御部(41)が、デバッガ(35)のモード変更要求を示す第2要求信号(54)を情報処理装置(1)へ送信するステップと、(d)デバッガ(35)が、第2要求信号(54)に基づいて、プログラム実行モードからデバッグモードに変更するステップと、(e)デバッガ(35)が、変更を示す第1応答信号(51)を切換器(5)へ送信するステップと、(f)制御部(41)が、第1応答信号(51)に基づいて、切換を示す第2応答信号(52)を情報処理装置(1)へ送信するステップと、(g)モニタプログラム(32)が、デバッグモードへの移行完了を認識するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
上記課題を解決するために、本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法をデバッグ用装置(3)に実行させるデバッグプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)アプリケーションプログラム(31)の動作開始の要求を示す開始要求信号に基づいて、接続の切換要求を示す第1要求信号(51)を切換器(5)へ送信するステップと、(b)切換器(5)において第2接続(22)が第1接続(21)に切り換えられ、情報処理装置(1)においてアプリケーションプログラム(31)の実行が開始されたことに基づいて切換器(5)が送信した、第2応答信号(54)に基づいて、デバッグモードからプログラム実行モードへと遷移するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法をデバッグ用装置(3)に実行させるデバッグプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)アプリケーションプログラム(31)の停止の要求を示す停止要求信号に基づいて、接続の切換要求を示す第1要求信号(51)を切換器(5)へ送信するステップと、(b)情報処理装置(1)においてアプリケーションプログラム(31)の実行が停止され、切換器(5)において第1接続(21)が第2接続(22)に切り換えられたことに基づいて切換器(5)が送信した、第2応答信号(54)に基づいて、プログラム実行モードからデバッグモードへと遷移するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法をデバッグ用装置(3)に実行させるデバッグプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)情報処理装置(1)においてアプリケーションプログラム(31)の実行が停止されたことに基づいて切換器(5)が送信した、モード変更要求を示す第2要求信号(54)に基づいて、プログラム実行モードからデバッグモードに変更するステップと、(b)変更を示す第1応答信号(51)を切換器(5)へ送信するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
上記課題を解決するために、本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法を情報処理装置(1)に実行させるモニタプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)デバッグ用装置(3)におけるアプリケーションプログラム(31)の動作開始の要求を示す開始要求信号に応答して第2接続(22)が第1接続(21)に切り換えられたことに基づいて、アプリケーションプログラム(31)の実行を開始するステップと、(b)アプリケーションプログラム(31)の実行の開始を示す第1応答信号(53)を切換器(5)へ送信するステップとを具備する。切換器(5)が第1応答信号(53)に応答して送信する第2応答信号(54)に基づいて、デバッグ用装置(3)がデバッグモードからプログラム実行モードへと遷移する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法を情報処理装置(1)に実行させるモニタプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)デバッグ用装置(3)におけるアプリケーションプログラム(31)の停止の要求を示す停止要求信号に基づいて、アプリケーションプログラム(31)の実行を停止するステップと、(b)アプリケーションプログラム(31)の実行の停止を示す第1応答信号(53)を切換器(5)へ送信するステップとを具備する。切換器(5)が第1応答信号(53)に応答して第1接続(21)から第2接続(22)に切り換えたことに基づいて送信された、第2応答信号(54)に基づいて、デバッグ用装置(3)が、プログラム実行モードからデバッグモードへと遷移する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明は、周辺機器(2)を接続した情報処理装置(1)のデバッグを行うデバッグ用装置(3)のデバッグ方法を情報処理装置(1)に実行させるモニタプログラムである。ここで、周辺機器(2)及びデバッグ用装置(3)は、それぞれ切換器(5)を介して情報処理装置(1)に接続される。情報処理装置(1)は、デバッグ対象であるアプリケーションプログラム(31)と情報処理装置(1)内でデバッグを制御するモニタープログラム(32)とを含む。デバッグ用装置(3)は、デバッグを制御するデバッガ(35)を含む。切換器(5)は、情報処理装置(1)と周辺装置(2)との第1接続(21)、及び、情報処理装置(1)とデバッグ用装置(3)との第2接続(22)のいずれか一方を選択する制御部(41)を含む。(a)アプリケーションプログラム(31)の停止に応答して、接続の切換要求を示す第1要求信号(53)を切換器(5)へ送信するステップと、(b)第1要求信号(53)に基づいて、切換器(5)において第1接続(21)から第2接続(22)に切り換えられ、デバッグ用装置(3)においてプログラム実行モードからデバッグモードに変更されたことに基づいて切換器(5)が送信した、第2応答信号(52)に基づいて、デバッグモードへの移行完了を認識するステップとを具備する。デバッグモードは、デバッガ(35)が情報処理装置(1)をデバッグするモードである。プログラム実行モードは、アプリケーションプログラム(31)が動作するモードである。
本発明により、情報処理装置上で動作するアプリケーションプログラムと周辺装置との通信、及び、情報処理装置とデバッグ用装置との通信を、当該情報処理装置上に設けられた単一のインターフェースを用いて実行することが可能となる。評価対象である情報処理装置上に設けられた単一のインターフェースを用いて、当該情報処理装置の評価を行うことができる。コストの上昇を抑えつつ、上記各効果を得ることができる。
以下、本発明のデバッグ用切換器及びデバッグ方法の実施の形態に関して、添付図面を参照して説明する。
まず、本発明のデバッグ用切換器とそれを用いたデバッグシステムの実施の形態の構成について、添付図面を参照して説明する。図3は、本発明のデバッグ用切換器とそれを用いたデバッグシステムの実施の形態の構成示すブロック図である。このデバッグシステムは、情報処理装置1、周辺装置2、デバッグ用装置3、切換器5、ケーブル6、ケーブル7及びケーブル8を備える。ここでは、シリアルインターフェース11及び切換器5を介して、情報処理装置1と周辺装置2とを接続して、情報処理装置1上で動作するアプリケーションプログラム31に関する通信21を相互に行うシステムを評価する(デバッグする)場合を想定する。このとき、そのシステムは、シリアルインターフェース11及び切換器5を介して情報処理装置1と接続されたデバッグ用装置3でデバッグされる。
本発明では、アプリケーションプログラムのデータ通信21とデバッグに関する情報の通信22とを切り換えるために、切換器5を導入する。切換器5の切換動作は、情報処理装置1、デバッグ用装置3と同期して動作する必要があり、同期のための切換要求/応答用の信号51、52、53、54を使用する。シリアルインタフェースとして最も一般的なRS−232Cを用いる場合、この信号51,52,53,54の信号線はRS−232Cの制御信号線を使用する。これにより、、アプリケーションプログラムのデータとデバッグに関する情報とを情報処理装置1の単一のシリアルインタフエース11を介して通信できる。
情報処理装置1は、デバッグ対象を含む。メモリ30と、CPU(central processing unit)33と、シリアルインターフェース11とを備える。メモリ30は、アプリケーションプログラム31及びモニタプログラム32を格納する。ROM(read only memory)やRAM(randam access memory)に例示される。CPU33は、各プログラムを実行する。シリアルインターフェース11は、メモリ30に接続され、更に、ケーブル8を介して切換器5に接続されている。アプリケーションプログラム31は、デバッグ対象であり、その実行に伴い周辺装置2との通信21も行う。モニタプログラム32は、アプリケーションプログラム31を制御し、デバッグ用装置3のデバッガ35の指令を実行する。
切換器5は、ケーブル8を介して情報処理装置1に、ケーブル7を介してデバッグ用装置3に、ケーブル6を介して周辺装置2にそれぞれ接続している。情報処理装置1又はデバッグ用装置3からの信号に基づいて、情報処理装置1の主要な接続先を周辺装置2及びデバッグ用装置3のいずれか一方に設定する。ただし、信号51、52、53、54用の情報処理装置1とデバッグ用装置3との接続は常に維持される。詳細は後述する。
デバッグ用装置3は、情報処理装置でありデバッグ用の専用のソフトウェアとしてのデバッガ35を備える。ただし、デバッグ用装置3及びデバッガ35は、ハードウェアにより実現することも可能である。デバッガ35による信号の送受信は、シリアルインターフェース13を介して行われる。シリアルインターフェース13は、ケーブル7を介して切換器5と接続されている。
デバッガ35は、情報処理装置1で行われる評価(デバッグ)を制御するプログラムである。デバッガ35と情報処理装置1とは、シリアルインターフェース13−ケーブル7−切換器5−ケーブル8−シリアルインターフェース11を介して接続される。デバッグに関するデータの通信22(プログラムの実行制御、状態の参照)を行う。CPU33に対する動作制御、状態参照は、デバッガ35の制御に基づいて、情報処理装置1に組み込まれたモニタプログラム32によってソフトウェア的に行われる。
周辺装置2は、シリアルインターフェース14に接続されたケーブル6及び切換器5を介して、情報処理装置1と接続される。情報処理装置1上で動作するアプリケーションプログラム31に関する通信21を相互に行う。
シリアルインターフェース11、13、14は、RS(recommended standard)−232CやUSB(universal serial bus)に例示される。それらの場合、ケーブル6、7、8は、RS−232CケーブルやUSBケーブルである。各ケーブルは、それぞれ複数の配線を含む。
図4は、本発明のデバッグ用切換器の実施の形態の構成示すブロック図である。デバッグ用切換器5は、制御部41、状態記憶部42、切換部43、シリアルインターフェース16、17、18を備える。
シリアルインターフェース17は、複数の端子17a、17b、17cを含む。複数の複数の端子17a、17b、17cは、ケーブル7の有する複数の配線7a、7b、7cに接続可能である。ただし、端子17cは、図中一つで示しているが、複数の端子を含み、対応して配線7cも複数の配線を含む。端子17a及び端子17bは、同じであっても良い。
シリアルインターフェース18は、複数の端子18a、18b、18cを含む。複数の第2端子18a、18b、18cは、ケーブル8の有する複数の配線8a、8b、8cに接続可能である。ただし、端子18cは、図中一つで示しているが、複数の端子を含み、対応して配線8cも複数の配線を含む。端子18a及び端子18bは、同じであっても良い。
シリアルインターフェース16は、端子16aを含む。端子16aは、ケーブル6の有する配線6aに接続可能である。ただし、端子16aは、図中一つで示しているが、複数の端子を含み、対応して配線6aも複数の配線を含む。
シリアルインターフェース16、17、18は、RS−232CやUSBに例示される。シリアルインターフェース16、17、18は、それぞれ、シリアルインターフェース14、13、11と同じものが使用される。
複数の端子17a、17b、17cのうちの指令用第1端子17a、17b及び複数の端子18a、18b、18cのうちの指令用第2端子18a、18bは、制御部41に接続されている。
記憶部42は、制御部41と接続される。制御部41から出力される状態情報61を格納する。状態情報61は、情報処理装置1及びデバッグ用装置3の各々の状態を示す。それらは個別に格納される。記憶部42は、ROMやRAMに例示される。
切換部43は、制御部41、複数の端子17a、17b、17cのうちの評価用第1端子17c、複数の端子18a、18b、18cのうちの評価用第2端子18c及び前端子16に接続されている。制御部41から出力される切換信号57に基づいて、評価用第1端子17c及び前端子16のいずれか一方を選択して、評価用第2端子18cに接続する。
制御部41は、デバッグ用装置3からの指令用第1端子17aを介した信号51に基づいて、指令用第2端子18bを介して情報処理装置1へ信号52を出力する。信号51は、デバッグ用装置3の状態に関連する情報及び接続の切換に関する情報が含まれる。制御部41は、その情報に基づいて、デバッグ用装置3の状態を示す状態情報61を記憶部42に格納し、切換部43の接続を制御する切換信号57を切換部43へ出力する。
制御部41は、情報処理装置1からの指令用第2端子18aを介した信号53に基づいて、指令用第1端子17bを介してデバッグ用装置3へ信号54を出力する。信号53は、情報処理装置1の状態に関連する情報及び接続の切換に関する情報が含まれる。制御部41は、その情報に基づいて、情報処理装置1の状態を示す状態情報61を記憶部42に格納し、切換部43の接続を制御する切換信号57を切換部43へ出力する。
制御部41は、CPUに例示される。
次に、本発明のデバッグ用切換器とそれを用いたデバッグシステムの実施の形態の動作(デバッグ方法の実施の形態)について、添付図面を参照して説明する。
図5は、デバッグモードからプログラム実行モードへの移行の動作を示すタイミングチャートである。ここで、デバッグモードとは、デバッグ対象のアプリケーションプログラム31が停止していて、デバッグ用装置3のデバッガ35が情報処理装置1のモニタープログラム33を制御し、情報取得の操作を実行可能な状態をいう。プログラム実行モードとは、アプリケーションプログラム31が動作していて、周辺装置2とアプリケーションプログラム31とでシリアル通信を実行可能な状態をいう。
(1)ユーザがデバッグ用装置3に対しアプリケーションプログラム31の動作開始の操作を行なった場合(図中、実行開始操作)、デバッグ用装置3のデバッガ35は、切換器5に対して信号51を送信する。信号51は、シリアル通信の接続の切換要求及びデバッグ用装置3の状態(デバッグモード終了)を示す。
(2)信号51を受信した切換器5の制御部41は、切換信号57を切換部43へ出力し、シリアル通信の接続を、情報処理装置1−デバッグ用装置3(通信22)から情報処理装置1−周辺装置2(通信21)に切換える(図中、接続切換)。制御部41は、情報処理装置1に対し信号52を送信する。信号52は、プログラム実行要求を示す。制御部41は、デバッグ用装置3の状態(デバッグモード終了)を状態記憶部42に格納する。
(3)信号52を受信した情報処理装置1のモニタプログラム32は、アプリケーションプログラム31の実行を開始する(図中、実行開始)。モニタプログラム32は、アプリケーションプログラム31の実行が開始されたことをデバッグ用装置3に通知するために、信号53を切換器5に送信する。信号53は、プログラム実行開始応答及び情報処理装置1の状態(アプリケーションプログラム31動作)を示す。
(4)信号53を受信した切換器5の制御部41は、その信号をそのままデバッグ用装置3へ信号54として送信する。信号54は、切換応答を示す。制御部41は、情報処理装置の状態(アプリケーションプログラム31動作)を状態記憶部42に格納する。
(5)信号54を受信したデバッグ用装置3のデバッガ35は、シリアル通信の切換とアプリケーションプログラム実行開始の完了を認識し、プログラム実行モードへと遷移する。
図6は、プログラム実行モードからデバッグモードへの移行の動作を示すタイミングチャートである。ここでは、ユーザがデバッグ用装置3に操作を行ったことにより移行が発生する場合を示す。
(1)ユーザがデバッグ用装置3に対しアプリケーションプログラム31の停止の操作を行なった場合(図中、実行停止操作)、デバッグ用装置3のデバッガ35は、切換器5に対し信号51を送信する。信号51は、シリアル通信の接続の切換要求及びデバッグ用装置3の状態(プログラム実行モード終了)を示す。
(2)信号51を受信した切換器5の制御部41は、その信号をそのまま情報処理装置1へ信号52として送信する。信号52は、プログラム停止要求を示す。制御部41は、デバッグ用装置3の状態(プログラム実行モード終了)を状態記憶部42に格納する。
(3)信号52を受信した情報処理装置1のモニタプログラム32は、アプリケーションプログラム31の実行を停止する(図中、停止)。モニタプログラム32は、アプリケーションプログラム31が停止したことをデバッグ用装置3に通知するために、信号53を切換器5に送信する。信号53は、プログラム実行停止応答及び情報処理装置1の状態(アプリケーションプログラム31停止)を示す。
(4)信号53を受信した切換器5の制御部41は、切換信号57を切換部43へ出力し、シリアル通信の接続を、情報処理装置1−周辺装置2(通信21)から情報処理装置1−デバッグ用装置3(通信22)に切換える(図中、接続切換)。制御部41は、情報処理装置1に対し信号54を送信する。信号54は、切換応答を示す。制御部41は、情報処理装置1の状態(アプリケーションプログラム31停止)を状態記憶部42に格納する。
(5)信号54を受信したデバッグ用装置3のデバッガ35は、シリアル通信の切換とアプリケーションプログラム停止の完了を認識し、デバッグモードへと遷移する。
図7は、プログラム実行モードからデバッグモードへの移行の動作を示すタイミングチャートである。
ここでは、情報処理装置1側の要因(アプリケーションプログラム31に設定されたブレークポイント等)により移行が発生する場合を示す。
(1)アプリケーションプログラム31が停止する(図中、ブレークポイント)と、情報処理装置1のモニタプログラム32は切換器5へ信号53を送信する。信号53は、切換要求及び及び情報処理装置1の状態(アプリケーションプログラム31停止)を示す。
(2)信号53を受信した切換器5の制御部41は、切換信号57を切換部43へ出力し、シリアル通信の接続を、情報処理装置1−周辺装置2(通信21)から情報処理装置1−デバッグ用装置3(通信22)に切換える(図中、接続切換)。制御部41は、情報処理装置1に対し信号54を送信する。信号54は、モード切換要求を示す。制御部41は、情報処理装置1の状態(アプリケーションプログラム31停止)を状態記憶部42に格納する。
(3)信号54を受信したデバッグ用装置3のデバッガ35は、デバッグモードに遷移する(図中、モード切換)。デバッガ35は、モニタプログラム32にモード切換完了を通知するために、信号51を切換器5に送信する。信号51は、モード切換応答及びデバッグ用装置3の状態(プログラム実行モード終了)を示す。
(4)信号51を受信した切換器5の制御部41は、その信号をそのまま情報処理装置1へ信号52として送信する。信号52は、切換応答を示す。制御部41は、デバッグ用装置3の状態(プログラム実行モード終了)を状態記憶部42に格納する。
(5)信号52を受信した情報処理装置1のモニタプログラム32は、デバッグモードへの移行完了を認識する。
図8は、図5〜図7で説明した切換器5の状態遷移図を示す。ここで、丸の中は状態を示す。矢印上には、状態遷移の際の切換器5における入力(上側)及び出力(下側)を示す。各信号に基づいて、5つの状態を遷移することが分かる。
図9は、デバッグモードからプログラム実行モードを経てデバッガによりデバッグモードへ移行する時の各信号のモードを示すタイミングチャートである。図中、ハイレベルは、デバッグモード、ローレベルはプログラム実行モードを示す。この図は、図5の状況から図6の状況へ移行する場合を示している。
図10は、デバッグモードからプログラム実行モードを経てブレ−クポイントによりデバッグモードへ移行する時の各信号のモードを示すタイミングチャートである。図中、ハイレベルは、デバッグモード、ローレベルはプログラム実行モードを示す。この図は、図5の状況から図7の状況へ移行する場合を示している。
本発明では、情報処理装置1上の単一のシリアル・インタフエース11に、周辺装置2とデバッグ用装置3の両者が切換器5で切換えられて接続される。両者の切換のために追加のシリアル・インタフエースやデバッグ専用インタフエース、これらが接続されるCPU端子が不要である。したがって、それらのハードウェアコストが削減される。切換器5が追加されているが、これは情報処理装置1とは独立しており、取り外し、使い回しが可能であり、経済的である。また、情報処理装置1、切換器5、デバッグ用装置3の接続はシリアルケーブルのみであり、イン・サーキット・エミュレータなどと比較して設置、取り扱いも簡便なものとなる。
図11は、本発明のデバッグ用切換器の実施の形態の変形例の構成を示すブロック図である。図3と同一の構成に関しては同じ番号で示し、説明を省略する。シリアル接続の切換を行なう機構(図3における切換器5に相当)をデバッグ用装置3の切換機能と統合し、切換機能付きデバッグ用装置3aを導入する。切換機能付きデバッグ用装置3aは、図3における切換器5に相当するシリアル切換ドライバ5a、デバッガ35をソフトウェアで実現する。ただし、シリアル切換ドライバ5aをボードのようなハードウェア的に実現しても良い。周辺装置2との接続のために切換機能付きデバッグ用装置3a上にシリアルインタフエース19を追加する。この構成により、図3の場合と全く等価な通信切換動作が実現される。
図3における切換器5がハードウェアとして存在していたのに対し、シリアル切換ドライバ5aはソフトウェアである。切換機能付きデバッグ用装置3a上の追加シリアルインタフエース19も、切換器5よりは簡素かつ低コストなものである。したがって、更なるコスト削減が可能である。
接続に用いるシリアルケーブルの本数が、図3の場合には3本であるのに対して、図11の場合には2本に削減され、コスト的にも、設置、取り扱い的にもさらに有利である。シリアルインタフエース19として、信号52,53の信号線を物理的に設けることが困難な規格(USB等)を採用した場合にも、モニタプログラム32とシリアル切換ドライバ5a間の通信をエンコードしてシリアル通信に重畳させる規約を規定することで、信号52,53を論理的に実現可能であり、本発明を実施することが可能である。
以上に示したように、本発明によって、デバッグ対象の情報処理装置上において、追加のシリアルインタフエースが不要となり、デバッグ専用インタフエースが不要となり、CPUの端子数が削減でき、ハードウェアコストが削減でき、デバッグシステムの設置、取り扱いが簡便になる、という効果を得ることができる。
図1は、従来の情報処理装置上で動作するプログラムのデバッグを行う構成の一例を示すブロック図である。 図2は、従来の情報処理装置上で動作するプログラムのデバッグを行う構成の他の例を示すブロック図である。 図3は、本発明のデバッグ用切換器とそれを用いたデバッグシステムの実施の形態の構成示すブロック図である。 図4は、本発明のデバッグ用切換器の実施の形態の構成示すブロック図である。 図5は、デバッグモードからプログラム実行モードへの移行の動作を示すタイミングチャートである。 図6は、プログラム実行モードからデバッグモードへの移行の動作を示すタイミングチャートである。 図7は、プログラム実行モードからデバッグモードへの移行の動作を示すタイミングチャートである。 図8は、図5〜図7で説明した切換器5の状態遷移図を示す。 図9は、各信号のモードを示すタイミングチャートである。 図10は、各信号のモードを示すタイミングチャートである。 図11は、本発明のデバッグ用切換器の実施の形態の変形例の構成を示すブロック図である。
符号の説明
1、101 情報処理装置
2、102 周辺装置
3、103 デバッグ用装置
3a 切換機能付きデバッグ用装置
5 切換器
5a 切換ドライバ
6、7、8、106、107、108 ケーブル
6a、7a、7b、7c、8a、8b、8c 配線
11、13、14、16、17、18、19、111、112、113、114 シリアルインターフェース
16a 端子
17a、17b、17c 端子 (指令用第1端子17a、17b、評価用第1端子17c)
18a、18b、18c 端子 (指令用第2端子18a、18b、評価用第1端子17c)
21、22、121、122 (データ)通信
30、130 メモリ
31、131 アプリケーションプログラム
32、132 モニタプログラム
33、133 CPU
35、135 デバッガ
41 制御部
42 状態記憶部
43 切換部
51、52、53、54 信号
57 切換信号
61 状態情報
104 ICE
112a デバッグ専用インターフェース112a

Claims (10)

  1. 第2情報処理装置に接続された第1情報処理装置の評価を試験装置で行うとき、前記第1情報処理装置と前記第2情報処理装置との第1接続と、前記第1情報処理装置と前記試験装置との第2接続との切り換えに用いられる切換器であって、
    前記試験装置に接続される第1ケーブルの有する複数の第1配線に接続可能な複数の第1端子と、
    前記第1情報処理装置に接続される第2ケーブルの有する複数の第2配線に接続可能な複数の第2端子と、
    前記第2情報処理装置に接続される第3ケーブルに接続可能な第3端子と、
    前記複数の第1端子の少なくとも一つとしての指令用第1端子及び前記複数の第2端子の少なくとも一つとしての指令用第2端子に接続され、前記第1情報処理装置と前記第2情報処理装置との間の情報の伝達を媒介し、前記情報に基づいた制御情報を出力する制御部と、
    前記制御情報に基づいて、前記複数の第2端子の他の少なくとも一つとしての評価用第2端子、前記複数の第1端子の他の少なくとも一つとしての評価用第1端子及び前記第3端子のいずれか一方に続する切換部と
    を具備し、
    前記評価において、前記第1接続に切り換えて、前記試験装置が前記第1情報処理装置のプログラムを実行させるとき、
    前記制御部は、
    前記指令用第1端子を介して受信した前記試験装置からの前記プログラムの実行指示を示す第1実行指示情報に基づいて、前記指令用第2端子を介して前記第1情報処理装置へ第2実行指示情報を出力し、
    前記第1実行指示情報に基づいて、前記切換部へ第1制御情報を出力し、
    前記切換部は、前記第1制御情報に基づいて、前記第3端子を前記評価用第2端子に接続する
    デバッグ用切換器。
  2. 請求項に記載のデバッグ用切換器において、
    記プログラムを実行させるとき、更に、
    前記制御部は
    記指令用第2端子を介して受信した前記第1情報処理装置からの前記プログラムの実行開始を示す第1実行開始情報に基づいて、前記指令用第1端子を介して前記試験装置へ第2実行開始情報を出力する
    バッグ用切換器。
  3. 請求項1に記載のデバッグ用切換器において、
    記評価において、前記試験装置が前記第1情報処理装置の前記プログラムを停止させ、前記第2接続に切り換えるとき、
    前記制御部は
    記指令用第1端子を介して受信した前記試験装置からの前記プログラムの停止指示を示す第1停止指示情報に基づいて、前記指令用第2端子を介して前記第1情報処理装置へ第2停止指示情報を出力する
    バッグ用切換器。
  4. 請求項に記載のデバッグ用切換器において、
    記プログラムを停止させるとき、更に、
    前記制御部は
    記指令用第2端子を介して受信した前記第1情報処理装置からの前記プログラムの実行停止を示す第1実行停止情報に基づいて、前記指令用1端子を介して前記試験装置へ第2実行停止情報を出力し、
    前記第1実行停止情報に基づいて、前記切換部へ第2制御情報を出力し、
    前記切換部は、前記第2制御情報に基づいて、前記評価用第1端子を前記評価用第2端子に接続する
    デバッグ用切換器。
  5. 請求項1に記載のデバッグ用切換器において、
    記評価において前記第1情報処理装置が前記プログラムを停止させ、前記第2接続に切り換えるとき
    前記制御部は
    記指令用第2端子を介して受信した前記第1情報処理装置からの前記プログラムの実行停止を示す第3実行停止情報に基づいて、前記指令用第2子を介して前記試験装置へ第4実行停止情報を出力し、
    前記3実行停止情報に基づいて、前記切換部へ第3制御報を出力し、
    前記切換部は、前記第3制御情報に基づいて、前記評価用第1端子を前記評価用第2端子に接続す
    デバッグ用切換器。
  6. 請求項に記載のデバッグ用切換器において、
    記プログラムを停止させるとき、更に、
    前記制御部は
    記指令用第1端子を介して受信した前記試験装置からの試験モードの切り換えを示す第1切り換え情報に基づいて、前記指令用第2端子を介して前記第1情報処理装置へ第2切り換え情報を出力する
    バッグ用切換器。
  7. 請求項1乃至のいずれか一項に記載のデバッグ用切換器において、
    前記デバッグ用切換器は、前記試験装置に含まれ
    前記複数の第1端子は前記試験装置の内部端子であり、前記複数の第1配線としての前記試験装置の内部配線に接続され
    デバッグ用切換器。
  8. 周辺機器を接続した情報処理装置のデバッグを、デバッグ用装置を用いて行うデバッグ方法であって、
    前記周辺機器及び前記デバッグ用装置は、それぞれデバッグ用切換器を介して前記情報処理装置に接続され、
    前記情報処理装置は、デバッグ対象であるアプリケーションプログラムと前記情報処理装置内で前記デバッグを制御するモニタプログラムとを含み、
    前記デバッグ用装置は、前記デバッグを制御するデバッガを含み、
    前記デバッグ用切換器は、前記情報処理装置と前記周辺機器との第1接続、及び、前記情報処理装置と前記デバッグ用装置との第2接続のいずれか一方を選択し
    前記デバッグ用切換器は、
    前記デバッグ用装置に接続される第1ケーブルの有する複数の第1配線に接続可能な複数の第1端子と、
    前記情報処理装置に接続される第2ケーブルの有する複数の第2配線に接続可能な複数の第2端子と、
    前記周辺機器に接続される第3ケーブルに接続可能な第3端子と、
    前記複数の第1端子の少なくとも一つとしての指令用第1端子及び前記複数の第2端子の少なくとも一つとしての指令用第2端子に接続され、前記情報処理装置と前記周辺機器との間の情報の伝達を媒介し、前記情報に基づいた制御情報を出力する制御部と、
    前記制御情報に基づいて、前記複数の第2端子の他の少なくとも一つとしての評価用第2端子を、前記複数の第1端子の他の少なくとも一つとしての評価用第1端子及び前記第3端子のいずれか一方に接続する切換部と
    を備え、
    前記デバッグ方法は、
    前記デバッグ用装置が、デバッグモードにある前記デバッガからの、前記アプリケーションプログラムの実行開始の要求を示す実行要求信号に基づいて、接続の切換要求を示す第1要求信号を前記デバッグ用切換器へ送信するステップと
    前記制御部が、前記指令用第1端子を介して受信した前記第1要求信号に基づいて、前記切換部へ制御情報を出力するステップと、
    前記切換部が、前記制御情報に基づいて、前記評価用第2端子を前記第3端子に接続するステップと、
    記制御部が、前記第1要求信号に基づいて、前記アプリケーションプログラムの実行要求を示す第2要求信号を前記情報処理装置へ前記指令用第2端子を介して送信するステップと
    前記情報処理装置が、前記モニタプログラムに、前記第2要求信号に基づいて、前記アプリケーションプログラムの実行を開始させるステップと
    前記情報処理装置が、前記モニタプログラムによる前記アプリケーションプログラムの実行の開始を示す第1応答信号を前記デバッグ用切換器へ送信するステップと
    記制御部が、前記指令用第2端子を介して受信した前記第1応答信号に基づいて、前記切換を示す第2応答信号を前記デバッグ用装置へ前記指令用第1端子を介して送信するステップと
    前記デバッグ用装置が、前記デバッガに、前記第2応答信号に基づいて、プログラム実行モードへと遷移させるステップと、
    を具備し、
    前記デバッグモードは、前記デバッガが前記情報処理装置をデバッグするモードであり、
    前記プログラム実行モードは、前記アプリケーションプログラムが動作するモードである
    デバッグ方法。
  9. 周辺機器を接続した情報処理装置のデバッグ[[行う]]デバッグ用装[[の]]を用いて行うデバッグ方法であって、
    前記周辺機器及び前記デバッグ用装置は、それぞれデバッグ用切換器を介して前記情報処理装置に接続され、
    前記情報処理装置は、デバッグ対象であるアプリケーションプログラムと前記情報処理装置内で前記デバッグを制御するモニ[[ー]]ログラムとを含み、
    前記デバッグ用装置は、前記デバッグを制御するデバッガを含み、
    前記デバッグ用切換器は、前記情報処理装置と前記周[[装置]]機器との第1接続、及び、前記情報処理装置と前記デバッグ用装置との第2接続のいずれか一方を選[[する制御部を含み]]
    前記デバッグ用切換器は、
    前記デバッグ用装置に接続される第1ケーブルの有する複数の第1配線に接続可能な複数の第1端子と、
    前記情報処理装置に接続される第2ケーブルの有する複数の第2配線に接続可能な複数の第2端子と、
    前記周辺機器に接続される第3ケーブルに接続可能な第3端子と、
    前記複数の第1端子の少なくとも一つとしての指令用第1端子及び前記複数の第2端子の少なくとも一つとしての指令用第2端子に接続され、前記情報処理装置と前記周辺機器との間の情報の伝達を媒介し、前記情報に基づいた制御情報を出力する制御部と、
    前記制御情報に基づいて、前記複数の第2端子の他の少なくとも一つとしての評価用第2端子を、前記複数の第1端子の他の少なくとも一つとしての評価用第1端子及び前記第3端子のいずれか一方に接続する切換部と
    を備え、
    前記デバッグ方法は、
    前記デバッグ用装置が、プログラム実行モードにある前記デバッガからの、前記アプリケーションプログラムの実行停止の要求を示す実行停止要求信号に基づいて、接続の切換要求を示す第1要求信号を前記デバッグ用切換器へ送信するステップと
    前記制御部が、前記指令用第1端子を介して受信した前記第1要求信号に基づいて、前記アプリケーションプログラムの停止要求を示す第2要求信号を前記情報処理装置へ前記指令用第2端子を介して送信するステップと
    前記情報処理装置が、前記モニタプログラムに、前記第2要求信号に基づいて、前記アプリケーションプログラムの実行を停止させるステップと
    前記情報処理装置が、前記モニタプログラムによる前記アプリケーションプログラムの実行の停止を示す第1応答信号を前記デバッグ用切換器へ送信するステップと
    前記制御部が、前記指令用第2端子を介して受信した前記第1応答信号に基づいて、前記切換部へ制御情報を出力するステップと、
    前記切換部が、前記制御情報に基づいて、前記評価用第2端子を前記評価用第1端子に接続するステップと、
    記制御部が、前記第1応答信号に基づいて、前記切換を示す第2応答信号を前記デバッグ装置へ前記指令用第1端子を介して送信するステップと
    前記デバッグ用装置が、前記デバッガに、前記第2応答信号に基づいて、デバッグモードへと遷移させるステップと、
    を具備し、
    前記デバッグモードは、前記デバッガが前記情報処理装置をデバッグするモードであり、
    前記プログラム実行モードは、前記アプリケーションプログラムが動作するモードである
    デバッグ方法。
  10. 周辺機器を接続した情報処理装置のデバッグを、デバッグ用装置を用いて行うデバッグ方法であって、
    前記周辺機器及び前記デバッグ用装置は、それぞれデバッグ用切換器を介して前記情報処理装置に接続され、
    前記情報処理装置は、デバッグ対象であるアプリケーションプログラムと前記情報処理装置内で前記デバッグを制御するモニタプログラムとを含み、
    前記デバッグ用装置は、デバッグを制御するデバッガを含み、
    前記デバッグ用切換器は、前記情報処理装置と前記周辺機器との第1接続、及び、前記情報処理装置と前記デバッグ用装置との第2接続のいずれか一方を選択し
    前記デバッグ用切換器は、
    前記デバッグ用装置に接続される第1ケーブルの有する複数の第1配線に接続可能な複数の第1端子と、
    前記情報処理装置に接続される第2ケーブルの有する複数の第2配線に接続可能な複数の第2端子と、
    前記周辺機器に接続される第3ケーブルに接続可能な第3端子と、
    前記複数の第1端子の少なくとも一つとしての指令用第1端子及び前記複数の第2端子の少なくとも一つとしての指令用第2端子に接続され、前記情報処理装置と前記周辺機器との間の情報の伝達を媒介し、前記情報に基づいた制御情報を出力する制御部と、
    前記制御情報に基づいて、前記複数の第2端子の他の少なくとも一つとしての評価用第2端子を、前記複数の第1端子の他の少なくとも一つとしての評価用第1端子及び前記第3端子のいずれか一方に接続する切換部と
    を備え、
    前記デバッグ方法は、
    前記情報処理装置が、前記モニタプログラムによる、前記アプリケーションプログラムの実行の停止に応答して、接続の切換要求を示す第1要求信号を前記デバッグ用切換器へ送信するステップと
    記制御部が、前記指令用第2端子を介して受信した前記第1要求信号に基づいて、前記切換部へ制御情報を出力するステップと、
    前記切換部が、前記制御情報に基づいて、前記評価用第2端子を前記評価用第1端子に接続するステップと、
    記制御部が、前記第1要求信号に基づいて、前記デバッガのモード変更要求を示す第2要求信号を前記デバッグ用装置へ前記指令用第1端子を介して送信するステップと
    前記デバッグ用装置が、前記デバッガに、前記第2要求信号に基づいて、プログラム実行モードをデバッグモードに変更させるステップと
    前記デバッグ用装置が、前記デバッガからの、前記変更を示す第1応答信号を前記デバッグ用切換器へ送信するステップと
    記制御部が、前記指令用第1端子を介して受信した前記第1応答信号に基づいて、前記切換を示す第2応答信号を前記情報処理装置へ前記指令用第2端子を介して送信するステップと
    前記情報処理装置が、前記第2応答信号に基づいて、前記モニタプログラムにより、デバッグモードへの移行完了を認識するステップと、
    を具備し、
    前記デバッグモードは、前記デバッガが前記情報処理装置をデバッグするモードであり、
    前記プログラム実行モードは、前記アプリケーションプログラムが動作するモードである
    デバッグ方法。
JP2004090033A 2004-03-25 2004-03-25 デバッグ用切換器、デバッグ方法 Expired - Fee Related JP4481695B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004090033A JP4481695B2 (ja) 2004-03-25 2004-03-25 デバッグ用切換器、デバッグ方法
US11/087,502 US7353426B2 (en) 2004-03-25 2005-03-24 Switcher for debugging and debugging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004090033A JP4481695B2 (ja) 2004-03-25 2004-03-25 デバッグ用切換器、デバッグ方法

Publications (2)

Publication Number Publication Date
JP2005275949A JP2005275949A (ja) 2005-10-06
JP4481695B2 true JP4481695B2 (ja) 2010-06-16

Family

ID=35055791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004090033A Expired - Fee Related JP4481695B2 (ja) 2004-03-25 2004-03-25 デバッグ用切換器、デバッグ方法

Country Status (2)

Country Link
US (1) US7353426B2 (ja)
JP (1) JP4481695B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660412B1 (en) * 2005-12-09 2010-02-09 Trend Micro Incorporated Generation of debug information for debugging a network security appliance
JP5329743B2 (ja) * 2006-01-12 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7836342B2 (en) * 2006-09-15 2010-11-16 Nokia Corporation Providing maintenance access via an external connector
JP4941818B2 (ja) * 2006-10-05 2012-05-30 日本電気株式会社 コンピュータシステム、試験方法、及び試験プログラム
JP2010061461A (ja) * 2008-09-04 2010-03-18 Ricoh Co Ltd ソフトウェアの自動性能評価システム
US8140900B2 (en) * 2009-06-15 2012-03-20 Nokia Corporation Establishing a connection between a testing and/or debugging interface and a connector
JP5561525B2 (ja) * 2010-03-23 2014-07-30 日本電気株式会社 シンクライアントシステム、及びシンクライアントシステムにおける認証方法
US8904235B2 (en) 2011-01-12 2014-12-02 Toyota Jidosha Kabushiki Kaisha Online debug system and online debug method for information processing device
KR20130101927A (ko) * 2012-03-06 2013-09-16 한국전자통신연구원 디버깅 기능을 가지는 멀티코어 SoC
CN104182309A (zh) * 2013-05-23 2014-12-03 英业达科技有限公司 除错装置与除错方法
CN110209619B (zh) * 2019-05-28 2022-12-06 深圳市雷赛软件技术有限公司 自动匹配多型号驱动器的方法及相关装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794520A (en) * 1987-03-30 1988-12-27 C-Guard Laboratories, Inc. Interface system for computer port sharing of multiple devices
JPH04278646A (ja) 1991-03-07 1992-10-05 Nec Corp ピギーバック・チップ
JPH06324906A (ja) 1993-05-17 1994-11-25 Oki Electric Ind Co Ltd シングルチップマイクロコンピュータ
US6295519B1 (en) * 1995-03-03 2001-09-25 Datascape, Inc. Method and apparatus for coupling multiple computer peripherals to a computer system through a single I/O port
JP3943277B2 (ja) 1999-03-23 2007-07-11 セイコーエプソン株式会社 マイクロコンピュータ及び電子機器
TW435758U (en) * 1999-05-28 2001-05-16 Aten Int Co Ltd Electronic switching apparatus for general-purpose sequential bus interface
US6892248B2 (en) * 2001-02-21 2005-05-10 International Business Machines Corporation Method and apparatus for configuring a port on a legacy-free device for general I/O purposes or debugging purposes
JP4363790B2 (ja) * 2001-03-15 2009-11-11 株式会社東芝 パラメータ抽出プログラムおよび半導体集積回路の製造方法
CN1185579C (zh) * 2001-07-30 2005-01-19 英业达股份有限公司 系统关机时及待机状态以串行口进行排错的方法
US20030120970A1 (en) * 2001-12-24 2003-06-26 Chih-Yung Chen Method and apparatus for debugging an electronic product using an internal I/O port
US20040049611A1 (en) * 2002-09-07 2004-03-11 Micrologic, Inc. Flexible serial port configuration and method

Also Published As

Publication number Publication date
US20050223298A1 (en) 2005-10-06
JP2005275949A (ja) 2005-10-06
US7353426B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
US7353426B2 (en) Switcher for debugging and debugging method
JP3929573B2 (ja) 集積回路装置及びその通信方法
JP3998303B2 (ja) Tapコントローラを有する集積回路
JPH09319727A (ja) データプロセッサ及びデータ処理システム
US6954878B2 (en) Break board debugging device
US20030120970A1 (en) Method and apparatus for debugging an electronic product using an internal I/O port
JP4232621B2 (ja) 半導体集積回路装置
US7313729B2 (en) Low-cost debugging system with a ROM or RAM emulator
US7539610B2 (en) Microcomputer logic development
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
US7437283B2 (en) System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool
JP3724944B2 (ja) 評価用モジュール、評価用マイクロコンピュータチップ、及びデバッグシステム
JP3380827B2 (ja) エミュレータ装置
US20020184001A1 (en) System for integrating an emulator and a processor
JP2004038464A (ja) デバッグ機能内蔵マイクロコンピュータ
JP2584903B2 (ja) 外部装置制御方式
JP2011159126A (ja) 集積回路装置及びその制御方法、並びにデバッグシステム及びその制御方法
US8103474B2 (en) Debug system
JP2003223339A (ja) インサーキットエミュレータ
KR20040040442A (ko) 전자회로에서의 데이터 전송방법, 전자회로 및 관련 장치
JP2000215079A (ja) Cpuデバッガ
JPH0594328A (ja) デバツグ装置及びエミユレータ
JPH04160650A (ja) マイクロプロセッサ
JPH04287136A (ja) デバッグ方式及びエミュレータ
JPH0529936B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees