JPH04278646A - ピギーバック・チップ - Google Patents
ピギーバック・チップInfo
- Publication number
- JPH04278646A JPH04278646A JP3040415A JP4041591A JPH04278646A JP H04278646 A JPH04278646 A JP H04278646A JP 3040415 A JP3040415 A JP 3040415A JP 4041591 A JP4041591 A JP 4041591A JP H04278646 A JPH04278646 A JP H04278646A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminal
- general
- piggyback
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002834 transmittance Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 2
- 241001071864 Lethrinus laticaudis Species 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はピギーバック・チップに
関し、特にＩ／Ｏポート内蔵シングルチップ・マイクロ
コンピュータのプログラム開発時に使用するピギーバッ
ク・チップに関する。
関し、特にＩ／Ｏポート内蔵シングルチップ・マイクロ
コンピュータのプログラム開発時に使用するピギーバッ
ク・チップに関する。
【０００２】
【従来の技術】従来、この種のビギーバック・チップは
、パッケージ上面に汎用ＰＲＯＭを使用する為の汎用Ｐ
ＲＯＭ接続用端子を持ち、パッケージの側面または下面
には本チップと同一の機能端子を持つ構成になっており
、プログラムを汎用ＰＲＯＭに書込んだ後ピギーバック
・チップの上面に挿入すれば、本チップと全く同じ動作
をすることができる。
、パッケージ上面に汎用ＰＲＯＭを使用する為の汎用Ｐ
ＲＯＭ接続用端子を持ち、パッケージの側面または下面
には本チップと同一の機能端子を持つ構成になっており
、プログラムを汎用ＰＲＯＭに書込んだ後ピギーバック
・チップの上面に挿入すれば、本チップと全く同じ動作
をすることができる。
【０００３】また、汎用ＰＲＯＭ接続用端子にＲＯＭエ
ミュレータと呼ばれるエミュレーション装置を接続し、
ＲＯＭ空間中にモニタプログラムを展開することで、デ
バッグ対象プログラムの実行／中断／ステップ実行など
の制御や、中断中のメモリ／レジスタ等の参照／変更と
いった操作ができる。
ミュレータと呼ばれるエミュレーション装置を接続し、
ＲＯＭ空間中にモニタプログラムを展開することで、デ
バッグ対象プログラムの実行／中断／ステップ実行など
の制御や、中断中のメモリ／レジスタ等の参照／変更と
いった操作ができる。
【０００４】しかし、このようなＲＯＭエミュレータで
は、ＲＯＭ空間中にモニタプログラムを展開する為、Ｒ
ＯＭ空間を全て使うようなプログラムのデバッグができ
ない。また、ビギーバック・チップ内のＩ／Ｏポートや
ＲＡＭなどのリアルタイムトレースや、プリフェッチ動
作におけるキュートラッキングができない。
は、ＲＯＭ空間中にモニタプログラムを展開する為、Ｒ
ＯＭ空間を全て使うようなプログラムのデバッグができ
ない。また、ビギーバック・チップ内のＩ／Ｏポートや
ＲＡＭなどのリアルタイムトレースや、プリフェッチ動
作におけるキュートラッキングができない。
【０００５】これに対して、一般的なエミュレーション
装置ではエバチップと呼ばれる本チップと同等な動作を
するチップをエミュレーション装置内に有し、このエバ
チップから出力される内部情報を使い、内蔵Ｉ／Ｏポー
トや内蔵ＲＡＭに対するリアルタイムトレースやプリフ
ェッチ動作におけるキュートラッキングができるように
なっている。
装置ではエバチップと呼ばれる本チップと同等な動作を
するチップをエミュレーション装置内に有し、このエバ
チップから出力される内部情報を使い、内蔵Ｉ／Ｏポー
トや内蔵ＲＡＭに対するリアルタイムトレースやプリフ
ェッチ動作におけるキュートラッキングができるように
なっている。
【０００６】
【発明が解決しようとする課題】上述した従来のピギー
バッグ・チップとＲＯＭエミュレータの組合せでは、Ｉ
／Ｏポートがターゲットシステム上のピギーバック・チ
ップ内に存在することによるＩ／Ｏポート機能の透過性
が良いという利点を有しながらも、一般的なエミュレー
ション装置で行なわれているＩ／Ｏポート等に対するリ
アルタイムトレースなどができないといった欠点があっ
た。
バッグ・チップとＲＯＭエミュレータの組合せでは、Ｉ
／Ｏポートがターゲットシステム上のピギーバック・チ
ップ内に存在することによるＩ／Ｏポート機能の透過性
が良いという利点を有しながらも、一般的なエミュレー
ション装置で行なわれているＩ／Ｏポート等に対するリ
アルタイムトレースなどができないといった欠点があっ
た。
【０００７】
【課題を解決するための手段】本発明のピギーバック・
チップは、パッケージ側面または下面に対象とするマイ
クロコンピュータと同等の機能端子を有し、これとは別
にパッケージ上面に汎用ＰＲＯＭ接続用の端子を有する
ピギーバック・チップにおいて、有効レベルの信号を印
加して前記汎用ＰＲＯＭ接続用端子をピギーバック・チ
ップ内の内蔵Ｉ／Ｏポートアクセス用端子とし使用する
ために前記パッケージ上面に設けた機能切替え端子と、
この機能切替え端子に有効レベルの信号が加えられた時
に内部のＣＰＵの動作を禁止する回路と、前記汎用ＰＲ
ＯＭ接続用端子を前記内蔵Ｉ／Ｏポートアクセス用端子
に切替える回路と、前記機能切替え端子が開放状態の時
にこの端子を無効レベルに固定する回路とを有して構成
されている。
チップは、パッケージ側面または下面に対象とするマイ
クロコンピュータと同等の機能端子を有し、これとは別
にパッケージ上面に汎用ＰＲＯＭ接続用の端子を有する
ピギーバック・チップにおいて、有効レベルの信号を印
加して前記汎用ＰＲＯＭ接続用端子をピギーバック・チ
ップ内の内蔵Ｉ／Ｏポートアクセス用端子とし使用する
ために前記パッケージ上面に設けた機能切替え端子と、
この機能切替え端子に有効レベルの信号が加えられた時
に内部のＣＰＵの動作を禁止する回路と、前記汎用ＰＲ
ＯＭ接続用端子を前記内蔵Ｉ／Ｏポートアクセス用端子
に切替える回路と、前記機能切替え端子が開放状態の時
にこの端子を無効レベルに固定する回路とを有して構成
されている。
【０００８】
【実施例】次に本発明について、図面を参照して説明す
る。図１は本発明の第１の実施例のブロック図である。 ピギーバック・チップ１は、パッケージ側面または下面
にデバッグ対象としている本チップと同等な機能端子７
を持ち、パッケージ上面に汎用ＰＲＯＭ接続端子６と機
能切替え端子４を持っている。汎用ＰＲＯＭ接続端子は
エミュレーション装置２と接続され、機能端子７はター
ゲットシステム３と接続される。機能切替え端子４は、
プルダウン抵抗５を介しバススイッチ１０，１１，１２
及びＣＰＵ１４に接続される。
る。図１は本発明の第１の実施例のブロック図である。 ピギーバック・チップ１は、パッケージ側面または下面
にデバッグ対象としている本チップと同等な機能端子７
を持ち、パッケージ上面に汎用ＰＲＯＭ接続端子６と機
能切替え端子４を持っている。汎用ＰＲＯＭ接続端子は
エミュレーション装置２と接続され、機能端子７はター
ゲットシステム３と接続される。機能切替え端子４は、
プルダウン抵抗５を介しバススイッチ１０，１１，１２
及びＣＰＵ１４に接続される。
【０００９】エミュレーション装置２が、機能切替え端
子４に有効レベル“１”を出力すると、ピギーバック・
チップ内のＣＰＵ１４は動作を停止し、また、バススイ
ッチ１０によりＰＲＯＭ用バス８が汎用ＰＲＯＭ接続端
子から切り離され、バススイッチ１２によりＩ／Ｏ用バ
スが内蔵Ｉ／Ｏポート１３から切り離される。一方、バ
ススイッチ１１により汎用ＰＲＯＭ接続端子は内蔵Ｉ／
Ｏポート１３に接続される。これによりエミュレーショ
ン装置２内のエバチップはビギーバック・チップの内蔵
Ｉ／Ｏポート１３をリアルタイムで操作可能になる。
子４に有効レベル“１”を出力すると、ピギーバック・
チップ内のＣＰＵ１４は動作を停止し、また、バススイ
ッチ１０によりＰＲＯＭ用バス８が汎用ＰＲＯＭ接続端
子から切り離され、バススイッチ１２によりＩ／Ｏ用バ
スが内蔵Ｉ／Ｏポート１３から切り離される。一方、バ
ススイッチ１１により汎用ＰＲＯＭ接続端子は内蔵Ｉ／
Ｏポート１３に接続される。これによりエミュレーショ
ン装置２内のエバチップはビギーバック・チップの内蔵
Ｉ／Ｏポート１３をリアルタイムで操作可能になる。
【００１０】これに対し、ビギーバック・チップ１に汎
用ＰＲＯＭを接続して使用する場合は、機能切り変え端
子４が開放状態になるが、プルダウン抵抗５により無効
レベル“０”に固定される為、端子機能の切替えが行な
われず、通常のビギーバック・チップとしての動作が可
能である。
用ＰＲＯＭを接続して使用する場合は、機能切り変え端
子４が開放状態になるが、プルダウン抵抗５により無効
レベル“０”に固定される為、端子機能の切替えが行な
われず、通常のビギーバック・チップとしての動作が可
能である。
【００１１】図２は本発明の第２のブロック図である。
第１の実施例との違いは、図１の機能切替え端子４と、
汎用ＰＲＯＭ接続端子６のうちのチップセレクト端子と
を共通にしている点である。
汎用ＰＲＯＭ接続端子６のうちのチップセレクト端子と
を共通にしている点である。
【００１２】ピーギーバック・チップ１ａに汎用ＰＲＯ
Ｍを接続して使用する場合は、プルダウン抵抗５により
、チップセレクト信号線１６がレベル“０”となるが、
これはＰＲＯＭに対してチップセレクトを有効にするレ
ベルと同一なので、ＰＲＯＭの読み出しを行なうことが
でき、通常のビギーバック・チップとしての動作が可能
になる。
Ｍを接続して使用する場合は、プルダウン抵抗５により
、チップセレクト信号線１６がレベル“０”となるが、
これはＰＲＯＭに対してチップセレクトを有効にするレ
ベルと同一なので、ＰＲＯＭの読み出しを行なうことが
でき、通常のビギーバック・チップとしての動作が可能
になる。
【００１３】これに対して、ピギーバック・チップ１ａ
にエミュレーション装置２を接続して使用する場合は、
エミュレーション装置２からチップセレクト信号線１６
にレベル“１”の信号を出力することにより、切替え制
御回路１７はバススイッチ１０，１１，１２を操作して
、汎用ＰＲＯＭ接続端子６を内蔵Ｉ／Ｏポートアクセス
用に切替える。これにより、エミュレーション装置２内
のエバチップはピギーバック・チップ１ａの内蔵Ｉ／Ｏ
ポート１３を操作可能になる。
にエミュレーション装置２を接続して使用する場合は、
エミュレーション装置２からチップセレクト信号線１６
にレベル“１”の信号を出力することにより、切替え制
御回路１７はバススイッチ１０，１１，１２を操作して
、汎用ＰＲＯＭ接続端子６を内蔵Ｉ／Ｏポートアクセス
用に切替える。これにより、エミュレーション装置２内
のエバチップはピギーバック・チップ１ａの内蔵Ｉ／Ｏ
ポート１３を操作可能になる。
【００１４】
【発明の効果】以上説明したように本発明は、有効レベ
ルの信号を加えることで、ピギーバック・チップの汎用
ＰＲＯＭ接続用端子の機能をＰＲＯＭ接続用から内蔵Ｉ
／Ｏポートアクセス用に切替える機能を有する事により
、ピギーバック・チップをＩ／Ｏチップとして動作させ
、本チップに対する良好な透過性を持ちつつＩ／Ｏポー
ト等に対するリアルタイムトレースなどを行なうことが
できる効果がある。
ルの信号を加えることで、ピギーバック・チップの汎用
ＰＲＯＭ接続用端子の機能をＰＲＯＭ接続用から内蔵Ｉ
／Ｏポートアクセス用に切替える機能を有する事により
、ピギーバック・チップをＩ／Ｏチップとして動作させ
、本チップに対する良好な透過性を持ちつつＩ／Ｏポー
ト等に対するリアルタイムトレースなどを行なうことが
できる効果がある。
【００１５】また、エバチップ内のＣＰＵと、ピギーバ
ック・チップ内のＩ／Ｏポートが分離している為に、ピ
ギーバック・チップのみの交換で、Ｉ／Ｏポート構成が
異なる種々の本チップに対応できる効果がある。
ック・チップ内のＩ／Ｏポートが分離している為に、ピ
ギーバック・チップのみの交換で、Ｉ／Ｏポート構成が
異なる種々の本チップに対応できる効果がある。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
１，１ａ ピギーバック・チップ２ エミ
ュレーション装置 ３ ターゲットシステム ４ 機能切替え端子 ５ プルダウン抵抗 ６，６ａ 汎用ＰＲＯＭ接続端子７ 機能
端子 ８ ＰＲＯＭ用バス ９ Ｉ／Ｏ用バス １０，１１，１２ バススイッチ１３ 内
蔵Ｉ／Ｏポート １４ ＣＰＵ １５ エバチップ １６ チップセレクト信号線 １７ 切替え制御回路
ュレーション装置 ３ ターゲットシステム ４ 機能切替え端子 ５ プルダウン抵抗 ６，６ａ 汎用ＰＲＯＭ接続端子７ 機能
端子 ８ ＰＲＯＭ用バス ９ Ｉ／Ｏ用バス １０，１１，１２ バススイッチ１３ 内
蔵Ｉ／Ｏポート １４ ＣＰＵ １５ エバチップ １６ チップセレクト信号線 １７ 切替え制御回路
Claims (1)
- 【請求項１】 パッケージ側面または下面に対象とす
るマイクロコンピュータと同等の機能端子を有し、これ
とは別にパッケージ上面に汎用ＰＲＯＭ接続用の端子を
有するピギーバック・チップにおいて、有効レベルの信
号を印加して前記汎用ＰＲＯＭ接続用端子をピギーバッ
ク・チップ内の内蔵Ｉ／Ｏポートアクセス用端子とし使
用するために前記パッケージ上面に設けた機能切替え端
子と、この機能切替え端子に有効レベルの信号が加えら
れた時に内部のＣＰＵの動作を禁止する回路と、前記汎
用ＰＲＯＭ接続用端子を前記内蔵Ｉ／Ｏポートアクセス
用端子に切替える回路と、前記機能切替え端子が開放状
態の時にこの端子を無効レベルに固定する回路とを有す
ることを特徴とするピギーバック・チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040415A JPH04278646A (ja) | 1991-03-07 | 1991-03-07 | ピギーバック・チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040415A JPH04278646A (ja) | 1991-03-07 | 1991-03-07 | ピギーバック・チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278646A true JPH04278646A (ja) | 1992-10-05 |
Family
ID=12580033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040415A Pending JPH04278646A (ja) | 1991-03-07 | 1991-03-07 | ピギーバック・チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7353426B2 (en) | 2004-03-25 | 2008-04-01 | Nec Electronics Corporation | Switcher for debugging and debugging method |
-
1991
- 1991-03-07 JP JP3040415A patent/JPH04278646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7353426B2 (en) | 2004-03-25 | 2008-04-01 | Nec Electronics Corporation | Switcher for debugging and debugging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325512A (en) | Circuit emulator | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| JPS6120145A (ja) | マイクロプロセツサ動作解析装置 | |
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| JPH04278646A (ja) | ピギーバック・チップ | |
| US5864694A (en) | Emulation system | |
| KR930022567A (ko) | 외부에서 프로그램 가능한 프로그래머블메모리를 포함하는 반도체 장치 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| KR960024962A (ko) | 마이크로 콘트롤러의 칩내에 합체 가능한 마이크로 콘트롤러 디벨롭먼트 시스템 | |
| JPH06342397A (ja) | 論理的アドレス空間を写像するための回路装置 | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| US5860013A (en) | Flexible interrupt system for an integrated circuit | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| KR970002405B1 (ko) | 키이보드를 이용한 보호모드 동작 표시방법 | |
| KR970062911A (ko) | 원칩 마이크로프로세서의 입출력 및 메모리의 인터페이스용 디코더 | |
| JPH02103482A (ja) | 集積回路装置 | |
| JPS6346548A (ja) | マイクロコンピユ−タ | |
| JPH032988A (ja) | マイクロコンピュータ | |
| JPS645343B2 (ja) | ||
| JPS6168647A (ja) | データ処理装置 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPS63167939A (ja) | 複数プロセツサ内蔵型マイクロコンピユ−タ用エミユレ−タ | |
| JPS645342B2 (ja) | ||
| JPH0477883A (ja) | シングルチップマイクロコンピュータ | |
| JPH04311244A (ja) | マイクロコンピュータ |