JPH0529936B2 - - Google Patents

Info

Publication number
JPH0529936B2
JPH0529936B2 JP1018067A JP1806789A JPH0529936B2 JP H0529936 B2 JPH0529936 B2 JP H0529936B2 JP 1018067 A JP1018067 A JP 1018067A JP 1806789 A JP1806789 A JP 1806789A JP H0529936 B2 JPH0529936 B2 JP H0529936B2
Authority
JP
Japan
Prior art keywords
microcomputer
monitoring
memory
data
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1018067A
Other languages
English (en)
Other versions
JPH02196347A (ja
Inventor
Kazutaka Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP1018067A priority Critical patent/JPH02196347A/ja
Publication of JPH02196347A publication Critical patent/JPH02196347A/ja
Publication of JPH0529936B2 publication Critical patent/JPH0529936B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 (a) 産業上の利用分野 この発明は、マイクロコンピユータ機器を実行
状態でデバツグまたはモニタするランタイム監視
装置に関する。
(b) 従来の技術 従来より種々の分野において、マイクロコンピ
ユータを用いた機器が数多く開発されている。
このようなマイクロコンピユータ機器を開発す
る際には、特にプログラムの開発に長期間を要す
るのが常であり、如何にバグのないプログラムを
効率的に開発するかが課題となつている。
一般にはマイクロコンピユータ機器のプログラ
ムの開発に際して、従来よりICE(インサーキツ
ト・エミユレータ)などのマイクロコンピユータ
機器開発支援装置が用いられている。
(c) 発明が解決しようとする課題 上記ICEは、ターゲツトであるマイクロコンピ
ユータ機器のマイクロプロセツサをエミユレート
する装置であり、非常に高価であり、大型であつ
た。しかも、マイクロコンピユータの通常の動作
状態でのチエツクが困難であつた。さらに、
VMEバスやMULTI−BUSなどのシステムバス
を用いて多数のマイクロコンピユータ機器を接続
したシステムでは、物理的スペースの面からも、
システム全体の動作状態でのチエツクはほとんど
不可能であり、プログラム・デバツグに多くの労
力と時間をかけているのが現状であつた。
また通常動作中であつても、例えばプログラム
の実行箇所、計算値の変化状態あるいはCPUの
負荷の程度等を確認することができれば通常動作
中での動作チエツクが容易となる。
この発明の目的は、監視を行う際に用いる端末
装置をターゲツトシステムである機器との間を非
常に少ない信号線数のケーブルのみで接続可能と
し、しかも動作中の機器にはほとんど影響を与え
ずにデバツグまたはモニタリングすることのでき
るランタイム監視装置を提供することにある。
(d) 課題を解決するための手段 この発明は次の幾つかの要点を考慮して構成し
ている。
(1) ターゲツトシステムである機器制御用マイク
ロコンピユータのプロセツサをICEで置き換え
ることなく、そのまま用い、この機器制御用マ
イクロコンピユータの動作確認を行うチエツク
専用の小型のプロセツサを前記機器制御用マイ
クロコンピユータに何らかの方法で接続し、デ
バツグまたはモニタに必要な大半の機能を負担
させれば良い。最近の半導体集積回路技術の進
歩により、1チツプマイクロコンピユータや1
チツプマイクロプロセツサなどは容易に利用で
きる環境にある。
(2) 一般の各種プロセツサには、NMI(non
maskable interrupt)と言う、割込み要求を
禁止することのできない割込み端子を持つてい
る。しかもその割込み機能は、通常電源ダウン
時の処理などにしか使用されていないため、こ
の割込み処理によつて比較的短いプログラムで
あるデバツグ用またはモニタ用処理プログラム
を実行することはターゲツトシステムである機
器に負担とならない。
(3) 各種プロセツサの大半の機能は、メモリや
I/Oやレジスタなどの読み書きである。これ
らは、プロセツサの基本的機能であり、最小の
時間で処理することができる。
(4) 一般のICEなどに備えられているデバツグ機
能の多くは、デバツグを行う人間とのインター
フエイスであり、ターゲツトとするプロセツサ
に直接関係する機能としては、メモリやI/O
またはレジスタなどに対する読み書きの機能の
みである。
(5) ターゲツトシステムであるマイクロコンピユ
ータのプログラム開発には、高級言語を使用す
る場合が多く、デバツグの大半はデータの確認
作業により行うことができる。
以上の各要点を考慮したこの発明のランタイム
監視装置は、デバツグまたはモニタの行われる機
器制御用マイクロコンピユータと、この機器制御
用マイクロコンピユータとの間でデータの受け渡
しを行う監視用マイクロコンピユータと、この監
視用マイクロコンピユータへコマンドを出力し、
前記監視用マイクロコンピユータからのデータを
受け取る端末装置とからなり、 前記機器制御用マイクロコンピユータに、前記
監視用マイクロコンピユータから最優先割込みが
かけられたとき、前記監視用マイクロコンピユー
タと共に読み書きが可能なメツセージ交換用メモ
リを介して、前記監視用マイクロコンピユータよ
り指示された制御コードを読み出し、その制御コ
ードに応じた処理を実行し、その結果のデータを
前記メツセージ交換用メモリへ書き込む割込み処
理プログラム実行手段を設け、 前記監視用マイクロコンピユータに、前記端末
装置との間でシリアルデータの伝送を行うシリア
ルインターフエイス手段と、前記シリアルインタ
ーフエイス手段を介して前記端末装置からのコマ
ンドを受けて、このコマンドを前記機器制御用マ
イクロコンピユータの実行するメモリ、I/Oま
たはレジスタに対する基本データ読み書き処理を
指示する制御コードに変換するコマンド解読手段
と、前記メツセージ交換用メモリへ前記制御コー
ドを書き込むとともに、前記機器制御用マイクロ
コンピユータへ最優先割込みをかける割込み制御
プログラム実行手段と、前記機器制御用マイクロ
コンピユータが書き込んだ前記メツセージ交換用
メモリの内容を読み出し、そのデータを前記シリ
アルインターフエイス手段を介して前記端末装置
へ出力するデータ出力プログラム実行手段とを設
け、 前記メツセージ交換用メモリと、前記監視用マ
イクロコンピユータとを、前記機器制御用マイク
ロコンピユータが制御する機器側に設け、前記機
器と前記端末装置間をシリアル通信ケーブルのみ
を介して接続したことを特徴としている。
(e) 作用 この発明のランタイム監視装置においては、デ
バツグの行われる機器制御用マイクロコンピユー
タのプロセツサはICEによつて置き換えられるこ
となく、実際のプロセツサが用いられ、機器には
機器制御用マイクロコンピユータとともに、監視
用マイクロコンピユータと、その両マイクロコン
ピユータ間でメツセージを交換するメツセージ交
換用メモリが設けられ、端末装置との間がシリア
ル通信ケーブルのみを介して接続される。機器制
御用マイクロコンピユータは、最優先割込み処理
がかけられたとき、前記メツセージ交換用メモリ
を介して、監視用マイクロコンピユータより指示
された制御コードに応じた処理を実行し、その結
果のデータを前記メツセージ交換用メモリへ書き
込む。一方、前記監視用マイクロコンピユータに
おいては、シリアルインターフエイス手段が、端
末装置との間でシリアルデータの伝送を行い、コ
マンド解読手段は端末装置から受けたコマンドを
機器制御用マイクロコンピユータの実行するメモ
リ、I/Oまたはレジスタに対する基本データ読
み書き制御を指示する制御コードに変換する。そ
して割込み制御プログラムの実行により、前記制
御コードを前記メツセージ交換用メモリへ書き込
むとともに最優先割込みをかける。また、データ
出力プログラムの実行によつて、機器制御用マイ
クロコンピユータが書き込んだメツセージ交換用
メモリの内容を読み出し、そのデータを前記シリ
アルインターフエイス手段を介して端末装置へ出
力する。
前記機器制御用マイクロコンピユータの最優先
割込み処理は、監視用マイクロコンピユータから
指示された制御コードに応じて、例えば指示され
たメモリアドレスの内容を読み出し、その内容を
監視用マイクロコンピユータへ出力する。このよ
うなメモリからの読出機能は最小時間で処理する
ことができ、最優先割込処理は極めて短時間に終
了する。したがつて機器制御用マイクロコンピユ
ータを実際の状態とほとんど等しい動作状態でメ
モリ、I/Oまたはレジスタなどの内容をチエツ
クすることができる。また、監視用マイクロコン
ピユータは、端末とのシリアルデータ通信処理
と、端末からのコマンドを、機器制御用マイクロ
コンピユータの実行するメモリ、I/Oまたはレ
ジスタに対する基本データ読み書き処理を指示す
るための制御データに変換する処理を専ら行うだ
けであるから、メツセージ交換用メモリととも
に、例えば8bit−1チツプマイクロプロセツサな
どを用いることができるため、非常に安価で小型
に構成することができ、機器内に内蔵させても、
機器を大型化させることはない。しかも、監視を
行う端末装置と機器間はシリアル通信ケーブルの
みで接続されるため、物理的接続状態において
も、機器を実際の使用状態で容易に監視できるよ
うになる。
(f) 実施例 この発明の実施例であるランタイム監視装置の
ブロツク図を第1図に示す。
第1図において、1はターゲツトシステムであ
る機器制御用マイクロコンピユータ、2は監視用
マイクロコンピユータ、3は端末装置である。機
器制御用マイクロコンピユータ1内において、マ
イクロプロセツサ10はCPUとして各部の統括
制御を行う。システムバスインターフエイス11
は外部のシステムバスとの間でインターフエイス
を行う。メモリ12はマイクロプロセツサ10が
実行する処理プログラムが予め書き込まれた
ROM領域とその処理プログラムの実行に際して
ワーキングエリアとして用いられるRAM領域か
らなる。周辺インターフエイス13は外部に接続
される周辺装置との間でインターフエイスを行
う。割込み制御回路14は周辺装置あるいは後述
する監視用マイクロコンピユータからの信号に応
じてマイクロプロセツサ10の割込み制御を行
う。
監視用マイクロコンピユータ2においてマイク
ロプロセツサ20はCPUとして各部の統括制御
を行う。デユアルポートメモリ21はこの発明に
係るメツセージ交換用メモリに相当するものであ
り、機器制御用マイクロコンピユータ1のローカ
ルバスと監視用マイクロコンピユータ2のローカ
ルバスの両方に接続され、両者からデータを読み
書きすることのできるメモリである。メモリ22
はマイクロプロセツサ20の処理プログラムを予
め書き込んだROM領域と、その処理プログラム
の実行に際してワーキングエリアとして用いられ
るRAM領域を備えている。周辺インターフエイ
ス23は周辺装置とのインターフエイスを行う
が、ここでは特に前記割込み制御回路14に対し
てNMI割込みをかける。シリアルインターフエ
イス24は端末装置3との間で例えばRS232Cに
従つたシリアル通信を行う。
端末装置3は例えば、CRTとキーボードを備
えたパーソナルコンピユータであり、キーボード
からデバツグ用の要求(コマンド)を入力するこ
とによつてその要求を監視用マイクロコンピユー
タ2へ送信する。これに応答して監視用マイクロ
コンピユータ2から送信されてくるデータを受信
してCRTへ表示する。このように、端末装置と
してパーソナルコンピユータなどのプログラム可
能な装置を用いることによつて、デバツグ用また
はモニタ用機能を標準化することや一連の処理手
順を繰り返し実行させることができるため、これ
を製造検査治具として用いることも可能である。
なお、監視用マイクロコンピユータ2はデユア
ルポートメモリ21を含めて極めて少ない部品点
数で構成することができるため、機器制御用マイ
クロコンピユータ1とともに機器内に容易に設け
ることができる。
第2図、第3図及び第4図は第1図に示したメ
モリ12、デユアルポートメモリ21およびメモ
リ22の構成をそれぞれ示している。
第2図において、M1はマイクロプロセツサ1
0が通常実行する制御プログラムが予め書き込ま
れているROM領域である。
M2はNMI割込みをかけられたときに処理を
行うNMI用プログラムを書き込む領域であり、
ROMまたはRAMにより構成する。また、M3
は前記制御プログラムまたはNMI用プログラム
の実行時にワーキングエリアとして用いられる
RAM領域である。
第3図においてM4は機器制御用マイクロコン
ピユータ1と監視用マイクロコンピユータ2との
間で制御コードやデータなどのメツセージを交換
するエリアである。第1図に示した監視用マイク
ロコンピユータのマイクロプロセツサ20がこの
メツセージ交換エリアM4に制御コードやアドレ
スを書き込むとともに、機器制御用マイクロコン
ピユータへNMI割込みをかけることによつて、
機器制御用マイクロコンピユータのマイクロプロ
セツサ10がNMI割込み処理の実行によつてデ
ユアルポートメモリ21内のメツセージ交換エリ
アM4の内容を読み込んで処理を行う。このデユ
アルポートメモリ21はマイクロプロセツサ10
のメモリ空間上にも存在するものであり、通常の
ロード命令などによつて極めて短時間に読み込む
ことができる。
第3図においてM5は、このエリアをセツトす
ることによつて監視用マイクロコンピユータのマ
イクロプロセツサ20に対して割込み信号が発生
される割込み発生用エリアである。これは後述す
るように、マイクロプロセツサ10がデユアルポ
ートメモリ21のメツセージ交換エリアM4に所
定のデータなどの書込を終了したことをマイクロ
プロセツサ20へ知らせるために用いている。
第4図において、M6はマイクロプロセツサ2
0の処理プログラムが予め書き込まれたROM領
域、M7はその処理プログラムの実行時にワーキ
ングエリアとして用いられるRAM領域である。
第5図はマイクロプロセツサ10のNMI割込
み処理手順を表すフローチヤート、第6図Aはマ
イクロプロセツサ20の通常の処理手順を表すフ
ローチヤート、第6図Bはマイクロプロセツサ2
0の割込み時の処理手順を表すフローチヤート、
第7図は端末装置3の処理手順を表すフローチヤ
ートである。
マイクロプロセツサ10はNMI割込みがかけ
られたとき、第5図に示すように先ずデユアルポ
ートメモリから制御コードやアドレスなどを読み
出す(n1)。この制御コードは、指定されたアド
レスによつて示されるメモリ・I/O・レジスタ
などの内容または状態を読み出す、などの予め定
められた処理内容を表すものであり、マイクロプ
ロセツサ10はデユアルポートメモリに書き込ま
れていたアドレスで示される内容を読み出し、再
びデユアルポートメモリの所定領域へその内容を
書き込む(n2→n3)。その後デユアルポートメモ
リの割込み発生用エリアをセツトすることによつ
てデユアルポートメモリへのデータの書込を終了
したことを知らせる(n4)。
マイクロプロセツサ20は通常第6図Aに示す
ように、端末装置からの要求(コマンド)の有無
をチエツクし、要求があればこれを受信する
(n10→n11)。続いてその要求を解読し、機器制
御用マイクロコンピユータにおけるメモリ・I/
O・レジスタに対する基本的な読み書きの機能に
変換するとともに、予め定められている制御コー
ドとアドレスおよびデータなどをデユアルポート
メモリに書き込む(n12)。その後機器制御用マ
イクロコンピユータに対してNMI割込みをかけ
る(n13)。
マイクロプロセツサ20に対してデユアルポー
トメモリ21から割込みがかけられたとき、第6
図Bに示すように、先ずデユアルポートメモリの
割込み発生用エリアをリセツトし(n20)、デユ
アルポートメモリからデータを読み出し、これを
整理または加工して所定のプロトコルに従つて端
末装置へ送信する。
端末装置は第7図に示すように、監視用マイク
ロコンピユータからデータの送信有無のチエツク
およびキーボードからのキー入力の有無をチエツ
クする(n30,n34)。監視用マイクロコンピユー
タからデータの送信があれば、これを受信し、端
末装置の操作者に理解しやすい形にデータの変換
および加工を行い、CRTに表示する(n31→n32
→n33)。キー入力があれば、そのコードをバツ
フアに入力し、ENTERキーなどの実行キーが操
作されたとき、バツフアに入力した内容を要求と
して監視用マイクロコンピユータへ送信する
(n34→n35)。
なお、実施例ではターゲツトシステムである機
器制御用マイクロコンピユータ内のマイクロプロ
セツサ10はデユアルポートメモリ21から読み
取つた制御コードなどに応じてデユアルポートメ
モリ21へ一度だけデータを書き込む例であつた
が、端末装置からの要求の種類によつては、監視
用マイクロコンピユータと機器制御用マイクロコ
ンピユータ間でデユアルポートメモリ21を用い
た複数回の命令を実行させることも可能である。
(g) 発明の効果 以上のようにこの発明にれば、次に述べる効果
を奏する。
(1) 監視用マイクロコンピユータは、安価な8bit
−マイクロプロセツサ程度の処理能力で十分で
あり、メツセージ交換用メモリとともに1チツ
プマイクロコンピユータなどを用いることがで
き、機器制御用マイクロコンピユータとともに
機器に組み込んでも、機器を大型化または複雑
化することはなく非常に安価に構成することが
できる。
(2) ターゲツトシステムである機器制御用マイク
ロコンピユータには、通常のマイクロプロセツ
サをそのまま用い、デバツグまたはモニタに必
要な機能を通常ほとんど実行されない最優先割
込み処理プログラムとして設け、しかも極めて
短時間に割込み処理が終了するようになるた
め、論理的および電気的に実際に近い動作状態
でテストすることが可能となる。
(3) 安価、小型、かつ動作状態で使用することが
できるため、多数のマイクロコンピユータが
VMEやMULTI−BUSなどのシステムバスに
接続されたシステムであつてもシステム全体の
動作時のチエツクが可能となる。
(4) 通常のICEなどでは、ターゲツトシステムの
アドレスやデータなどのバスを引き出すために
多数の配線を必要とするが、この発明によれ
ば、監視用マイクロコンピユータと端末装置間
をシリアル通信で接続することによつて配線数
を非常に少なくすることができ、物理的状態に
おいても、実際に近い動作状態でテストするこ
とが可能となる。
【図面の簡単な説明】
第1図はこの発明の実施例であるランタイム監
視装置のブロツク図である。第2図、第3図およ
び第4図は第1図に示したメモリ12、デユアル
ポートメモリ21およびメモリ22の構成を示す
図である。第5図、第6図および第7図は第1図
に示したマイクロプロセツサ10、マイクロプロ
セツサ20および端末装置3の処理手順を示すフ
ローチヤートである。

Claims (1)

  1. 【特許請求の範囲】 1 デバツグまたはモニタの行われる機器制御用
    マイクロコンピユータと、この機器制御用マイク
    ロコンピユータとの間でデータの受け渡しを行う
    監視用マイクロコンピユータと、この監視用マイ
    クロコンピユータへコマンドを出力し、前記監視
    用マイクロコンピユータからのデータを受け取る
    端末装置とからなり、 前記機器制御用マイクロコンピユータに、前記
    監視用マイクロコンピユータから最優先割込みが
    かけられたとき、前記監視用マイクロコンピユー
    タと共に読み書きが可能なメツセージ交換用メモ
    リを介して、前記監視用マイクロコンピユータよ
    り指示された制御コードを読み出し、その制御コ
    ードに応じた処理を実行し、その結果のデータを
    前記メツセージ交換用メモリへ書き込む割込み処
    理プログラム実行手段を設け、 前記監視用マイクロコンピユータに、前記端末
    装置との間でシリアルデータの伝送を行うシリア
    ルインターフエイス手段と、前記シリアルインタ
    ーフエイス手段を介して前記端末装置からのコマ
    ンドを受けて、このコマンドを前記機器制御用マ
    イクロコンピユータの実行するメモリ、I/Oま
    たはレジスタに対する基本データ読み書き処理を
    指示する制御コードに変換するコマンド解読手段
    と、前記メツセージ交換用メモリへ前記制御コー
    ドを書き込むとともに、前記機器制御用マイクロ
    コンピユータへ最優先割込みをかける割込み制御
    プログラム実行手段と、前記機器制御用マイクロ
    コンピユータが書き込んだ前記メツセージ交換用
    メモリの内容を読み出し、そのデータを前記シリ
    アルインターフエイス手段を介して前記端末装置
    へ出力するデータ出力プログラム実行手段とを設
    け、 前記メツセージ交換用メモリと、前記監視用マ
    イクロコンピユータとを、前記機器制御用マイク
    ロコンピユータが制御する機器側に設け、前記機
    器と前記端末装置間をシリアル通信ケーブルのみ
    を介して接続したことを特徴とするランタイム監
    視装置。
JP1018067A 1989-01-26 1989-01-26 ランタイム監視装置 Granted JPH02196347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1018067A JPH02196347A (ja) 1989-01-26 1989-01-26 ランタイム監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1018067A JPH02196347A (ja) 1989-01-26 1989-01-26 ランタイム監視装置

Publications (2)

Publication Number Publication Date
JPH02196347A JPH02196347A (ja) 1990-08-02
JPH0529936B2 true JPH0529936B2 (ja) 1993-05-06

Family

ID=11961330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1018067A Granted JPH02196347A (ja) 1989-01-26 1989-01-26 ランタイム監視装置

Country Status (1)

Country Link
JP (1) JPH02196347A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117646A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd デバツグ用コンソ−ル制御回路
JPS60231242A (ja) * 1984-04-28 1985-11-16 Toshiba Corp マイクロプロセツサ開発支援装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117646A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd デバツグ用コンソ−ル制御回路
JPS60231242A (ja) * 1984-04-28 1985-11-16 Toshiba Corp マイクロプロセツサ開発支援装置

Also Published As

Publication number Publication date
JPH02196347A (ja) 1990-08-02

Similar Documents

Publication Publication Date Title
US6311292B1 (en) Circuit, architecture and method for analyzing the operation of a digital processing system
JP3210466B2 (ja) Cpuコア、該cpuコアを有するasic、及び該asicを備えたエミュレーションシステム
US5479652A (en) Microprocessor with an external command mode for diagnosis and debugging
US4231087A (en) Microprocessor support system
JPH0769853B2 (ja) 回路内エミュレータ
US20100153786A1 (en) Processor, multiprocessor, and debugging method
US7434103B2 (en) Program processing device
US20050044345A1 (en) Program processing device
US5655111A (en) In-circuit emulator
JPS58129568A (ja) 補助サ−ビス計算機を備えた計算機システム
JPH0529936B2 (ja)
EP0378242B1 (en) Integrated circuit with a debug environment
JPH0727472B2 (ja) デバッグ環境を備えた集積回路
JPH11272494A (ja) ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式
JPS6310456B2 (ja)
JPH08272770A (ja) マイクロコントローラディベロップメントシステム
Deiss A FASTBUS controller module using a multibus MPU
JP2002268911A (ja) 電子計算機用開発支援装置
JPH10187480A (ja) エミュレータ
US5680646A (en) Input/output control system
US6854047B2 (en) Data storage device and data transmission system using the same
JPS60122432A (ja) 計算機システムにおける割込機能診断方式
JPH034338A (ja) 情報処理装置のデバッグ方式
JPH0477834A (ja) インサーキットエミュレータ
JPH08147191A (ja) エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置