JPS60122432A - 計算機システムにおける割込機能診断方式 - Google Patents
計算機システムにおける割込機能診断方式Info
- Publication number
- JPS60122432A JPS60122432A JP58229580A JP22958083A JPS60122432A JP S60122432 A JPS60122432 A JP S60122432A JP 58229580 A JP58229580 A JP 58229580A JP 22958083 A JP22958083 A JP 22958083A JP S60122432 A JPS60122432 A JP S60122432A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- computer
- command
- interruption
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、データウェイを使用した計算機システムに
おける割込機能診断方式に関し、特に、データウェイを
利用したプロセス制御システム等のシミュレーションを
行う場合に好適なものである。
おける割込機能診断方式に関し、特に、データウェイを
利用したプロセス制御システム等のシミュレーションを
行う場合に好適なものである。
従来、割込機能診断方式として、第1図に示す計算機シ
ステムにおける割込機能診断方式が提案されている。
ステムにおける割込機能診断方式が提案されている。
すなわち、ループ状のデータウェイ1に計算機2.3、
チャネル4,5が接続されている。各チャネル5.6に
は、割込試験用スイッチAが接続されている。
チャネル4,5が接続されている。各チャネル5.6に
は、割込試験用スイッチAが接続されている。
而して、各チャネル4,5の割込試験用スイッチAで計
算機2,3に対する割込コマンドWCを発生させること
により、計算機2,3に割込コマンドWCが正常に伝達
されるか否かを確認することにより、割込機能診断を行
うようにしている。
算機2,3に対する割込コマンドWCを発生させること
により、計算機2,3に割込コマンドWCが正常に伝達
されるか否かを確認することにより、割込機能診断を行
うようにしている。
しかしながら、このような従来の割込機能診断方式にお
いては、割込機能診断を行うに際し、割込試験用スイッ
チAが必要となり、割込をかける計算機2.3の指定を
スイッチを操作することにより行うので、これが面倒で
あり、診断に手間が掛かると共に、診断を行うためには
、データウェイ1で接続された遠隔地のチャネル位置ま
で試験者が出向かなければならず、しかも、試験者が割
込試験用スイッチAを誤操作するおそれがあり、診断を
行う計算機との間における連絡に余計な時間がかかる等
の問題点があった。
いては、割込機能診断を行うに際し、割込試験用スイッ
チAが必要となり、割込をかける計算機2.3の指定を
スイッチを操作することにより行うので、これが面倒で
あり、診断に手間が掛かると共に、診断を行うためには
、データウェイ1で接続された遠隔地のチャネル位置ま
で試験者が出向かなければならず、しかも、試験者が割
込試験用スイッチAを誤操作するおそれがあり、診断を
行う計算機との間における連絡に余計な時間がかかる等
の問題点があった。
また、チャネル側で割込試験用スイッチ等の試験用ハー
ドウェアの準備が整わないと、計算機側から一方的にプ
ログラムの割込機能診断を行うことができない問題点が
あった。
ドウェアの準備が整わないと、計算機側から一方的にプ
ログラムの割込機能診断を行うことができない問題点が
あった。
また、リアルタイム処理を必要とする計算機システムで
は、プログラムによる割込発生機構が既に使用されてい
るが、これは、計算機において現在実行中のプログラム
よりも優先レベルの高いプログラムを起動する目的で行
われており、割込機能を診断するためには使用すること
が出来ないものであった。
は、プログラムによる割込発生機構が既に使用されてい
るが、これは、計算機において現在実行中のプログラム
よりも優先レベルの高いプログラムを起動する目的で行
われており、割込機能を診断するためには使用すること
が出来ないものであった。
この発明は、前記従来方式の問題点に着目してなされた
ものであり、その目的は、計算機側からの割込要求コマ
ンドにより、データウェイに接続された全ての割込制御
チャネルから計算機に対する割込を発生させることによ
り、試験用ハードウェアの準備ができない時期から計算
機へのプログラムの割込機能診断を行うことを可能とす
ると共に、実際のシステムを想定したシミュレーション
を行う際には、擬似的に割込コマンドを発生して、これ
を極めて簡単に実現することができる計算機システムに
おける割込機能診断方式を提供することにある。
ものであり、その目的は、計算機側からの割込要求コマ
ンドにより、データウェイに接続された全ての割込制御
チャネルから計算機に対する割込を発生させることによ
り、試験用ハードウェアの準備ができない時期から計算
機へのプログラムの割込機能診断を行うことを可能とす
ると共に、実際のシステムを想定したシミュレーション
を行う際には、擬似的に割込コマンドを発生して、これ
を極めて簡単に実現することができる計算機システムに
おける割込機能診断方式を提供することにある。
この発明は、計算機及びチャネルがデータウェイを介し
て接続された計算機システムにおいて、前記計算機から
前記データウェイを介して送信される割込要求コマンド
に応じて割込コマンドを発生させる割込制御手段を前記
チャネルに設け、該割込制御手段から前記計算機に前記
割込コマンドを送出することによって、当該チャネルの
前記計算機に対する割込機能を前記計算機において診断
することを特徴とする計算機システムにおける割込機能
診断方式に係る。
て接続された計算機システムにおいて、前記計算機から
前記データウェイを介して送信される割込要求コマンド
に応じて割込コマンドを発生させる割込制御手段を前記
チャネルに設け、該割込制御手段から前記計算機に前記
割込コマンドを送出することによって、当該チャネルの
前記計算機に対する割込機能を前記計算機において診断
することを特徴とする計算機システムにおける割込機能
診断方式に係る。
以下、図面に基づいてこの発明の詳細な説明する。
第2図は、この発明の一実施例を示すブロック図、第3
図はその割込制御チャネルの一例を示すブロック図であ
る。
図はその割込制御チャネルの一例を示すブロック図であ
る。
この発明においては、データウェイ1に接続されたチャ
ネル4.5が夫々第3図に示すように構成されている。
ネル4.5が夫々第3図に示すように構成されている。
すなわち、チャネル4,5は、データウェイ1に接続さ
れ計算機2,3から送信される割込要求コマンドQCを
受信すると共に、割込コマンドWCをデータウェイ1に
送信するコマンド処理装置6と、このコマンド処理装置
6によってアクセスされる割込起動用レジスタ7と、こ
の割込起動用レジスタ7からの割込コマンド及び外部割
込線8からの外部割込制御信号が供給されたオアゲート
9と、このオアゲート9の出力信号が割込コマンドWC
として書き込まれる割込原因レジスタ10とを備えてい
る。ここに、前記コマンド処理装置6、割込起動用レジ
スタ7及びオアゲート9で割込制御手段11が構成され
る。
れ計算機2,3から送信される割込要求コマンドQCを
受信すると共に、割込コマンドWCをデータウェイ1に
送信するコマンド処理装置6と、このコマンド処理装置
6によってアクセスされる割込起動用レジスタ7と、こ
の割込起動用レジスタ7からの割込コマンド及び外部割
込線8からの外部割込制御信号が供給されたオアゲート
9と、このオアゲート9の出力信号が割込コマンドWC
として書き込まれる割込原因レジスタ10とを備えてい
る。ここに、前記コマンド処理装置6、割込起動用レジ
スタ7及びオアゲート9で割込制御手段11が構成され
る。
ここで、コマンド処理装置6は、内部に計算機番号格納
テーブル6aを有していて、データウェイ1を介して計
算機2から割込要求コマンドQCが送出されると、その
コマンドを解析することにより、割込起動用レジスタ7
をアクセスして、割込要求コマンドQCに対応する割込
制御信号を発生させると共に、割込原因レジスタ1oに
書き込まれた割込制御信号を読み込み、予め計算機2か
ら送出されて記憶済みの第4図に示す計算機番号格納テ
ーブル6aを参照して割込をかける1又は2以上の計算
機を特定してその計算機に対して割込コマンドWCをデ
ータウェイ1を介して送出する。このコマンド処理装置
の処理手順を第5図及び第6図を用いて説明する。デー
タウェイ1を介して割込要求コマンドQCを受信すると
、第5図に示す処理を実行する。即ち、ステップ■で受
信した割込要求コマンドQCを解析する。次いで、ステ
ップ■に移行して、割込要求コマンドQCに対応する割
込起動用レジスタ7のビット位置にフラグをたて、これ
を割込制御信号として送出する。
テーブル6aを有していて、データウェイ1を介して計
算機2から割込要求コマンドQCが送出されると、その
コマンドを解析することにより、割込起動用レジスタ7
をアクセスして、割込要求コマンドQCに対応する割込
制御信号を発生させると共に、割込原因レジスタ1oに
書き込まれた割込制御信号を読み込み、予め計算機2か
ら送出されて記憶済みの第4図に示す計算機番号格納テ
ーブル6aを参照して割込をかける1又は2以上の計算
機を特定してその計算機に対して割込コマンドWCをデ
ータウェイ1を介して送出する。このコマンド処理装置
の処理手順を第5図及び第6図を用いて説明する。デー
タウェイ1を介して割込要求コマンドQCを受信すると
、第5図に示す処理を実行する。即ち、ステップ■で受
信した割込要求コマンドQCを解析する。次いで、ステ
ップ■に移行して、割込要求コマンドQCに対応する割
込起動用レジスタ7のビット位置にフラグをたて、これ
を割込制御信号として送出する。
また、オアゲート9を介して割込原因レジスタ10に割
込制御信号が書き込まれると、第6図に示す処理を実行
する。即ち、ステップ■で割込原因レジスタ10の内容
を読み込み、次いでステップ■に移行する。このステッ
プ■では、割込原因レジスタ10のビットに応じて計算
機番号格納テーブルを参照して、そのビットに対応する
計算機番号を選定する。次いで、ステップ■に移行して
、計算機の識別コードを含む割込コマンドWCを作成し
てデータウェイ1に送出する。
込制御信号が書き込まれると、第6図に示す処理を実行
する。即ち、ステップ■で割込原因レジスタ10の内容
を読み込み、次いでステップ■に移行する。このステッ
プ■では、割込原因レジスタ10のビットに応じて計算
機番号格納テーブルを参照して、そのビットに対応する
計算機番号を選定する。次いで、ステップ■に移行して
、計算機の識別コードを含む割込コマンドWCを作成し
てデータウェイ1に送出する。
次に、作用について説明する。今、例えば、計算機2に
、計算機3のプログラムをデバッグするためのプログラ
ムが記憶されているものとして、この状態で計算機2か
らオペレータの指示により、例えば割込制御チャネル5
に対して割込要求コマンドQCを発信すると、これがコ
マンド処理装置6で受けられる。
、計算機3のプログラムをデバッグするためのプログラ
ムが記憶されているものとして、この状態で計算機2か
らオペレータの指示により、例えば割込制御チャネル5
に対して割込要求コマンドQCを発信すると、これがコ
マンド処理装置6で受けられる。
したがって、コマンド処理装置6では、割込要求コマン
ドQCを解析して、割込起動用レジスタ7をアクセスし
、この割込起動用レジスタ7から割込要求コマンドQC
に対応する割込制御信号を発生させる。
ドQCを解析して、割込起動用レジスタ7をアクセスし
、この割込起動用レジスタ7から割込要求コマンドQC
に対応する割込制御信号を発生させる。
この割込制御信号は、オアゲート9を介して割込原因レ
ジスタ10に供給されてこれに書き込まれる。このため
、コマンド処理装置6ば、割込原因レジスタ10の内容
を読み込み、計算機番号格納テーブル6aを参照して割
込をかける計算機番号(計算機2.3)を選定し、且つ
それに応じた割込コマンドWCを作成してこれをデータ
ウェイ1に送出する。
ジスタ10に供給されてこれに書き込まれる。このため
、コマンド処理装置6ば、割込原因レジスタ10の内容
を読み込み、計算機番号格納テーブル6aを参照して割
込をかける計算機番号(計算機2.3)を選定し、且つ
それに応じた割込コマンドWCを作成してこれをデータ
ウェイ1に送出する。
このように、データウェイ1に割込コマンドWCが送出
されると、この場合の割込が計算1a2による計算機3
のプログラムのデバッグ処理であるので、計算機2のプ
ログラムに割込がかけられ、したがって、この計算機2
でチャネル5がら割込コマンドWCが発信されたことを
確認することができる。これと同時に計算機3に対して
デバッグ割込を生じさせるようにすると、このデバッグ
割込により、計算Ia3がそのデバッグ対象プログラム
をスタートさせる。このため、計算機2は、特別なハー
ドウェアを用意することな(、計算機3のデバッグ対象
プログラムが正常に作動するか否かを確認することがで
き、デバッグ処理を極めて容易に行うことができる。
されると、この場合の割込が計算1a2による計算機3
のプログラムのデバッグ処理であるので、計算機2のプ
ログラムに割込がかけられ、したがって、この計算機2
でチャネル5がら割込コマンドWCが発信されたことを
確認することができる。これと同時に計算機3に対して
デバッグ割込を生じさせるようにすると、このデバッグ
割込により、計算Ia3がそのデバッグ対象プログラム
をスタートさせる。このため、計算機2は、特別なハー
ドウェアを用意することな(、計算機3のデバッグ対象
プログラムが正常に作動するか否かを確認することがで
き、デバッグ処理を極めて容易に行うことができる。
また、各チャネル4,5に外部割込線8から外部割込信
号が供給されたときには、これがオアゲート9を介して
割込原因レジスタ10に書き込まれるので、コマンド処
理装置6によって外部割込信号に応じた割込コマンドW
Cをデータウェイ1に送信し、所定の計算機2.3に割
込をかけることができる。
号が供給されたときには、これがオアゲート9を介して
割込原因レジスタ10に書き込まれるので、コマンド処
理装置6によって外部割込信号に応じた割込コマンドW
Cをデータウェイ1に送信し、所定の計算機2.3に割
込をかけることができる。
なお、上記実施例においては、計算機2で計算機3のプ
ログラムのデバッグ処理を実行する場合について説明し
たが、これに限定されるものではなく、実際のシステム
に組み込んだ際に、計算機2.3側からデータウェイ1
を介して割込要求コマンドをチャネル4.5に送信する
ことにより、各チャネル4.5から計算機2.3に対し
て割込をかけることが可能となり、実際の計算機システ
ムの作動を想定して擬似的にシミュレートすることがで
きる外、例えば何らかの原因で計算機2゜3からオペレ
ータによって、オンラインシステムに割込をかける如き
必要が生じたときにも、ハードウェアを全く変更するこ
となく計算機側(例えば、計算機に備えられたオペレー
タコンソール)から割込要求コマンドQCを送信するこ
とにより、あたかも割込起動用スイッチを操作したと同
じ動作を実現することができる。
ログラムのデバッグ処理を実行する場合について説明し
たが、これに限定されるものではなく、実際のシステム
に組み込んだ際に、計算機2.3側からデータウェイ1
を介して割込要求コマンドをチャネル4.5に送信する
ことにより、各チャネル4.5から計算機2.3に対し
て割込をかけることが可能となり、実際の計算機システ
ムの作動を想定して擬似的にシミュレートすることがで
きる外、例えば何らかの原因で計算機2゜3からオペレ
ータによって、オンラインシステムに割込をかける如き
必要が生じたときにも、ハードウェアを全く変更するこ
となく計算機側(例えば、計算機に備えられたオペレー
タコンソール)から割込要求コマンドQCを送信するこ
とにより、あたかも割込起動用スイッチを操作したと同
じ動作を実現することができる。
また、データウェイ1に接続する計算機2,3及びチャ
ネル4,5の数は、上記実施例に限定されるものではな
く、計算機及びチャネル共に1以上の任意数とすること
ができる。
ネル4,5の数は、上記実施例に限定されるものではな
く、計算機及びチャネル共に1以上の任意数とすること
ができる。
以上説明したように、この発明によれば、データウェイ
に接続されたチャネルに、データウェイを介して送信さ
れる割込要求コマンドを解析してこれに対応する割込コ
マンドをデータウェイに送出する割込処理手段を設ける
ことにより、割込機能診断を行う計算機側から割込要求
コマンドを送信するだけで、チャネル及び計算機間の割
込機能を診断することができ、従来方式のように、割込
試験用スイッチを設ける必要がないので、割込機能診断
を極めて容易に行うことができ、しかも、そのための操
作を簡易化することができる効果を得ることができる。
に接続されたチャネルに、データウェイを介して送信さ
れる割込要求コマンドを解析してこれに対応する割込コ
マンドをデータウェイに送出する割込処理手段を設ける
ことにより、割込機能診断を行う計算機側から割込要求
コマンドを送信するだけで、チャネル及び計算機間の割
込機能を診断することができ、従来方式のように、割込
試験用スイッチを設ける必要がないので、割込機能診断
を極めて容易に行うことができ、しかも、そのための操
作を簡易化することができる効果を得ることができる。
第1図は、従来例を示すブロック図、第2図は、この発
明を適用し得る計算機システムの一例を示すブロック図
、第3図は、割込制御手段を示すブロック図、第4図は
、割込原因に対する割込先の計算機番号の対応例を示す
図、第5図及び第6図は、コマンド処理装置の処理手順
を示す流れ図である。 1・・・・・・データウェイ、2.3・・・・・・計算
機、4゜5・・・・・・チャネル、6・・・・・・コマ
ンド処理装置、6a・・・・・・計算機番号格納テーブ
ル、7・・・・・・割込起動用レジスタ、8・・・・・
・外部割込線、9・・・・・・オアゲート、10・・・
・・・割込原因レジスタ、11・・・・・・割込制御子
1 段。 特許出願人 富士電機製造株式会社 富士ファコム制御株式会社 代理人 弁理士 森 哲也 代理人 弁理士 内藤 嘉昭 代理人 弁理士 清水 正 代理人 弁理士 掘出 信是 2 第4図 第5図 第6図 コマ〉1信 \外御制と ■ ■ 曽1Δ要ネコマ)ト1!+1込庁困しシ゛スタ塩is計
13. リーL′す3゜ ■ qi>Pc$l。、ア1゜ 、1工、い。31.’w1
=■対友■、参)と赴も用 対笈131割と狙←レジス
タめご−)l−1<、フ 計算機No 、’i 、t+
五夷う771文て3. Noi”44内ラーか1.入コ
マ5μ77や文し 173−
明を適用し得る計算機システムの一例を示すブロック図
、第3図は、割込制御手段を示すブロック図、第4図は
、割込原因に対する割込先の計算機番号の対応例を示す
図、第5図及び第6図は、コマンド処理装置の処理手順
を示す流れ図である。 1・・・・・・データウェイ、2.3・・・・・・計算
機、4゜5・・・・・・チャネル、6・・・・・・コマ
ンド処理装置、6a・・・・・・計算機番号格納テーブ
ル、7・・・・・・割込起動用レジスタ、8・・・・・
・外部割込線、9・・・・・・オアゲート、10・・・
・・・割込原因レジスタ、11・・・・・・割込制御子
1 段。 特許出願人 富士電機製造株式会社 富士ファコム制御株式会社 代理人 弁理士 森 哲也 代理人 弁理士 内藤 嘉昭 代理人 弁理士 清水 正 代理人 弁理士 掘出 信是 2 第4図 第5図 第6図 コマ〉1信 \外御制と ■ ■ 曽1Δ要ネコマ)ト1!+1込庁困しシ゛スタ塩is計
13. リーL′す3゜ ■ qi>Pc$l。、ア1゜ 、1工、い。31.’w1
=■対友■、参)と赴も用 対笈131割と狙←レジス
タめご−)l−1<、フ 計算機No 、’i 、t+
五夷う771文て3. Noi”44内ラーか1.入コ
マ5μ77や文し 173−
Claims (1)
- 計算機及びチャネルがデータウェイを介して接続された
計算機システムにおいて、前記計算機から前記データウ
ェイを介して送信される割込要求コマンドに応じて割込
コマンドを発生させる割込制御手段を前記チャネルに設
け、該割込制御手段から前記計算機に前記割込コマンド
を送出することによって、当該チャネルの前記計算機に
対する割込機能を前記計算機において診断することを特
徴とする計算機システムにおける割込機能診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58229580A JPS60122432A (ja) | 1983-12-05 | 1983-12-05 | 計算機システムにおける割込機能診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58229580A JPS60122432A (ja) | 1983-12-05 | 1983-12-05 | 計算機システムにおける割込機能診断方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60122432A true JPS60122432A (ja) | 1985-06-29 |
JPH0587850B2 JPH0587850B2 (ja) | 1993-12-20 |
Family
ID=16894404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58229580A Granted JPS60122432A (ja) | 1983-12-05 | 1983-12-05 | 計算機システムにおける割込機能診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60122432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211834A (ja) * | 1990-02-06 | 1992-08-03 | Nec Corp | オペレーティングシステムによる外部割り込みシミュレート方式 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945145A (ja) * | 1995-08-01 | 1997-02-14 | Nec Corp | 電磁放射対策ケーブル,それに用いるコネクタ,及びケーブル接続構造 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455335A (en) * | 1977-10-13 | 1979-05-02 | Fujitsu Ltd | Channel unit with several diagnostic modes |
-
1983
- 1983-12-05 JP JP58229580A patent/JPS60122432A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455335A (en) * | 1977-10-13 | 1979-05-02 | Fujitsu Ltd | Channel unit with several diagnostic modes |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211834A (ja) * | 1990-02-06 | 1992-08-03 | Nec Corp | オペレーティングシステムによる外部割り込みシミュレート方式 |
Also Published As
Publication number | Publication date |
---|---|
JPH0587850B2 (ja) | 1993-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5022028A (en) | Software verification apparatus | |
US6279123B1 (en) | System for viewing and monitoring embedded processor operation | |
JPS60122432A (ja) | 計算機システムにおける割込機能診断方式 | |
JP2944729B2 (ja) | リモートチヤネル装置 | |
JP2670645B2 (ja) | 入出力装置 | |
JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
JP2002132534A (ja) | 入出力試験システム | |
JP2965058B2 (ja) | Cpu命令エミュレートシステム | |
JPS62103738A (ja) | プログラマブルコントロ−ラ | |
JPH1040133A (ja) | ソフトウェアシミュレータ | |
JPH0991169A (ja) | 試験手順書自動作成システム | |
KR100318964B1 (ko) | 프로세서간 통신 노드의 장애진단방법 | |
JPH04148345A (ja) | 外部シュミレーション制御方式 | |
JPS58109946A (ja) | プログラムのデバツギング方法 | |
CN114415622A (zh) | 一种控制系统用户程序逻辑在线验证方法及系统 | |
JPS6339050A (ja) | アドレスバス試験回路 | |
JPH0540707A (ja) | 装置間接続試験方式 | |
JPS5931800B2 (ja) | 制御メモリ診断方式 | |
JPH07202990A (ja) | デバッグ装置 | |
JPS6146536A (ja) | 情報処理装置の試験診断方式 | |
JP2006190150A (ja) | フィールドバスプロトコル検査装置 | |
JPS58121461A (ja) | 診断プログラムのデバツグ装置 | |
JPH01222340A (ja) | 電子応用装置の機能診断方法 | |
JPS59174949A (ja) | エミユレ−ト方式 | |
JPH07121398A (ja) | Cpuバスチェック制御方式 |