JPH0540707A - 装置間接続試験方式 - Google Patents
装置間接続試験方式Info
- Publication number
- JPH0540707A JPH0540707A JP3195653A JP19565391A JPH0540707A JP H0540707 A JPH0540707 A JP H0540707A JP 3195653 A JP3195653 A JP 3195653A JP 19565391 A JP19565391 A JP 19565391A JP H0540707 A JPH0540707 A JP H0540707A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- state
- output device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 装置間の接続試験に必要な保守工数及び試験
プログラムの開発工数を削減する。 【構成】 入出力装置４０は、入出力装置の電源がＯＮ
状態に設定された時または入出力装置が初期化された時
に入出力制御装置との間のすべての信号線に対応する信
号それぞれを一定時間“１”状態に認定する信号認定機
構４０１を有し、また、入出力制御装置３０は、入出力
装置から入出力制御装置に対して入出力装置が動作可能
であるこを示す通知を受けた時に入出力装置との間のす
べての信号線に対応する信号それぞれが“１”の状態で
あるか否かを検査し、検査した結果すべての各信号が
“１”の状態でない場合はエラー表示を指示する信号ラ
イン検査機構と、信号ライン検査機構からエラー表示を
指示された場合エラー表示をする表示機構とを有するこ
とを特徴とする装置間接属試験方式。
プログラムの開発工数を削減する。 【構成】 入出力装置４０は、入出力装置の電源がＯＮ
状態に設定された時または入出力装置が初期化された時
に入出力制御装置との間のすべての信号線に対応する信
号それぞれを一定時間“１”状態に認定する信号認定機
構４０１を有し、また、入出力制御装置３０は、入出力
装置から入出力制御装置に対して入出力装置が動作可能
であるこを示す通知を受けた時に入出力装置との間のす
べての信号線に対応する信号それぞれが“１”の状態で
あるか否かを検査し、検査した結果すべての各信号が
“１”の状態でない場合はエラー表示を指示する信号ラ
イン検査機構と、信号ライン検査機構からエラー表示を
指示された場合エラー表示をする表示機構とを有するこ
とを特徴とする装置間接属試験方式。
Description
【０００１】
【産業上の利用分野】本発明は装置間接属試験方式に関
する。
する。
【０００２】
【従来の技術】従来、この種の接続試験は、汎用インタ
フェースに接続される各入出力装置に対応した接続試験
専用の試験プログラムを中央処理装置及び主記憶装置に
より動作させ、汎用インタフェースに接続される各入出
力装置に対して入出力命令を発行し、汎用インタフェー
スに接続される各入出力装置を作動させることにより実
施していた。
フェースに接続される各入出力装置に対応した接続試験
専用の試験プログラムを中央処理装置及び主記憶装置に
より動作させ、汎用インタフェースに接続される各入出
力装置に対して入出力命令を発行し、汎用インタフェー
スに接続される各入出力装置を作動させることにより実
施していた。
【０００３】
【発明が解決しようとする課題】上述した従来の接続試
験方式では、汎用インタフェースに新規入出力装置が接
続されるたびにそれに伴い新規に試験プログラムを開発
する必要があり、今後汎用インタフェースに接続される
入出力装置が増加することが予想される状況を考える
と、保守工数及び試験プログラム開発工数が膨らみ対応
できない可能性があるという欠点がある。
験方式では、汎用インタフェースに新規入出力装置が接
続されるたびにそれに伴い新規に試験プログラムを開発
する必要があり、今後汎用インタフェースに接続される
入出力装置が増加することが予想される状況を考える
と、保守工数及び試験プログラム開発工数が膨らみ対応
できない可能性があるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の方式は、中央処
理装置と、主記憶装置と、入出力制御装置と、前記入出
力制御装置に接続される入出力装置とから成る情報処理
システムにおける装置間接属試験方式において、前記入
出力装置は該入出力装置の電源がＯＮ状態に設定された
時または該入出力装置が初期化された時に前記接続のす
べての信号線に対応する信号それぞれを一定時間“１”
状態に認定する信号認定機構を有し、また、前記入出力
制御装置は、前記入出力装置から該入出力制御装置に対
して前記入出力装置が動作可能であるこを示す通知を受
けた時に前記接続のすべての信号線に対応する信号それ
ぞれが“１”の状態であるか否かを検査し、検査した結
果すべての各信号が“１”の状態でない場合はエラー表
示を指示する信号ライン検査機構と、前記信号ライン検
査機構からエラー表示を指示された場合エラー表示をす
る表示機構とを有することを特徴とする。
理装置と、主記憶装置と、入出力制御装置と、前記入出
力制御装置に接続される入出力装置とから成る情報処理
システムにおける装置間接属試験方式において、前記入
出力装置は該入出力装置の電源がＯＮ状態に設定された
時または該入出力装置が初期化された時に前記接続のす
べての信号線に対応する信号それぞれを一定時間“１”
状態に認定する信号認定機構を有し、また、前記入出力
制御装置は、前記入出力装置から該入出力制御装置に対
して前記入出力装置が動作可能であるこを示す通知を受
けた時に前記接続のすべての信号線に対応する信号それ
ぞれが“１”の状態であるか否かを検査し、検査した結
果すべての各信号が“１”の状態でない場合はエラー表
示を指示する信号ライン検査機構と、前記信号ライン検
査機構からエラー表示を指示された場合エラー表示をす
る表示機構とを有することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すフローチャ
ートである。
ートである。
【０００７】中央処理装置１０と、主記憶装置２０と、
入出力制御装置３０と、入出力制御装置３０に汎用イン
タフェース２００で接続される入出力装置４０と、デー
タ伝送路１００とで構成される。さらに、入出力制御装
置３０は信号ライン検査機構３０１と表示機構３０２と
を有し、入出力装置４０は信号認定機構４０１を有す
る。
入出力制御装置３０と、入出力制御装置３０に汎用イン
タフェース２００で接続される入出力装置４０と、デー
タ伝送路１００とで構成される。さらに、入出力制御装
置３０は信号ライン検査機構３０１と表示機構３０２と
を有し、入出力装置４０は信号認定機構４０１を有す
る。
【０００８】入出力装置４０の電源がＯＮ状態に設定さ
れたか、または入出力装置４０が初期化されると、信号
設定機構４０１は、汎用インタフェース２００のすべて
の各信号線に対応する信号それぞれを一定時間“１”の
状態に設定する。
れたか、または入出力装置４０が初期化されると、信号
設定機構４０１は、汎用インタフェース２００のすべて
の各信号線に対応する信号それぞれを一定時間“１”の
状態に設定する。
【０００９】ここに、汎用インタフェース２００のすべ
ての信号線とは、入出力装置４０から入出力制御装置３
０に信号を出力する為の各信号線及び入出力制御装置３
０から入出力装置４０への信号を入力する為の各信号線
両方をいうものとする。また、一定時間とは、信号設定
機構４０１が設定した汎用インタフェース２００の各信
号線が“１”である事を入出力制御装置３０の有する信
号ライン検査機構３０１が完全に認識できるまでの時間
をいう。
ての信号線とは、入出力装置４０から入出力制御装置３
０に信号を出力する為の各信号線及び入出力制御装置３
０から入出力装置４０への信号を入力する為の各信号線
両方をいうものとする。また、一定時間とは、信号設定
機構４０１が設定した汎用インタフェース２００の各信
号線が“１”である事を入出力制御装置３０の有する信
号ライン検査機構３０１が完全に認識できるまでの時間
をいう。
【００１０】この時、入出力装置４０が有する信号設定
機構４０１が設定した“１”の状態の各信号は汎用イン
タフェース２００を介して入出力制御装置３０に伝送さ
れる。
機構４０１が設定した“１”の状態の各信号は汎用イン
タフェース２００を介して入出力制御装置３０に伝送さ
れる。
【００１１】ここでは便宜上、入出力装置４０から入出
力制御装置３０に対して通知される入出力装置４０が動
作可能状態であること示す情報は、汎用インタフェース
２００の各信号線の内の任意の一本の信号線を使用して
伝送されることとする。従って、入出力装置４０の信号
設定機構４０１が汎用インタフェース２００のすべての
各信号線に対応する信号をそれぞれ一定時間“１”の状
態に設定したということは、入出力装置４０から入出力
制御装置３０に対して通知される入出力装置４０の動作
可能状態であることを示す情報も入出力装置４０から入
出力制御装置３０に通知されたことになる。
力制御装置３０に対して通知される入出力装置４０が動
作可能状態であること示す情報は、汎用インタフェース
２００の各信号線の内の任意の一本の信号線を使用して
伝送されることとする。従って、入出力装置４０の信号
設定機構４０１が汎用インタフェース２００のすべての
各信号線に対応する信号をそれぞれ一定時間“１”の状
態に設定したということは、入出力装置４０から入出力
制御装置３０に対して通知される入出力装置４０の動作
可能状態であることを示す情報も入出力装置４０から入
出力制御装置３０に通知されたことになる。
【００１２】入出力装置４０が動作可能状態であること
を通知された入出力制御装置３０の有する信号ライン検
査機構３０１は、汎用インタフェース２００のすべての
各信号線に対応する信号線それぞれが“１”の状態であ
るか否かを検査し、検査した結果すべての各信号が
“１”の状態でない場合は、表示機構３０２に対して表
示することを指示する。信号ライン検査機構３０１から
エラー表示することを指示された表示機構３０２は、エ
ラーを表示する。
を通知された入出力制御装置３０の有する信号ライン検
査機構３０１は、汎用インタフェース２００のすべての
各信号線に対応する信号線それぞれが“１”の状態であ
るか否かを検査し、検査した結果すべての各信号が
“１”の状態でない場合は、表示機構３０２に対して表
示することを指示する。信号ライン検査機構３０１から
エラー表示することを指示された表示機構３０２は、エ
ラーを表示する。
【００１３】
【発明の効果】以上説明したように本発明は、装置間の
接続試験を自動的に且つ即座にできるようにすることに
より、保守工数及び試験プログラムの開発工数が大幅に
削減できるという効果がある。
接続試験を自動的に且つ即座にできるようにすることに
より、保守工数及び試験プログラムの開発工数が大幅に
削減できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
１０ 中央処理装置 ２０ 主記憶装置 ３０ 入出力制御装置 ４０ 入出力装置 １００ データ伝送路 ２００ 汎用インタフェース ３０１ 信号ライン検査機構 ３０２ 表示機構 ４０１ 信号設定機構
Claims (1)
- 【請求項１】 中央処理装置と、主記憶装置と、入出力
制御装置と、前記入出力制御装置に接続される入出力装
置とから成る情報処理システムにおける装置間接属試験
方式において、 前記入出力装置は該入出力装置の電源がＯＮ状態に設定
された時または該入出力装置が初期化された時に前記接
続のすべての信号線に対応する信号それぞれを一定時間
“１”状態に認定する信号認定機構を有し、 また、前記入出力制御装置は、前記入出力装置から該入
出力制御装置に対して前記入出力装置が動作可能である
こを示す通知を受けた時に前記接続のすべての信号線に
対応する信号それぞれが“１”の状態であるか否かを検
査し、検査した結果すべての各信号が“１”の状態でな
い場合はエラー表示を指示する信号ライン検査機構と、
前記信号ライン検査機構からエラー表示を指示された場
合エラー表示をする表示機構とを有することを特徴とす
る装置間接属試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195653A JPH0540707A (ja) | 1991-08-06 | 1991-08-06 | 装置間接続試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195653A JPH0540707A (ja) | 1991-08-06 | 1991-08-06 | 装置間接続試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540707A true JPH0540707A (ja) | 1993-02-19 |
Family
ID=16344754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195653A Pending JPH0540707A (ja) | 1991-08-06 | 1991-08-06 | 装置間接続試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7819032B2 (en) | 2006-10-31 | 2010-10-26 | Shimano Inc. | Testing tool for electric bicycle devices |
-
1991
- 1991-08-06 JP JP3195653A patent/JPH0540707A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7819032B2 (en) | 2006-10-31 | 2010-10-26 | Shimano Inc. | Testing tool for electric bicycle devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1476975A (en) | Test and diagnosis device in combination with a data-processing unit | |
| JPS6226734B2 (ja) | ||
| JPH0540707A (ja) | 装置間接続試験方式 | |
| JPH08161476A (ja) | インターフェース用検査装置 | |
| JPH10340201A (ja) | システムテスト自動化装置 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP2944729B2 (ja) | リモートチヤネル装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| US7174480B1 (en) | Data processing method and system for simulation of hardware faults utilizing a PCI bus | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JPS60122432A (ja) | 計算機システムにおける割込機能診断方式 | |
| KR20080050810A (ko) | 통합항해 시스템의 항해 디지털 입력장치 검사방법 | |
| JPS5966753A (ja) | マイクロコンピユ−タシステムの検査方法及び装置 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
| JP2006190150A (ja) | フィールドバスプロトコル検査装置 | |
| JPH02294740A (ja) | 計算機の検査方式 | |
| JPH01198148A (ja) | 両方向通信テスト用のエミュレータ | |
| JPS59172045A (ja) | スキヤンアウト方式 | |
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| KR980007800A (ko) | 자체 에러 검출이 가능한 비디오 장치 및 그 방법 | |
| JPS6161427B2 (ja) | ||
| JPS63221447A (ja) | インタフエ−ス回路検査方式 | |
| JPS63270183A (ja) | デ−タ処理装置 |