JPS59172045A - スキヤンアウト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　　発明の技術分野 本発明はデータ処理装置を構成するハードウェア（ラン
チ、ゲート）の状態を知る為のスキャンアウト方式に関
する。

（ｂｌ　　技術の背景 最近のデータ処理装置の大規模化５高集積化に伴って、
ハードウェアの障害個所を探索する試験１診断機能とし
て種々の工夫がなされているが、その１つとしてスキャ
ンインアウト機能がある。

これはデータ処理装置を先づスキャンインアウトモード
として、データ処理装置を構成するラッチやゲートにス
キャンアドレス−を与え、外部（例えばサービスプロセ
ンサー）からデータを与え（スキャンインという）、そ
れを読み取ることによって（スキャンアウトという）、
前記ランチ、ゲートの状態を見ることができ、その結果
からデータ処理装置の障害個所を探索しようとするもの
である。

然しなから、一般にデータ処理装置を構成する各論理素
子の出力の極性、はそれぞれの素子によって異なり、あ
る論理段では正極性が論理“１”であったり、別の論理
段では負極性が論理“１”であることがあり、単にデー
タ処理装置を構成する論理素子のスキャンアウトデータ
、を見るだけでは正しい論理動作をしているかどうかを
見分けることが困難である。

こうした状況に鑑み、いわゆるスキャンインアラ１−機
能の向」二が望まれている。

（Ｃ）従来技術と問題点 第１図がデータ処理装置（以下ＣＰＯという）に設けら
れている従来のスキャンインアウト機能の内、特にスキ
ャンアウト機能についてブロック図で示したものであっ
て、ＣＰＵを試験２診断する為に、例えばＣＰＵのシス
テム制御、監視制御　等を有するサービスプロセッサー
（図示せず）からＣＰＵ　１のスキャンアウト制御回路
１３にスキャンアウトアドレスを与えると、スキャンア
ウトアドレスレジスタ（ＳＡＤＲ）　１３１にセットさ
れ、デコーダ１３２によってデコードされ、その出力信
号ａよってマルチプレクサ−１２を構成する論理積回路
１２１がゲーｌ−され、ＣＰＵ　１を構成するランチの
１つであるランチ１１の出力が論理和回路１２２に入力
され、その出力がスキャンアウト制御回路１３のスキャ
ンアラ１−レジスタ（ＳＲ）　１３３にストアされ、ス
キャンアウト値としてサービスプロセッサーに読み出す
ことができる。

然し、スキャンアウトアドレスに対応したランチの出力
は、その論理極性に関係せず、単にその時の論理素子の
値を出力するのみであり、いわゆる論理値（論理信号の
有無を“１”０゛で示す）によるスキャンアラ１−がで
きず、正しい判断ができない問題があった。特にデータ
処理装置の電源がオフの場合、そのデータ処理装置のス
キャンアウトデータは不定であるにもかかわらず特定の
論理値を示し判断を誤る問題があった。

（ｄ）　　発明の目的 本発明は上記従来の欠点に鑑み、データ処理装置内の任
意の論理素子のスキャンアウトを該回路の極性に惑わさ
れないように、すべて論理値で行えるようにする方式を
提供することを目的とするものである。

（ｅ＋　　発明の構成 そし−（ごの目的は、本発明によればデータ処理装置を
構成するハードウェアの状態を知るためのスキャンアウ
ト機能において、スキャンアウトアドレスの一部に、そ
のアドレスに対応する論理素子が正論理であるが２負論
理であるかを示す極性フラグを付加し、スキャンアウト
回路の出力部において、前記スキャンアウトアドレスに
対応して、特定装置から送られてくるスキャンアウト結
果と、前記スキャンアウトアドレス内の極性フラグとの
排他的論理和をとる回路と、前記スキャンアラ１−アド
レスの装置指定アドレスをデコードして、選択された装
置の電源がオフの状態の時は、該装置のスキャンアウト
結果を強制的に論理“０゛′にするような回路とを設け
ることによって達成される。

（ｆｌ　　発明の実施例 以−ト本発明を図面によって詳述する。第２図か本発明
によるスキャンアウト機能をブロック図ご示したもので
あり、■がデータ処理装置、２がサービスプロセッサー
の中のスキャンアウト制御＝＋＋、　２１がスキャンア
ラ１−アドレスレジスタ（Ｓへ１）Ｐ）　、　２２．２
３がマルチプレクザ〜構成による選択回路、２４が排他
的論理和回路、２５が論理積回路である。スキャンアウ
、ドアドレスレジスタ２ｊは装置内スキャンアウトアド
レス部２１１．　　装置指定ア［・レス部２１２．と本
発明に関連する極性フラグ２１３がら成っている。この
極性フラグ２１３は、そのスキャンアウトアドレスに対
応する論理素子が正論理素子であるか、負論理素子であ
るかを示すものであり、正論理の場合は°”ｌ”レベル
が信号有りを示し、負論理の場合は“０”レベルが信号
有りを示すことになる。

今、サービスプロセッサー（図示せず）のスキャンアウ
ト制御部２からスキャンアウトアドレスを、スキャンア
ラ１〜対応装置に送ると、装置内スキャンアウトアドレ
ス部２１１によって各装置内の対応した論理素子の出方
がスキャンアウト制御部２の選択回路２３に送出される
。選択回路２３ではスキャンアウトアドレスレジスタ２
１の装置指定アドレス部２１２によって、特定の装置の
スキャンアウ１データが選択され、その出力が排他的論
理和回路２４の一方の入力に送出される。排他的論理和
回路２４の他方の入力には、スキャンアウトアドレスレ
ジスタ２１の極性フラグ２１３が接続されているので排
他的論理和回路２４によって排他的論理和がとられるた
め、論理素子の極性に左右されない論理（７４によるス
キャンアウトができることが理解される。

本実施例では、更に前記装置指定アドレス部２１２によ
って選択回路２２を制御しているので、該装置の電源の
オン、オフ状態が出力され論理積回路２５をゲートして
いる。その結果、該装置の電源がオンの場合は＋ｊＦ他
的論的論理和回路２４キャンアウト出力を、そのままス
キャンアウトデータとして出力するが、該装置の電源が
オフの場合は排他的論理和回路２４のスキャンアウト出
力の如何にかかわらす論理“０”を出力する。従って、
電源の入ってない装置をスキャンアウトしても、論理素
子の状態はすべて“０”であり誤った判断をすることは
７（い。

ｆｇ＋　　発明の効果 以上詳イ■に説明したように、本発明によればスキャン
アラ１〜アドレスの中に極性フラグを含めて、スキャン
アウト制御部２に送り、スキャンアウト制御部２は特定
装置からのスキャンアウトデータと極性フラグとの排他
的論理和をとり、その結果と前記特定装置の電源オン信
号との論理積をとりスキャンアウトの結果とする。又、
スキャンアウトされる装置が電源オフの場合は、スキャ
ンアウト制御部２の論理積回路２５で強制的に論理“０
″゛とするので、スキャンアウト用のプログラムが論理
素子の極性及び電源のオン、オフのチェックを行う必要
がなく、デ〜り処理装置内の任意の論理素子のスキャン
アウトを論理値によって行うことができ、該論理素子の
状態についての正しい判断ができる。

【図面の簡単な説明】

第１図が従来のスキャンアウト機能についてブロック図
で示した図、第２図が本発生の１実施例を示した図であ
る。 図において、１はデータ処理装置、２はスキャンアラ１
制御部、２１はスキャンアウトアドレスレジスタ、　２
２．２３は選択回路、２４は排他的論理和回路、２５は
論理積回路　である。 寥１把

Claims (1)

1. 【特許請求の範囲】 スキャンアウト機能を有するデータ処理装置において、
   スキャンアウトアドレスの一部に、そのアドレスに対応
   する論理素子が正論理であるか。 負論理であるかを示す極性フラグを付加し、スキャンア
   ウト回路の出力部において、前記スキャンアウトアドレ
   スに対応して、特定装置から送られてくるスキャンアウ
   ト結果と、前記スキャンアウトアドレス内の極性フラグ
   との排他的論理和をとる回路と、前記スキャンアウトア
   ドレスの装置指定アドレスをデコードして、選択された
   装置の電源がオフの状態の時は、該装置のスキャンアウ
   ト結果を強制的に論理“０”にするような回路とを設け
   ることを特徴とするスキャンアウト方式。