JPS63221447A - インタフエ−ス回路検査方式 - Google Patents

インタフエ−ス回路検査方式

Info

Publication number
JPS63221447A
JPS63221447A JP62056304A JP5630487A JPS63221447A JP S63221447 A JPS63221447 A JP S63221447A JP 62056304 A JP62056304 A JP 62056304A JP 5630487 A JP5630487 A JP 5630487A JP S63221447 A JPS63221447 A JP S63221447A
Authority
JP
Japan
Prior art keywords
crt
signal
interface section
buffer
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62056304A
Other languages
English (en)
Inventor
Shuji Murase
村瀬 修治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62056304A priority Critical patent/JPS63221447A/ja
Publication of JPS63221447A publication Critical patent/JPS63221447A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はインタフェース回路検査方式に関し、特に各種
OA(オフィスオートメーション)vi器のCRTイン
タフェース回路におけるフィーチャ回路の外部インタフ
ェース部の検査を行うインタフェース回路検査方式に関
する。
従来技術 従来、各種OAI!IWのCRTインタフェース回路の
フィーチャ回路には、ビデオ信号を外部に出力したり、
外部からビデオ信号を取入れたりするために外部インタ
フェース部が設けられており、この外部インタフェース
部においてはビデオ合成及びビデオ発生などの機器を接
続して機能検査を行っていた。
このような従来の外部インタフェース部における機能検
査の方法では、ビデオ合成およびビデオ発生などのn器
を接続して機能検査を行っていたので、高額な設備費用
ががかり、また、外部にJ3いてビデオ信号を発生さぜ
るのに機器の設定などで時間がかかるため、検査工数が
増加するという欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、設備費用と検査工数とを低減することが
できるインタフェース回路検査方式の提供を目的とする
発明の構成 本発明によるインタフェース回路検査方式は、CRTに
対する第1のインタフェース部と前記CRT以外の外部
装置に対する第2のインタフェース部とを有し、所定信
号を中継して前記CRTに表示させるように構成された
インタフェース回路の検査方式であって、前記所定信号
を前記第2のインタフェース部を介して受信し、前記第
2のインタフェース部を介して前記CRTに前記所定信
号を送出する中継手段を設け、検査時に前記第1のイン
タフェース部から前記CRTへの前記所定信号の中継を
抑止し、前記所定信号を前記中継手段により前記第2の
インタフェース部を経由して前記CRTに送出するよう
にしたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例によるCRTインタフェー
ス回路1は、バッファ11と、ラッチ12と、マルチプ
レクサ13とから構成され、外部にCRTインタフェー
スケーブル6用の接続端子2と、ビデオジャック用ルー
プケーブル7で相互に接続されたビデオジャック端子3
.4と、検査時に試験器30が接続される外部インタフ
ェース部5とを設けている。
図示せぬ内部CPUからのビデオ入力信号14はバッフ
ァ11に格納され、ビデオ出力信号15として接続端子
2とCRTインタフェースケーブル6とを介してCRT
IOに送出される。バッファ11は内部CPUからの出
力コントロール信号16により制御され、通常動作時は
上述のように動作し、検査時はビデオ入力信号14を格
納せず、よって接続端子2にビデオ出力信@15として
出力されることはない。
ラッチ12はデータバス17を介して入力された内部C
PtJからのデータをコントロール信号20によりラッ
チし、出力用コマンドビット(2ビツト)18を外部イ
ンタフェース部5に出力する。
マルチプレクサ13はコントロール信号21により制御
され、入力された外部インタフェース部5からの入力用
コマ°ンドビット(2ビツト)19をデータバス17を
介して内部CPUに送出する。
第2図は第1図の試験器30の構成を示すブロック図で
ある。図において、試験器30はバッファ31とインバ
ータ32と、コネクタ33とにより構成さ乳ている。
これら第1図と第2図とを用いて本発明の一実施例の動
作について説明する。
外部インタフェース部5の機能検査を行う場合、外部イ
ンタフェース部5には試験器30がセットされ、内部C
PUからの出力コントロール信号16によりバッファ1
1が制御されて、ビデオ入力信号14がビデオ出力信@
15としてCRTloに出力されないようにする。
このビデオ入力信号14は外部インタフェース部5を介
して試験器30のコネクタ33に入力される。コネクタ
33に入力されたビデオ入力信号14は信号線39を介
してバッファ31に格納される。このバッフ?31は、
外部インタフェース部5を介してコネクタ33に入力さ
れた出力コントロール信号16(第2図では信@34)
がインバータ32によって反転された反転信号35によ
り制御され、バッファ11とは逆に制御される。
すなわち、バッファ11にビデオ入力信号14が格納さ
れないときにバッファ31にはビデオ入力信号14が格
納されることになる。
バッファ31に格納されたビデオ信号は信号線40を介
してコネクタ33に出力され、コネクタ33から外部イ
ンタフェース部5を介し、ビデオ出力信号15として接
続端子2とCRTインタフェースケーブル6とを通って
CRTloに出力され、CRTlo上で表示される。こ
のCRTlo上の表示状態を監視することにより外部イ
ンクフエース部5の機能検査を行うことができる。
また、ラッチ12で作成された出力用コマンドビット1
8は外部インタフェース部5を介してコネクタ33に入
力される。この出力用コマンドビット18の1ビツトは
コネクタ33を通って信号線36により折返され、コネ
クタ33と外部インタフェース部5とを介してCRTイ
ンタフェース回路1の信号線22に出力される。
信号線22からはビデオジャック端子3とビデオジャッ
ク用ループケーブル7とを通って、ビデオジャック端子
4に入り、信号線23と外部インタフェース部5とを介
して再度コネクタ33に入力され、信号線37で再び折
返されてコネクタ33と外部インタフェース部5とを介
して入力用コマンドビット19としてマルチプレクサ1
3に入力される。マルチプレクサ13からはコントロー
ル信号21により制御されてデータバス17を介して内
部CPUに出力される。
この出力用コマンドビット18の他の1ビツトはコネク
タ33を通って信号$1138により折返され、コネク
タ33と外部インタフェース部5とを介して入力用コマ
ンドビット1つとしてマルチプレクサ13に入力される
。マルチプレクサ13からはコントロール信号21によ
り制御されてデータバス17を介して内部CPUに出力
される。
したがって、これらの出力用コマンドビット18と入力
用コマンドビット19とは内部CPUからアクビスする
ことができるようになり、内部CPUから外部インタフ
ェース部5を介して入出力される外部との間の信号の送
受信の経路を確認することができ、検査を行う上で重要
なポイントとなる。
このように、検査時にバッファ11を介しかつ第1のイ
ンタフェース部としてのコネクタ2を経由して行うビデ
オ信号のCRTIOへの送出を抑止し、このビデオ信号
を試験器30により第2のインタフェース部としての外
部インタフェース部5を経由してCRTloに折返し送
出するようにすることによって、使い易く安価な試験器
30により外部インタフェース部5の機能検査を行うこ
とができるので、ビデオ合成やビデオ発生などの外部接
続n器が不要となり、検査のための設備費用と検査工数
とを低減することができる。
免肛立芳1 以上説明したように本発明によれば、検査時に第1のイ
ンタフェース部からCRTへの所定信号の中継を抑止し
、この所定信号を第2のインタフ1−ス部を介して受信
し、第2のインタフェース部を介してCRTに送出する
中継手段により、その所定信号を第2のインタフェース
部を経由してCRTに送出するようにすることによって
、設備費用と検査工数とを低減することができるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の試験器の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・CRTインタフェース回路5・・・・・
・外部インタフェース部 10・・・・・・CRT 11・・・・・・バッファ 16・・・・・・出力コントロール信号30・・・・・
・試験器 31・・・・・・バッファ 32・・・・・・インバータ 33・・・・・・コネクタ 35・・・・・・反転信号

Claims (1)

    【特許請求の範囲】
  1. CRTに対する第1のインタフェース部と前記CRT以
    外の外部装置に対する第2のインタフェース部とを有し
    、所定信号を中継して前記CRTに表示させるように構
    成されたインタフェース回路の検査方式であって、前記
    所定信号を前記第2のインタフェース部を介して受信し
    、前記第2のインタフェース部を介して前記CRTに前
    記所定信号を送出する中継手段を設け、検査時に前記第
    1のインタフェース部から前記CRTへの前記所定信号
    の中継を抑止し、前記所定信号を前記中継手段により前
    記第2のインタフェース部を経由して前記CRTに送出
    するようにしたことを特徴とするインタフェース回路検
    査方式。
JP62056304A 1987-03-11 1987-03-11 インタフエ−ス回路検査方式 Pending JPS63221447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62056304A JPS63221447A (ja) 1987-03-11 1987-03-11 インタフエ−ス回路検査方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62056304A JPS63221447A (ja) 1987-03-11 1987-03-11 インタフエ−ス回路検査方式

Publications (1)

Publication Number Publication Date
JPS63221447A true JPS63221447A (ja) 1988-09-14

Family

ID=13023391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62056304A Pending JPS63221447A (ja) 1987-03-11 1987-03-11 インタフエ−ス回路検査方式

Country Status (1)

Country Link
JP (1) JPS63221447A (ja)

Similar Documents

Publication Publication Date Title
JPS609259A (ja) スイツチングシステム試験回路
JPS63221447A (ja) インタフエ−ス回路検査方式
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH0376352A (ja) 擬似試験装置
JPH0344781A (ja) 大規模集積回路
KR100203363B1 (ko) 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치
JP3316228B2 (ja) パラレルデータ用検査装置
JPS60202370A (ja) 双方向シフトパス試験方式
KR100247432B1 (ko) 루우프백 테스트 장치
JPH021680A (ja) 通信テスト装置
JPH04114249A (ja) リモートチヤネル装置
JPS58223765A (ja) 補助継電器盤自動試験装置
JPS6384344A (ja) 異常フレ−ム処理検査方式
JPH04227131A (ja) 送受信試験回路
JPS5820050A (ja) インタフェ−ス変換器の試験方式
KR20000032200A (ko) 직렬통신시스템 점검회로
JPS59225457A (ja) シリアルデ−タ入力の検査装置
KR950020351A (ko) 엔에이에스/씨이피티(nas/cept) 변환 장치의 신호/경보 상태 표시 시험회로
JPH0540707A (ja) 装置間接続試験方式
JPH02100556A (ja) ネットワークテスタ
JPS61199131A (ja) マイクロコンピユ−タの試験方法
JPH10123214A (ja) 論理回路のテスト方法及びテスト回路を含む論理回路装置
JPS6123263A (ja) 試験方式
JPH0533251U (ja) Fifoチエツク装置
JPH0743798B2 (ja) 自動動作確認試験装置