KR100203363B1 - 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치 - Google Patents

북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치 Download PDF

Info

Publication number
KR100203363B1
KR100203363B1 KR1019960042134A KR19960042134A KR100203363B1 KR 100203363 B1 KR100203363 B1 KR 100203363B1 KR 1019960042134 A KR1019960042134 A KR 1019960042134A KR 19960042134 A KR19960042134 A KR 19960042134A KR 100203363 B1 KR100203363 B1 KR 100203363B1
Authority
KR
South Korea
Prior art keywords
board
trunk line
line matching
cept
matching board
Prior art date
Application number
KR1019960042134A
Other languages
English (en)
Other versions
KR19980022848A (ko
Inventor
강영호
Original Assignee
유기범
대우통신주식회사
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사, 이계철, 한국전기통신공사 filed Critical 유기범
Priority to KR1019960042134A priority Critical patent/KR100203363B1/ko
Publication of KR19980022848A publication Critical patent/KR19980022848A/ko
Application granted granted Critical
Publication of KR100203363B1 publication Critical patent/KR100203363B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 본 발명은 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치에 관한 것으로서, 특히 PCM(Pulse Code Modulation) 링크 신호의 출력 파형을 측정 및 확인을 하여 NA/CEPT 중계선 정합 보드의 하드웨어 기능에 이상이 있는지 없는 지를 시험 해주는 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치에 관한 것으로서, 종래의 NA/CEPT 중계선 정합 보드의 하드웨어 기능에 이상이 있는지 없는지를 확인하기 위해서는 수동으로 중계선 정합 보드의 PCM 링크의 각 출력단에 측정 계측기를 직접 연결하면서 일일이 임피던스 정합을하여 시험할 수밖에 없으나, 본 발명에 따른 릴레이 메트릭스 회로(30)와 이를 제어하는 메인 프로세서(32)를 두어 자동으로 PCM 링크의 출력파형을 측정하고 확인하여 NA/CEPT 중계선 정합 보드의 하드웨어 기능을 자동으로 시험하도록하여 임피던스 정합으로 걸리던 시간과 사람의 손으로하여 정확성이 떨어지던 시험을 자동으로 처리함으로 시험치의 정확성을 기함과 동시에 시간절약으로 인력 손실을 크게 줄일 수 있다.

Description

북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치
본 발명은 북미/유럽 방식(North America/Committee for Europe Postal Telecommunication : NA/CEPT)(이하 NA/CEPT라 칭함) 중계선 정합 보드의 하드웨어 기능 시험 장치에 관한 것으로서, 특히 PCM(Pulse Code Modulation) 신호를 NA/CEPT 중계선 정합 보드에 입력시켜 PCM 출력 파형을 측정 및 확인 하여 NA/CEPT 중계선 정합 보드의 하드웨어 기능에 이상이 있는 지 없는 지를 시험 하는 데 적합한 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치에 관한 것이다.
이와 관련하여, 도 3는 종래 발명에 따른 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치에 관한 블록도로서, PCM 신호 및 클럭 신호를 입력받으며, PCM 링크 신호를 출력하여 이상 유무가 발생했는지 검사의 대상이 되는 NA/CEPT 중계선 정합 보드(110)와; 클럭 신호와 PCM 신호를 출력하며 NA/CEPT 중계선 정합 보드(110)에서 PCM 신호를 받아 이를 처리하며, NA/CEPT 중계선 정합 보드(110)의 하드웨어 기능을 시험하는 시험 지그(JIG) 보드(120)와; 수동으로 NA/CEPT 중계선 정합 보드(110)에서 출력되는 PCM 링크의 신호 출력 파형을 수동으로 임피던스 정합하여 측정하고 이상 유무를 확인하는 측정 계측기(140)와; 시험 지그 보드(120)에 임의의 NA/CEPT 중계선 정합 보드(110)의 시험 프로그램을 적재한 후 NA/CEPT 중계선 정합 보드(110)의 버스 정합 회로를 통하여 버스 정합 회로 및 NA/CEPT 중계선 정합 보드(110)의 기본 기능의 이상 유무를 시험하는 제어 프로세서 보드(150)와; 제어 프로세서 보드(150)로부터 처리된 데이터를 받아 결과를 NA/CEPT 중계선 정합 보드(110) 및 버스 정합 회로의 이상 유무에 대해 검증된 시험 결과를 NA/CEPT 중계선 정합 보드(110)의 하드웨어 기능 시험자에게 보여주는 CRT(160)를 포함하여 이루어진다.
또한, 시험 지그 보드(120)의 내부를 살펴 보면, 중계선 정합 보드로 동기 클럭 신호를 내보내는 제어 및 클럭 공급 회로(122)와; PCM 시호를 내 보내는 타임 스위치(128)와; 제어 프로세서 보드(150)로부터 NA/CEPT 중계선 정합 보드(110)의 시험 프로그램의 명령 신호를 정합하는 제어 보드 정합 회로(124)와; 제어 보드 정합 회로(124)로부터 NA/CEPT 중계선 정합 보드(110) 시험 프로그램의 명령을 받아 이를 저장하고 메모리 내의 펌 웨어에 의해 중계선 정합 보드(110)으로 출력한 임의의 PCM 신호와 중계선 정합 보드(110)에서 루프 백 되어 온 PCM 데이터를 비교하는 메모리(126)와; NA/CEPT 중계선 정합 보드(110)로 PCM 데이터를 쓰고 중계선 정합 보드(110)에서 루프 백 되어 온 PCM 데이터를 읽도록 해주는 타임 스위치(128)와; 메모리(126)에 수용된 펌 웨어에 의해 시험 결과를 제어 프로세서 보드(150)로 보내고, 제어 프로세서 보드의 명령에 의해 타임 스위치(128)을 통하여 PCM 신호를 NA/CEPT 중계선 정합 보드(110)로 송 수신하는 메인 프로세서(130)로 이루어 진다.
그러나 이와 같은 종래 기술의 일 실시 예는 다음과 같은 결점이 있다.
첫째, 측정 계측기로 NA/CEPT 중계선 정합 보드(110)의 PCM 링크 신호의 출력 파형 측정 시에 임피던스 정합이 되어있지 않음으로 NA/CEPT 중계선 정합 보드(110)의 PCM 링크 신호의 출력 파형을 측정할 때 일일이 임피던스 정합을 하여야 함으로 번거로울 뿐 아니라 시간의 낭비 및 인력의 낭비가 심하였다.
둘째, NA/CEPT 중계선 정합 보드(110)의 이상 유무 판별에 있어서 PCM 링크의 각 출력단에 측정 계측기로 NA/CEPT 중계선 정합 보드(110)에 수용된 PCM 링크이 수만큼 하나하나 찍어 가면서 수동으로 확인해야 하므로 번거로우며 비교한 PCM 링크이 출력 파형 측정의 정확성이 떨어지는 결점이 있었다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, PCM 링크의 출력 파형을 측정하여 중계선 정합 보드를 자동으로 시험할 수 있는 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, PCM 신호 및 클럭 신호를 입력받고 PCM 신호를 출력하며 검사의 대상이 되는 NA/CEPT 중계선 정합 보드와; 클럭 및 PCM 신호를 출력하며 NA/CEPT 중계선 정합 보드에서 PCM 신호를 받아 처리하며, NA/CEPT 중계선 정합 보드의 하드웨어 기능을 시험하는 시험 지그 보드와; 시험 지그 보드에서 임의로 설정한 PCM 신호와 NA/CEPT 중계선 정합 보드를 거쳐 루프 백 된 PCM 신호를 자동으로 비교하고 NA/CEPT 중계선 정합 보드와 연결되어 시험 지그 보드를 거쳐 나온 PCM 링크의 신호 출력을 측정하고 이상 유무를 확인하는 측정 계측기와; NA/CEPT 중계선 정합 보드의 버스 정합 회로를 통하여 데이터를 억세스하며, 시험 프로그램을 적재하여 버스 정합 회로 및 NA/CEPT 중계선 정합 보드의 기능 이상 유무를 시험하는 명령어를 탑재한 제어 프로세서 보드와; 제어 프로세서 보드로부터 처리된 데이터를 받아 결과를 NA/CEPT 중계선 정합 보드 및 버스 정합 회로의 이상 유무에 대한 시험 결과를 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험자에게 가시 정보를 주는 CRT를 포함하여 이루어진 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치를 제공한다.
도 1는 본 발명에 따른 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치의 일 실시 예를 설명하기 위한 블록 구성도
도 2는 도 1에 따른 실시 예의 북미/유럽 방식 중계선 정합 보드중 시험 지그보드의 일 예를 나타낸 상세 블록도
도 3는 종래 기술에 따른 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치의 일 실시 예를 설명하기 위한 블록 구성도
＜도면의 주요부분에 대한 부호의 설명＞
10 : 북미/유럽 방식 중계선 정합 보드
20 : 시험 지그 보드22 : 제어 및 클럭 공급 회로
24 : 제어 보드 정합 회로 26 : DPRAM
30 : ROM 38 : 메인 프로세서
32 : 타임 스위치34 : 릴레이 메트릭스 회로
40 : 측정 계측기50 : 제어 프로세서 보드
60 : CRT
이하 첨부된 도 1를 참조하여 본 발명의 바람직한 실시 예에 대해서 상세하게 설명한다.
도 1는 본 발명에 따른 중계선 정합 보드의 시험 장치에 대한 블럭도로서, NA/CEPT 정합 회로(10), 시험 지그 보드(20), 측정 계측기(40), 제어 프로세서 보드(50), CRT(60)를 포함한다.
도 1에 있어서, NA/CEPT 정합 회로(10)는 시험 지그(JIG) 보드(20)의 제어 및 클럭 공급 회로(22)에서 클럭 신호를 입력받고 PCM 신호를 출력하여 이상 유무가 발생했는지 검사의 대상이 되며 시험 지그(JIG) 보드(20)의 타임 스위치(28)로부터 임의의 PCM 신호를 받아 제어 프로세서 보드(50)의 제어를 받아 PCM 신호를 다시 피드 백 시켜 시험 지그 보드(20)의 타임 스위치(28)로 출력시킨다.
또한, 시험 지그(JIG) 보드(20)는 제어 및 클럭 공급 회로(22), 제어 보드 정합 회로(24), 메모리(26), 타임 스위치(28), 릴레이 메트릭스 회로(30), 메인 프로세서(32)로 구성되고, 클럭 신호와 특정한 PCM 신호를 출력하여 NA/CEPT 중계선 정합 보드(10)를 거쳐 나온 PCM 신호를 릴레이 메트릭스 회로(30)를 통하여 측정 계측기(40)로 출력하며, 또한, 시험 지그 보드(20)에서 임의로 설정한 PCM 신호와 중계선 정합 보드를 거쳐 루프 백된 PCM 신호를 비교하여 NA/CEPT 중계선 정합 보드(10)의 하드웨어 기능을 시험한다.
또한, 측정 계측기(40)는 시험 지그(JIG) 보드(20)의 릴레이 메트릭스 회로(30)와 직접 연결 되며, 시험 지그(JIG) 보드(20)에서 출력한 특정한 PCM 신호가 NA/CEPT 중계선 정합 보드(10)를 거쳐 루프 백 된 PCM 신호를 비교하고 시험 지그 보드(20)를 거쳐 나온 PCM 링크의 신호 출력을 측정하여 이상 유무를 확인한다.
한편, 제어 프로세서 보드(50)는 NA/CEPT 중계선 정합 보드(10)의 버스 정합 회로를 통하여 데이터에 접근 억세스하며, 시험 프로그램 즉, 버스 정합 회로 및 NA/CEPT 중계선 정합 보드(10)의 기본 기능의 이상 유무를 시험하는 프로그램을 탑재하고 있으며, 시험 프로그램이 제어 프로세서 보드(50)에서 동작함으로 제어 버스를 통하여 시험할 수 있는 중계선 정합 보드의 기본 기능을 시험하도록하여 결과를 CRT(60)를 통하여 디스 플레이 하도록 한다.
마지막으로, CRT(60)는 제어 프로세서 보드(50)로부터 처리된 데이터를 받아 결과를 NA/CEPT 중계선 정합 보드(10) 및 버스 정합 회로의 이상 유무에 대해 검증된 시험 결과를 NA/CEPT 중계선 정합 보드(10)의 하드웨어 기능 시험자에게 가시 가청 정보를 준다.
도 2를 참조하여, 시험 지그 보드(20)의 내부를 설명하면,제어 및 클럭 공급 회로(22), 제어 보드 정합 회로(24), 메모리(26), 타임 스위치(28), 릴레이 메트릭스 회로(30), 메인 프로세서(32)로 구성되고, 제어 및 클럭 공급 회로(22)는 NA/CEPT 중계선 정합 보드(10)로 클럭 신호를 내보내며, 시험 지그 보드(20) 내에 필요한 각종 제어 정보를 만들어 낸다.
또한, 제어 보드 정합 회로(24)는 제어 프로세서 보드(50)로부터 NA/CEPT 중계선 정합 보드(10) 시험 프로그램의 제어를 받아 메모리에 저장하도록 한다.
그리고, 메모리(26)는 제어 보드 정합 회로(24)로부터 NA/CEPT 중계선 정합 보드(10) 시험 프로그램의 명령을 받아 이를 저장하며 이 명령의 제어에 따라임의로 정한 PCM 데이터와 NA/CEPT 중계선 정합 보드(10)를 거쳐 루프 백 되어 돌아온 PCM 데이터를 비교하는 펌 웨어를 가진 ROM 및 타임 스위치에서 비교 된 데이터를 저장하는 장소인 DPRAM를 지니고 있어서 만일 시험자가 필요로 하는 데이터를 요청하면 이를 출력할 수 있다.
한편, 타임 스위치(28)는 시험 프로그램의 명령을 받아 메모리(26)의 ROM에 저장된 펌 웨어에 의해 임의의 PCM 데이터를 쓰고 NA/CEPT 중계선 정합 보드(10)로 입력된 PCM 데이터가 루프 백 되어 온 PCM 데이터를 읽어 들이며, 이를 메모리(26)의 DPRAM에 저장한다.
마지막으로, 릴레이 메트릭스 회로(30)는 타임 스위치에서 특정한 PCM 데이터를 NA/CEPT 중계선 정합 보드로 출력하여, 중계선 정합 보드(10)에서 출력한 PCM 링크 신호를 측정 계측기(40)로 연결시키며, 메인 프로세서(32)의 제어를 받아 자동으로 NA/CEPT 중계선 정합 보드(10)의 임피던스 정합을 하도록 스위칭 회로를 갖고 있다.
여기서 상기 사용된 용어의 정의를 간단하게 살펴보면 다음과 같다.
CEPT:(Conference for Europe Post and Telecommunication);
CCITT가 1984년 제네바 회합에서 결정한 3 가지 전세계 통일 비데오텍스 자료 방식의 하나로, 부호가 간단하고 부호화 및 전송 효율이 높으며 단말기 가격도 저렴한 장점이 있다.방식과 유럽 방식의 중계선 정합 보드를 일컬으며, 북미 방식과 유럽 방식의 중계선 정합 보드 모두 수용이 가능하다.
이상에서 설명한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 중계선 정합 보드를 시험함에 있어서, 매뉴얼 시험을 통하여 확인할 수 있는 PCM 링크의 출력 파형이 규격에 맞는지 확인 하거나, 또는 측정을 하기 위해서는 많은 시간이 소요 되었으나 이를 시험 프로그램에 의하여 자동으로 PCM 링크의 출력 파형을 측정 계측기로 연결하여 주도록 함으로써 중계선 정합 보드(10)를 시험하는 데 소요되는 시간을 대폭 줄일 수 있으며 이에 따른 소요 비용도 절약할 수가 있다.
둘째, 종래의 사람이 일일이 임피던스 정합을하여 출력 파형을 측정하던 것을 자동화 시킴으로 NA/CEPT 중계선 정합보드(10)의 하드웨어의 상태를 보다 정밀하게 체크할 수 있다.

Claims (2)

  1. NA/CEPT 중계선 정합 보드(10)의 이상 유무를 체크하며, 모니터 상에 디스플레이하는 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치에 있어서,
    클럭 신호를 출력하며 상기 NA/CEPT 중계선 정합 보드(10)에서 PCM 신호를 받아 처리하며, 상기 NA/CEPT 중계선 정합 보드(10)를 동기시키고, 상기 NA/CEPT 중계선 정합 보드(10)의 하드웨어 기능을 시험하는 시험 지그 보드(20)와;
    상기 시험 지그 보드(20)에서 임의로 설정한 PCM 신호와 상기 NA/CEPT 중계선 정합 보드(10)를 거쳐 루프 백 된 PCM 신호를 비교하고, 상기 NA/CEPT 중계선 정합 보드(10)와 연결되어 상기 시험 지그 보드(20)를 거쳐 나온 PCM 링크의 신호 출력을 측정하는 측정 계측기(40)와;
    상기 NA/CEPT 중계선 정합 보드(10)의 버스 정합 회로를 통하여 데이터에 접근하며, 시험 프로그램을 적재하여 버스 정합 회로 및 상기 NA/CEPT 중계선 정합 보드(10)의 기능이상 유무를 시험하는 명령어를 탑재한 제어 프로세서 보드(50)와;
    상기 제어 프로세서 보드(50)로부터 처리된 데이터를 받아 결과를 상기 NA/CEPT 중계선 정합 보드(10) 및 버스 정합 회로의 이상 유무에 대한 시험 결과를 디스플레이 하는 CRT(60)
    를 포함하여 이루어지는 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치.
  2. 제 1 항에 있어서,
    상기 시험 지그 보드(20)는:
    상기 중계선 정합 보드로 동기 신호를 내보내는 제어 및 클럭 공급 회로(22)와;
    상기 동기된 NA/CEPT 중계선 정합 보드(10)는 상기 제어 프로세서 보드(50)로부터 상기 NA/CEPT 중계선 정합 보드를 시험 하기 위한 프로그램을 받아 정합하여 주는 제어 보드 정합 회로(24)와;
    상기 제어 보드 정합 회로(24)로부터 상기 NA/CEPT 중계선 정합 보드를 시험 하기 위한 프로그램의 명령을 받아 이를 저장하며 이 명령의 제어에 따라 PCM 데이터를 비교하는 펌 웨어를 가진 메모리(26)와;
    상기 시험 프로그램의 명령을 받아 임의의 PCM 데이터를 쓰고 상기 NA/CEPT 중계선 정합 보드(10)로 입력된 PCM 데이터가 다시 루프 백 되어 온 PCM 데이터를 얻는 타임 스위치(28)와;
    상기 타임 스위치(28)에서 두 개의 PCM 데이터를 받아 이를 상기 측정 계측기(40)로 연결시키며, 자동으로 임피던스 정합을 하도록 스위칭 회로를 갖고 있는 릴레이 메트릭스 회로(30)와;
    상기 릴레이 메트릭스 회로(30), 타임 스위치(28), 제어 및 클럭 공급 회로(22) 및 메모리의 펌 웨어를 제어하여 상기 제어 보드 정합 회로(24)를 제어하는 메인 프로세서(32)
    를 포함하는 NA/CEPT 중계선 정합 보드의 하드웨어 기능 시험 장치.
KR1019960042134A 1996-09-24 1996-09-24 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치 KR100203363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960042134A KR100203363B1 (ko) 1996-09-24 1996-09-24 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960042134A KR100203363B1 (ko) 1996-09-24 1996-09-24 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치

Publications (2)

Publication Number Publication Date
KR19980022848A KR19980022848A (ko) 1998-07-06
KR100203363B1 true KR100203363B1 (ko) 1999-06-15

Family

ID=19475166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042134A KR100203363B1 (ko) 1996-09-24 1996-09-24 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치

Country Status (1)

Country Link
KR (1) KR100203363B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990064797A (ko) * 1999-05-10 1999-08-05 서보권 교환기를 이용한 중계전송구간 디지탈망 접속장치

Also Published As

Publication number Publication date
KR19980022848A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US7609081B2 (en) Testing system and method for testing an electronic device
GB2236398A (en) Self documenting patch panel
JP3672136B2 (ja) Ｉｃ試験装置
US20050083067A1 (en) Coded multi-frequency transmitter and receiver for testing multi-conductor cables
KR100203363B1 (ko) 북미/유럽 방식 중계선 정합 보드의 하드웨어 기능 시험 장치
KR970056992A (ko) 컬러 선형 씨씨디(ccd) 영상소자 및 이의 구동방법
JPS61176868A (ja) ワイヤ−ハ−ネス検査装置
KR0127155Y1 (ko) Pc 비디오 신호의 자동진단 시스템
KR960013985B1 (ko) 전전자 교환기 선로시험모듈 범용시험장치 및 그 방법
KR100454359B1 (ko) 시험장치의 시험상태 표시방법
KR19980051705A (ko) 전전자 교환기의 패킷보드 시험방법
KR100353897B1 (ko) 무선기기의 자동 시험장치 및 그 제어방법
KR0181163B1 (ko) 유선장비의 자동 및 수동시험방법과 그 장치
KR950020351A (ko) 엔에이에스/씨이피티(nas/cept) 변환 장치의 신호/경보 상태 표시 시험회로
KR0182686B1 (ko) 교환기에 있어서 통화로계 성능측정기에 대한 테스트방법
KR0143205B1 (ko) 전전자 교환기 가입자 보드의 자동 시험장치
KR0143061B1 (ko) 전자교환기 시스템의 중계선 시험장치 자동점검 회로
KR101003783B1 (ko) 통합항해 시스템의 항해 디지털 입력장치 검사방법
EP0672279B1 (en) Method of checking the operation of a microprocessor and system for implementing the method
KR910005333B1 (ko) 가입자 시험장치의 제어회로
KR970011437B1 (ko) 전전자 교환기의 중계선 시험 정합장치
KR19990060610A (ko) 교환시스템에서의 통신용 디바이스 온라인 상태 체크방법
JPH0799482A (ja) 光通信方式の判定装置および光通信装置の試験装置
KR20010027137A (ko) 전자 교환기 디지털 보드의 시험 장치
JP2605858B2 (ja) 半導体集積回路装置のモニタダイナミックバーンインテスト装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030321

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee