KR910005333B1 - 가입자 시험장치의 제어회로 - Google Patents

Abstract

내용 없음.

Description

가입자 시험장치의 제어회로

제1도는 본 발명의 구성도.

제2도는 제2병렬포트의 구성도.

제3도는 TD-버스의 타이밍도.

제4도는 병렬 인터페이스의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 마이크로컴퓨터제어부 20 : 어드레스 디코딩부

30 : 메모리부 40 : 제1인터페이스부

50 : 제2인터페이스부 60 : 인터럽트제어부

본 발명은 제어회로에 관한 것으로 특히 가입자선로, 가입자단말기, 가압자회로 및 아나로그 중계선회로에 대한 시험기능을 갖는 교환시스템 가입자 시험장치의 제어회로에 관한 것이다. 통상적으로 고장으로 인하여 가입자가 전화(또는 교환시스템을 통하는 모든 통신수단)서어비스를 받지 못하는 경우 대부분은 가입자단말기 자체 고장이라든가 선로고장, 가입자회로의 고장등으로 인하여 발생한다.

이 때문에 교환시스템은 고장신고 즉시 이러한 고장상태를 시험할 수 있어야 하며 더욱이 가입자 선로나 가입자회로에 대하여는 가입자로부터 고장신고가 들어오기전에 주기적인 시험을 수행하여 피측정가입자의 상태를 운용자에게 알려주어야 하며 아울러 고장난 선로에 대해서는 수리요원이 고장난 선로를 쉽게 찾아 효과적으로 선로를 수리할 수 있어야 한다. 그러나 기존에 사용되고 있는 기계식 교환시스템이나 반전자식 교환시스템 혹은 일부 전자식 교환시스템에서는 상기와 같은 시험기능들을 제공하기 위하여 가입자회로 및 아날로그 트렁크 시험을 제외한 모든 시험을 교환기와 별도의 장치인 시험대를 설치하여 시험하여 왔다. 그러나 시험대를 이용한 시험방법으로는 호스트(host)에 수용된 가입자에 대하여 유지보수를 수행할 수 있으나 호스트에 멀리 떨어져 무인 운용되는 원격시스템에 수용된 가입자의 유지보수를 수행하기에는 너무나 비효율적이었다. 따라서, 본 발명의 목적은 보다 정확하고 간편하게 가입자선로, 가입자단말기, 가입자회로 및 아날로그 중계선회로에 대한 고장여부를 검지하고 피측정자가 실제로 통화중인가를 확인하는 감청기능을 가지며, 수리요원이 쉽게 심선을 찾을 수 있도록 테스트 톤을 송출할 수 있는 실험장치를 구비하여 무인 운용되는 원격 시스템에 수용된 가입자에 대한 유지보수서비스도 동등하게 제공할 수 있는 교환시스템 가입자 시험장치의 효율적제어를 수행하는 제어회로를 제공하는데 있다.

따라서 본 발명은 상기 목적을 달성하기 위한 수단으로서 상위 프로세서와 TD-버스로 연결되어 상호신호 및 데이터의 송수신을 행하는 제1인터페이스수단, 상기 제1인터페이스수단에 연결되어 상기 제1인터페이스수단을 통해 수신한 상위 프로세서의 피측정가입자 위치정보와 명령어를 분석하여 그에 따른 제어명령을 각 회로부에 출력하며 또한 각 측정장치들로부터의 측정결과치를 입력하여 그 측정결과치를 근거로 고장 유무를 판단하고 그 결과와 결과치를 상기 제1인터페이스 수단으로 송출하는 마이크로컴퓨터제어수단, 상기 마이크로컴퓨터 제어수단에 연결되어 상기 마이크로컴퓨터 제어수단으로부터의 어드레스를 디코딩하여 각 필요회로부를 인에이블시키는 기능을 수행하는 어드레스디코딩수단, 상기 마이크로컴퓨터 제어수단과 상기 어드레스디코딩수단에 연결되어 상기 어드레스디코딩수단의 제어신호에 따라 상기 마이크로컴퓨터 제어수단과 데이터를 상호 입출력하고 또한 제1인터페이스 수단과 연결되어 어드레스디코딩수단의 제어신호에 따라 데이터를 상호입출력하는 메모리수단, 상기 마이크로컴퓨터 제어수단과 어드레스디코딩수단에 연결되어 상기 어드레스디코딩수단과 상기 마이크로컴퓨터제어수단의 제어신호에 따라 각 해당 측정장치 및 시험 환경 제공장치들과 데이터 송수신을 행하는 제2인터페이스수단, 상기 J제2인터페이스수단과 상기 마이크로컴퓨터제어수단에 연결되어 상기 제2인터페이스수단으로부터의 데이터를 상기 마이크로컴퓨터제어수단의 제어신호에 따라 제어하여 상기 마이크로컴퓨터수단으로 송출하는 인터럽트제어수단으로 구성된 가입자 시험장치의 제어회로를 제공한다.

또한 상기 제어회로에서 제1인터페이스수단은 Rs-422인터페이스 및 버스선택회로, 시프트레지스터 및 버퍼로서 구성하고, 상기 마이크로컴퓨터 제어수단은 어드레스 래치회로를 구비하여 데이터 버스를 확장다중화모드로 사용하였으며, 상기 제2인터페이스수단은 실측정장치와 통신을 행하는 제1직렬인터페이스 및 제2직렬인터페이스와 시험환경을 제공해주는 장치들과 통신을 행하는 병렬인터페이스로 구성하여 본 발명을 구현하였다.

이하 첨부된 도면을 사용하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 구성도이다. 도면에서 (10)은 마이크로컴퓨터제어부를, (20)은 어드레스 디코딩부를 (30)은 메모리부를, (40)은 제1인터페이스부를, (50)은 제2인터페이스부를 (60)은 인터럽트제어부를, (11)은 1개의 칩마이크로컴퓨터를 (12)는 어드레스래치를 (13)은 모드선택회로를 (31)은 SRAM을, (32)는 EPROM을 , (41)은 Rs-422인터페이스 및 버스선택회로를, (42)는 시프트래지스터를, (43)은 버퍼를, (51)은 제1직렬인터페이스 (52)는 제2직렬인터페이스를, (53)은 병렬인터페이스를 각각 나타낸다.

본 발명은 상위 프로세서인 액세스스위칭 유지보수프로세서(이하 ASMP라 한다)와 TD-버스를 통하여 통신을 행하는 제1인터페이스부(40), 상기 제1인터페이스부(40)로부터 TD-버스를 통해받은 피측정가입자위치 정보와 명령어를 분석하고 그에 필요한 제어기능을 수행하는 마이크로컴퓨터제어부(10), 상기 마이크로컴퓨터제어부(10)의 제어를 받아 필요한 시험환경을 조성하는 시험버스분배보드(이하 TBDA라 한다) 및 시험 인터페이스제어보드(이하 TICA라 한다)와 실측정장치인 주시험 모듈보드(이하 MTMU라 한다) 및 보조시험모듈보드(이하 ATMU라 한다)와의 데이타 송수신을 담당하는 제2인터페이스부(50), SRAM과 EPROM으로 구성된 메모리부(30), 해당장치와 메모리부(30)를 엑세스하기 위한 어드레스 디코딩부(20)로 구성되어 실측정장치(MTMU, ATMU)로부터 받은 측정결과치를 근거로 고장유무를 판정하여 그 결과와 결과치를 상위 프로세서인 ASMP로 송출하는 기능을 수행한다.

이하 본 발명의 각 구성부에 대한 세부적 구성과 기능에 대해 상세히 설명한다. 먼저 마이크로 컴퓨터제어부(10)의 세부구성과 기능을 설명한다. 마이크로컴퓨터제어부(10)는 1개의 칩마이크로컴퓨터(11)와 어드레스래치회로(12) 및 모드선택회로로 구성되어 ASMP와의 통신을 행하고 각 장치와 메모리를 제어한다. 칩마이크로컴퓨터(11)는 세개의 8비트 병렬포트와 1개의 직렬포트가 있는데, 이중 제1병렬포트는 제1인터페이스(40) 내의 Rs-422 인터페이스 및 버스선택회로(41)를 제어하고, 제2병렬포트는 칩마이크로컴퓨터(11)로부터 나오는 어드레스스트로브(이하 AS라한다)를 이용한 확장다중화모드(expended multiplexed mode)로 사용하고 본 발명의 내부 데이터버스(D₀내지 A₇)와 하위어드레스 (A₀내지 A₇) 버스로 동시에 사용하며, 제3병렬포트는 내부 상위 어드레스(A₈내지 A₁₅₎로 사용하고, 직렬포트는 모드선택회로(13)와 연결되어 본 발명에 시험용 프로그램을 실장한 후 기능시험을 수행하기 위한 Rs-232C 모니터용 포트로 사용한다.

상기 제2병렬포트의 구성을 제2도에 나타내었다. 어드레스래치회로(12)는 As와 제3병렬포트의 출력데이타(D₀내지 D₇)를 입력하여 하위어드레스 (A₀내지 A₇)를 출력한다. 바람직한 실시예에서 어드레스래치회로(12)는 74LS 373 IC칩을 사용하였다.

또한 칩마이크로컴퓨터(11)는 인터럽트제어부(60)의 출력을 입력단자(

)를 통해 입력하여 자체 가지고 있는 인터럽트벡터(Interrupt vector)를 어드레스버스에 실어줌으로서 해당 인터럽트서브루틴의 기능을 수행한다.

다음 메모리부(제1도의 30)에 대해 설명한다. 본 발명의 전체메모리 64K이며, 이중 0000H-00FH1까지는 칩마이크로컴퓨터(11)의 내부레지스터로 사용되고 0020H-FFEFH 외부 메모리영역인 메모리부(30)로 사용되는데, 상기 메모리부(30)는 일반데이타 저장용인 SRAM과 프로그램이 실장되는 EPROM으로 구성된다. 또한 나머지 FFFOH-FFFFH는 외부 인터럽트 벡터영역으로 사용된다.

상기 메모리부(30)는 한개의 8K SRAM과 2개의 32K EPROM을 사용하는데 두번째 EPROM상의 상위 16K의 메모리는 사용하지 않는다. 상기 메모리부(30)는 칩마이크로컴퓨터(11)의 데이타버스(D₀-D₇)와 연결되고 어드레스 디코딩부(20)와 연결되어, 상기 어드레스 디코딩부(20)의 메모리 인에이블신호에 따라 데이터버스(D₀-D₇)를 통해 칩마이크로컴퓨터(11)와 데이터입출력을 행하며 또한 제1인터페이스부(40)의 버퍼(43)와 연결되어 상호 데이터입출력기능을 수행한다.

다음으로 제1인터페이스부(40)에 대해 설명한다. 제1인터페이스부(40)는 Rs-422 인터페이스 및 버스선택회로(41), 시프트레지스터(42) 및 버퍼(43)로 구성되어, 상기 Rs-422 인터페이스 및 버스선택회로(41)는 상위 프로세서인 ASMP와 2중화된(EIA 표준 Rs-422 디퍼런셜형(Differential type))의 TD-버스(TD0버스 A,TD-버스 B)를 통하여 상호 신호를 송수신하는데 이때 사용되는 신호들은 ASMP로부터 제공받는 2.5MHz의 클럭(CLK)과 ASMP로부터 받는 수신데이타(RxD), ASMP로의 송신데이타(TxD), ASMP에 의하여 지정된 모드/어드레스 0-모드/어드레스 3의 모드데이타, 모드데이타송수신때 ASMP로부터 받는 전송동기신호(TS), ASMP로 데이터송수신할때 데이터 준비완료상태를 알려주는 신호(RDY), ASMP로 인터럽트를 알리는 신호(INT) 및 이중화된 버스중 한 버스를 선택하기 위한 ASMP로부터오는 신호(TSEL)등이다.

Rs-422 인터페이스 및 버스선택회로(41)는 칩마이크로컴퓨터(11)와 제1병렬포트로 연결되어 상기 TS, RDY, TBSEL 신호 등을 송수신하고, 또한 시프트레지스터(42)와 연결되어 ASMP로부터의 직렬데이타를 수신하거나 ASMP로 송신하는 직렬데이타를 수신하며, 상기 시프트레지스터(42)는 어드레스 디코딩부(20)의 인에이블신호로 구동되는 버퍼(43)와 연결되어 상기 버퍼(43)를 통해 ASMP로부터의 수신데이타(RxD), ASMP로부터의 모드/어드레스데이타, 및 ASMP로의 송신데이타(TxD)를 분리하여 각 버스를 통해 메모리부(30)와 송수신한다.

상기 TD-버스를 통한 각 신호 및 데이터의 송수신에 따른 타이밍관계를 제3도에 나타내었다. ASMP가 데이터를 송신할때는 ASMP는 전송동기신호(Ts)와 함께 클럭의 펄링에지(falling edge)에 쓰기모드 데이타를 실어준다.

마이크로컴퓨터제어부(10)는 전송동기신호(Ts)가 로우(low)일 때 모드데이타를 읽어들이고 ASMP로 준비완료신호(RDY)를 보낸다. 이때 ASMP는 준비완료신호(RDY)를 감지하여 8비트의 송신데이타를 클럭펄링에지에서 수신데이타 라인(RxD)에 실어주고 마이크로컴퓨터제어부(10)는 클럭의 라이징에지(rising edge)에서 이 데이터를 읽어들인다.

한편 ASMP로 측정데이타를 송출하고자할때는 ASMP로 인터럽트를 발생하고 ASMP는 인터럽트를 받아 마이크로컴퓨터제어부(10)에 대하여 모드데이타를 읽기모드로 셋(set)시킨다. 마이크로컴퓨터제어부(10)는 ASMP로부터 읽기모드를 받고 준비완료신호(RDY)를 로우로 떨어뜨림과 동시에 클럭의 펄링에지에서 송출데이타를 송신 데이터라인(TxD)에 실어준다.

상기한 ASMP와의 통신에 있어서 제1인터페이스부(40)는 상기와 같이 마이크로컴퓨터제어부(10) 및 메모리부(30)와 ASMP와의 인터페이스 기능을 수행한다.

다음으로 제2인터페이스부(50)에 대해 설명한다. 제2인터페이스부(50)는 제1직렬인터페이스(51)와 제2직렬인터페이스(52) 및 병렬인터페이스(53)로 구성되고 마이크로컴퓨터부(10)의 제어를 읽기/쓰기 제어신호와 어드레스 디코딩부(20)의 인에이블 신호로서 수신하여, 실측정장치인 MTMU, ATMU 및 시험환경을 제공해 주는 장치인 TBDA, TICA와의 송수신 기능을 수행한다.

제1 및 제2직렬인터페이스(51,52)는 MTMU 및 ATMU와의 통신을 수행하며 사용되는 보드레이트(baud rate)는 프로그램으로 가변가능하며 디펄스값(default value)은 9600b/s이다.

또한 상기 제1 및 제2직렬인터페이스의 각 포트의 이상유무를 진단하기 위하여 각 직렬포트의 Tx단자와 Rx단자를 루프백(loop back)시켜 즉, TxO를 Rx1에 Tx1을 Rx0에 각각 연결시켜 루프백시험을 실시할수 있도록 구성하였다. 병렬 인터페이스(53)는 TBDA 및 TICA와의 통신을 수행하는데, RDY 신호와 STB 신호를 이용하여 인터페이스기능의 신뢰성을 높였다.

상기 병렬인터페이스(53)에 관한 타이밍도를 제4도에 나타냈다. 마이크로컴퓨터제어부(10)는 외부 어드레스 버스에 해당 TBDA 및 TICA의 어드레스를 실은 뒤 STB신호와 데이터를 데이터버스에 싣는다.

TBDA 및 TICA는 어드레스버스에 실린 어드레스와 STB를 근거로 자신에게 보내진 데이터를 받아들인 후 준비완료신호(RDY)를 보낸다.

만일 TBDA 및 TICA에서 데이터를 받지못한 경우에는 준비완료신호(RDY)를 보내지 않을 것이며 마이크로컴퓨터제어부(10)는 일정시간동안 준비완료신호(RDY)를 체크한 후 에러로 처리한다. 또한 병렬포트에서 두비트를 할당하여 MTMU와 ATMU의 하드웨어 리셋단자에 연결시키므로 프로그램에 의하여 측정장비를 리셋할 수 있도록 하였으며, 직렬포트와 유사하게 병렬 포트의 이상유무를 진단하기 위하여 각각의 병렬포트를 내부의 데이터 버스로 루우프시켜 병렬포트의 루우프시험을 실시할 수 있도록 구성하였다.

상기 제2인터페이스부(50)는 각각의 인터페이스내의 각 포트에서 고유의 인터럽트를 발생시키나 마이크로컴퓨터제어부(10)는 하나의 인터럽트 벡터를 가지고 있기 때문에 마이크로컴퓨터제어부(10) 자체로는 모든 인터럽트에 대한 각각의 인터럽트서브루틴(interrupt subroutine)을 수행할 수 없다.

따라서 인터럽트제어부(60)는 상기 제2인터페이스부(50)내의 각 인터페이스들과 연결되어 어드레스 디코딩부(20)를 통한 마이크로컴퓨터제어부(10)의 제어와 마이크로컴퓨터제어부(10)의 읽기/쓰기 제어신호를 받아 상기 각 인터페이스들에서 인터럽트가 발생했을 때 칩마이크로컴퓨터(11)로 인터럽트를 발생시키고 어드레스버스에 해당 벡터어드레스를 실어주되 칩마이크로컴퓨터가 해당 인터럽트서브루틴의 일을 수행하도록 하였다.

칩마이크로컴퓨터(11)의 벡터어드레스는 FFF8H-FFF9H이며, 상기 인터럽트제어부(60)에 의해 할당된 각 인터럽트의 벡터어드레스는 다음과 같다.

어드레스 디코딩부(20)는 마이크로컴퓨터제어부(10)로부터 어드레스(A₀-A₁₅)를 입력하여 버퍼(43), SRAM(31), EPRAM(32), 병렬인터페이스(53), 제1직렬인터페이스(51), 제2직렬인터페이스(52), 인터럽트제어부(60)의 동작에 필요한 인에이블신호 제공하는 기능을 수행한다. 상기와 같이 구성되어 작동하는 본 발명은 다음과 같은 작용효과가 있다.

첫째, 1개의 칩마이크로컴퓨터를 사용하여 복잡한 제어기능을 수행함으로서 제어속도가 빠르고 신뢰성이 있으며 회로가 간단해진다.

둘째, 실측정장치와의 인터페이스에 있어서 인터페이스자체의 고장을 검출할 수 있는 기능이 부여되어 정확도와 신뢰도가 향상된다.

셋째, 전전자교환기의 가입자 시험장치외에 비슷한 하드웨어적 구조를 갖는 제어계측장치나 전자측정장치의 제어회로로도 사용가능하여 그 사용범위가 넓고 경제적이다.

Claims (8)

1. 상위 프로세서와 TD-버스로 연결되어 상호 및 데이터의 송수신을 행하는 제1인터페이스수단(40), 상기 제1인터페이스수단(40)에 연결되어 상기 제1인터페이스수단(40)을 통해 수신한 상위 프로세서의 피측정 가입자 위치 정보와 명령어를 분석하여 그에 따른 제어명령을 각 회로부에 출력하며 또한 각 측정장치 들로부터의 측정결과치를 입력하여 그 측정결과치를 근거로 고장유무를 판단하고 그 결과와 결과치를 상기 제1인터페이스수단(40)으로 송출하는 마이크로컴퓨터제어수단(10), 상기 마이크로컴퓨터제어수단(10)에 연결되어 상기 마이크로컴퓨터제어수단(10)으로부터의 어드레스를 디코딩하여 각 필요회로부를 인에이블시키는 기능을 수행하는 어드레스디코딩수단(20), 상기 마이크로컴퓨터제어수단(10)과 상기 어드레스디코딩수단(20)에 연결되어 상기 어드레스디코딩수단(20)의 제어신호에 따라 상기 마이크로컴퓨터 제어수단(10)과 데이터를 상호 입출력하고 또한 제1인터페이스수단(40)과 연결되어 어드레스 디코딩수단(20)의 어드레스코딩수단(20)에 연결되어 상기 어드레스 디코딩수단(20)과 상기마이크로컴퓨터제어수단(10)의 제어신호에 따라 각 해당측정장치 및 시험환경 제공장치들과 데이터송수신을 하는 제2인터페이스수단(50), 상기 제2인터페이스수단(50)과 상기 마이크로컴퓨터제어수단(10)에 연결되어 상기 제2인터페이스수단(50)으로부터의 데이터를 상기 마이크로컴퓨터제어수단(10)의 제어신호에 따라 제어하여 상기 마이크로컴퓨터제어수단(10)으로 송출하는 인터럽트제어수단(60)으로 구성된 것을 특징으로 하는 가입자 시험장치의 제어회로.
2. 제1항에 있어서, 상기 제1인터페이스수단(40)은 상위 프로세서와 TD-버스로 연결되어 신호와 데이터를 송수신하고 또한 마이크로컴퓨터제어수단(10)에 연결되어 신호를 송수신하는 Rs-422 인터페이스 및 버스선택회로(40), 상기 Rs-422인터페이스 및 버스선택회로(40)에 연결되어 상기 Rs-422 인터페이스 및 버스선택회로(40)로부터의 직렬데이타를 병렬데이타로 변환시켜 출력하고 병렬데이타를 직렬데이타로 변환시켜 상기 Rs-422 인터페이스 및 버스선택회로(40)로 송출하는 시프트레지스터(42) 및 상기 시프트레지스터(42)와 어드레스 디코더수단(20) 및 메모리수단(30)에 연결되어 상기 시프트레지스터(42)로부터의 병렬데이타를 입력하여 상기 어드레스디코더수단(20)의 인에이블신호에 따라 상기 메모리수단(30)과 데이터를 송수신하는 버퍼(43)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
3. 제2항에 있어서, 상기 Rs-422 인터페이스 및 버스선택회로(40)는 상위 프로세서와 이중화된 EIA 표준 Rs-422 디퍼런셜(Differential)형 TD-버스로 연결된 것을 특징으로 하는 가입자 시험장치의 제어회로.
4. 제2항에 있어서 상기 시프트레지스터(42)와 버퍼(43)는 읽기/쓰기 모드와 어드레스지정을 하는 32비트 병렬모드 데이터를 상기 시프트레지스터(42)에서 상기 버퍼(43)로 전송가능하고 또한 8비트병렬데이타를 상호 송수신할 수 있게 연결된 것을 특징으로 하는 가입자 시험장치의 제어회로.
5. 제1항에 있어서, 상기 마이크로컴퓨터제어수단(10)은 상기 인터럽트제어부(60)의 출력을 입력하여 자체 가지고 있는 인터럽트벡터를 어드레스버스에 실어줌으로서 해당 인터럽트서부루틴의 기능을 수행하는 1개의 칩마이크로컴퓨터(11)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
6. 제1항에 있어서, 상기 마이크로컴퓨터제어수단(10)은 상기 1개의 칩마이크로컴퓨터(11)와 어드레스스트로브(As) 및 8비트 병렬데이타버스로 연결되어 상기 8비트 병렬데이타버스를 상기 어드레스 스트로브(As)를 이용하여 확장 다중화모드로 사용하여 8비트 병렬 어드레스를 지정하여 출력해서 데이터버스와 어드레스버스로 동시에 사용하는 어드레스래치회로(12)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
7. 제1항에 있어서, 상기 제2인터페이스수단(50)은 실측정장치와 직렬데이타로 통신을 수행하는 제1직렬인터페이스(51)와 제2직렬인터페이스(52), 시험환경을 제공하는 장치들과 병렬데이타로 통신을 행하는 병렬인터페이스(53)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
8. 제7항에 있어서, 상기 제1직렬인터페이스(51)와 제2직렬인터페이스(52)는 자체직렬포트의 이상유무를 진단하기 위해 각 직렬포트의 데이터출력단자와 데이터입력단자를 루프백시험을 실시할 수 있게 상호 루프백 연결시킨 것을 특징으로 하는 가입자 시험장치의 제어회로.

Images