KR900011224A - 가입자 시험장치의 제어회로 - Google Patents
가입자 시험장치의 제어회로 Download PDFInfo
- Publication number
- KR900011224A KR900011224A KR1019880017354A KR880017354A KR900011224A KR 900011224 A KR900011224 A KR 900011224A KR 1019880017354 A KR1019880017354 A KR 1019880017354A KR 880017354 A KR880017354 A KR 880017354A KR 900011224 A KR900011224 A KR 900011224A
- Authority
- KR
- South Korea
- Prior art keywords
- interface
- data
- bus
- address
- control means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도, 제2도는 제2병렬포트의 구성도.
Claims (8)
- 상위 프로세서와 TD-버스로 연결되어 상호 및 데이터의 송수신을 행하는 제1인터페이스수단(40), 상기 제1인터페이스수단(40)에 연결되어 상기 제1인터페이스수단(40)을 통해 수신한 상위 프로세서의 피측정 가입자 위치 정보와 명령어를 분석하여 그에 따른 제어명령을 각 회로부에 출력하며 또한 각 측정장치 들로부터의 측정결과치를 입력하여 그 측정결과치를근거로 고장유무를 판단하고 그 결과와 결과치를 상기 제1인터페이스수단(40)으로 송출하는 마이크로컴퓨터제어수단(10),상기 마이크로컴퓨터제어수단(10)에 연결되어 상기 마이크로컴퓨터제어수단(10)으로부터의 어드레스를 디코딩하여 각 필요회로부를 인에이블시키는 기능을 수행하는 어드레스디코딩수단(20), 상기 마이크로컴퓨터제어수단(10)과 상기 어드레스디코딩수단(20)에 연결되어 상기 어드레스디코딩수단(20)의 제어신호에 따라 상기 마이크로컴퓨터 제어수단(10)과 데이터를 상호 입출력하고 또한 제1인터페이스수단(40)과 연결되어 어드레스 디코딩수단(20)의 제어신호에 따라 데이타를 상호입출력하는 메모리수단(30), 상기 마이크로컴퓨터제어수단(10)과 어드레스디코딩수단(20)에 연결되어 상기어드레스 디코딩수단(20)과 상기 마이크로컴퓨터 제어수단(10)의 제어신호에 따라 각 해당측정장치 및 시험환경 제공장치들과 데이터송수신을 하는 제2인터페이스수단(50), 상기 제2인터페이스수단(50)과 상기 마이크로컴퓨터제어수단(10)에 연결되어 상기 제2인터페이스수단(50)으로부터의 데이터를상기 마이크로컴퓨터제어수단(10)의 제어신호에 따라 제어하여 상기 마이크로컴퓨터제어수단(10)으로 송출하는 인터럽트제어수단(60)으로 구성된 것을 특징으로 하는 가입자 시험장치의 제어회로.
- 제1항에 있어서, 상기 제1인터페이스수단(40)은 상위 프로세서와 TD-버스로 연결되어 신호와 데이터를 송수신하고 또한마이크로컴퓨터제어수단(10)에 연결되어 신호를 송수신하는 Rs-422 인터페이스 및 버스선택회로(40), 상기 Rs-422인터페이스 및 버스선택회로(40)에 연결되어 상기 Rs-422 인터페이스 및 버스선택회로(40)로부터의 직렬데이타를 병렬데이타로변환시켜 출력하고 병렬데이타를 직렬데이타로 변환시켜 상기 Rs-422 인터페이스 및 버스선택회로(40)로 송출하는 시프트레지스터(42) 및 상기 시프트레지스터(42)와 어드레스 디코더수단(20) 및 메모리수단(30)에 연결되어 상기 시프트레지스터(42)로부터의 병렬데이타를 입력하여 상기 어드레스디코더수단(20)의 인에이블신호에 따라 상기 메모리수단(30)과 데이터를 송수신하는 버퍼(43)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
- 제2항에 있어서, 상기 Rs-422 인터페이스 및 버스선택회로(40)는 상위 프로세서와 이중화된 EIA 표준 Rs-422 디퍼런셜(Differential)형 TD-버스로 연결된 것을 특징으로 하는 가입자 시험장치의 제어회로.
- 제2항에 있어서 상기 시프트레지스터(42)와 버퍼(43)는 읽기/쓰기 모드와 어드레스지정을 하는 32비트 병렬모드 데이터를상기 시프트레지스터(42)에서 상기 버퍼(43)로 전송가능하고 또한 8비트병렬데이타를 상호 송수신할 수 있게 연결된 것을특징으로 하는 가입자 시험장치의 제어회로.
- 제1항에 있어서, 상기 마이크로컴퓨터제어수단(10)은 상기 인터럽트제어부(60)의 출력을 입력하여 자체 가지고 있는 인터럽트벡터를 어드레스버스에 실어줌으로서 해당 인터럽트서부루틴의 기능을 수행하는 1개의 칩마이크로컴퓨터(11)를 포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
- 제1항에 있어서, 상기 마이크로컴퓨터제어수단(10)은 상기 1개의 칩마이크로컴퓨터(11)와 어드레스스트로브(As) 및 8비트병렬데이타버스로 연결되어 상기 8비트 병렬데이타버스를 상기 어드레스 스트로브(As)를 이용하여 확장 다중화모드로 사용하여 8비트 병렬 어드레스를 지정하여 출력해서 데이터버스와 어드레스버스로 동시에 사용하는 어드레스래치회로(12)를포함하는 것을 특징으로 하는 가입자 시험장치의 제어회로.
- 제1항에 있어서, 상기 제2인터페이스수단(50)은 실측정장치와 직렬데이타로 통신을 수행하는 제1직렬인터페이스(51)와 제2직렬인터페이스(52), 시험환경을 제공하는 장치들과 병렬데이타로 통신을 행하는 병렬인터페이스(53)를 포함하는 것을특징으로 하는 가입자 시험장치의 제어회로.
- 제7항에 있어서, 상기 제1직렬인터페이스(51)와 제2직렬인터페이스(52)는 자체직렬포트의 이상유무를 진단하기 위해 각직렬포트의 데이터출력단자와 데이터입력단자를 루프백시험을 실시할 수 있게 상호 루프백 연결시킨 것을 특징으로 하는가입자 시험장치의 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017354A KR910005333B1 (ko) | 1988-12-23 | 1988-12-23 | 가입자 시험장치의 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017354A KR910005333B1 (ko) | 1988-12-23 | 1988-12-23 | 가입자 시험장치의 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900011224A true KR900011224A (ko) | 1990-07-11 |
| KR910005333B1 KR910005333B1 (ko) | 1991-07-25 |
Family
ID=19280601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880017354A KR910005333B1 (ko) | 1988-12-23 | 1988-12-23 | 가입자 시험장치의 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005333B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440576B1 (ko) * | 2001-12-28 | 2004-07-21 | 한국전자통신연구원 | 시험용 패킷 생성기를 내장한 네트워크 프로세서 및 이를이용한 패킷경로 시험방법 |
-
1988
- 1988-12-23 KR KR1019880017354A patent/KR910005333B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440576B1 (ko) * | 2001-12-28 | 2004-07-21 | 한국전자통신연구원 | 시험용 패킷 생성기를 내장한 네트워크 프로세서 및 이를이용한 패킷경로 시험방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005333B1 (ko) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015397A (ko) | 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법 | |
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| US5905744A (en) | Test mode for multifunction PCI device | |
| KR900011224A (ko) | 가입자 시험장치의 제어회로 | |
| KR910005063A (ko) | 시스템 스캔 경로 구조물 및 방법 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| KR970049492A (ko) | 버스 제어기를 갖는 데이타 프로세서 | |
| CN110851354A (zh) | 一种测试系统及测试方法 | |
| KR970002959B1 (ko) | 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 | |
| KR960013985B1 (ko) | 전전자 교환기 선로시험모듈 범용시험장치 및 그 방법 | |
| KR100269187B1 (ko) | 인터럽트 방식의 고장 진단 장치 및 그 방법 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| KR0178248B1 (ko) | 전전자 교환기에서 하이레벨 데이타링크 제어포맷을 이용하는 데이타 전송장치에 대한 테스트장치 | |
| KR100250322B1 (ko) | 광통신용 에뮬레이션 디스플레이 장치 | |
| SU650080A1 (ru) | Устройство дл диагностики блоков электронных вычислительных машин | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JP3038618B2 (ja) | テスト用回路を内蔵したメモリ装置 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| JP3357952B2 (ja) | 自動検査システム | |
| JPH04227131A (ja) | 送受信試験回路 | |
| KR950020351A (ko) | 엔에이에스/씨이피티(nas/cept) 변환 장치의 신호/경보 상태 표시 시험회로 | |
| JPS59174054A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980725 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |