KR970002959B1 - 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 - Google Patents

데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 Download PDF

Info

Publication number
KR970002959B1
KR970002959B1 KR1019940010969A KR19940010969A KR970002959B1 KR 970002959 B1 KR970002959 B1 KR 970002959B1 KR 1019940010969 A KR1019940010969 A KR 1019940010969A KR 19940010969 A KR19940010969 A KR 19940010969A KR 970002959 B1 KR970002959 B1 KR 970002959B1
Authority
KR
South Korea
Prior art keywords
data
address
transmission system
error
processing means
Prior art date
Application number
KR1019940010969A
Other languages
English (en)
Other versions
KR950035233A (ko
Inventor
하재술
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940010969A priority Critical patent/KR970002959B1/ko
Publication of KR950035233A publication Critical patent/KR950035233A/ko
Application granted granted Critical
Publication of KR970002959B1 publication Critical patent/KR970002959B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

내용없음

Description

데이타 생성 장치에 대한 에러 검출용 인터페이스 장치
도면은 본 발명의 패리티 비트 다중 측정용 인터페이스 장치를 나타내는 블럭도.
* 도면의 주요부분에 대한 부호의 설명
110 : 마이크로 프로세서 130 : 어드레스/테이타 제어기
140 : 메모리장치 150 : 데이타 포맷 변환기
본 발명은 국간전송로간의 전송 시스템으로부터 발생되는 데이타 상태에서 데이타의 패리티 비트에러를 검출하기 위해 전송 시스템과 퍼스널 컴퓨터 또는 그에 상당하는 모니터 장치간에 접속하는 인터페이스 장치로, 특히 전송 시스템으로부터 생성되는 하나 이상의 테이타(즉, CCITT에서 권장한 DS3 및 DS3C신호)에 대한 패리티 비트 에러를 검출하여 전송 시스템 전체의 데이타 생성 성능을 테스트하는 데이타 생성장치에 대한 에러 검출용 인터페이스 장치에 관한 것이다.
제1(자국) 국간전송로간의 전송 시스템은 제2(대국) 국간전송로간의 전송 시스템으로부터 수신한 신호를 전술한 CCITT에서 권고한 데이타 포맷, 즉 DS3 및 DS3C의 데이타 형태로 재배열하여 다시 다른 대국으로 전송한다. 이와 같이 상대국으로부터 수신한 신호를 다시 DS3 및 DS3C의 데이타 포맷으로 변환하는 것은 상대국의 데이타 수신 시스템의 데이타 포맷이 모두 갖지 않기 때문에 전술한 2가지 종류 레벨의 신호로 변환하여 전송하는 것이다. 이렇게 데이타 변환하여 상대국으로 전송하면 상대국에서는 자신의 데이타 포맷과 동일한 것을 선택하거나 자신의 데이타의 형태와 동일하게 변환하여 신호처리를 하게 된다. 전술한 DS3급 데이타의 형태는 44.736Mb/S으로 이루어지며, DS3C의 데이타 형태는 90.764Mb/S으로 이루어진다. 또한 전술한 두 신호는 RS422 레벨로서 약+3V를 유지한다.
전술한 바와 같이 전송 시스템을 통해 전송되는 데이타가 정확하게 생성되었는지를 측정하기 위한 방식으로는 다양한 방법이 알려져 있는데, 예를 들어 패리티 비트 검사 방식을 이용하는 경우에, 선행하는 패리티 비트 에러 측정 장치로는 1포트의 테이타(예를 들어 DS3 신호 1개)밖에 측정할 수 없었다. 따라서 전송장치로 부터 생성되는 복수의 데이타를 한 모니터상(또는 그와 상응하는 디스플레이 장치)에 모두 디스플레이 하여 데이타의 패리티 비트 에러를 검출하기 위해서는 그로부터 생성되는 데이타수에 대응하는 에러 검출장치가 필요하였다. 그러나, 고가인 에러 검출 장치를 데이타 발생수 또는 그에 대응하는 수만큼 설치하기가 실제로 어렵기 때문에, 서비스 불능인 시스템을 족에 진단 할 수가 없으며, 따라서 전송 시스템이 항상 최상의 상태로 유지하기가 어려웠었다.
따라서 본 발명의 주목적은 DS3 및 DS3C 계열의 전송 시스템에서 생성되는 최대 12개의 DS3C 또는 24개의 DS3급 데이타에 대한 패리티 에러를 검출 하기 위해 전송 시스템과 모니터와 같은 디스플레이 장치간에 결합 할 수 있도록 한 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치를 제공하는데 있다.
본 발명에 따르면, 국간전송로간의 전송 시스템으로부터 생성되는 데이타에 대한 패리티 비트 에러를 외부의 디스플레이 장치 또는 프린팅 장치를 통해 검사하여 전송 시스템 전체의 데이타 생성 성능을 평가하기 위한 장치로서, 상기 전송 시스템의 적어도 하나이상의 포트로 부터 생성되는 데이타에 대한 패리티 비트 에러를 수신하여 기록하거나 판독하여 디스플레이 할 수 있도록 상기 장치를 제어하는 마이크로 프로세싱 수단과; 상기 마이크로 프로세싱 수단에 결합되어 수신되는 에러 데이타에 대한 어드레스 및 데이타를 기록하며, 기록된 데이타를 디스플레이하거나 프린팅할때에 판독하는 데이타 메모리 수단과; 상기 마이크로 프로세싱 수단에 의해 출력되는 공통 버스 라인을 통한 상기 생성된 데이타에 대한 어드레스 및 데이타와 상기 데이타 메모리 수단에 기억 또는 판독되는 개별의 버스 라인을 통한 어드레스 및 데이타와의 데이타버스 상태를 변환하거나 제어하는 제1변환 수단과; 상기 마이크로 프로세싱 수단과 상기 디스플레이 장치간에 결합되며, 상기 프로세싱 수단에 의해 출력되는 제1데이타 포맷과 상기 디스플레이 장치로 입력되는 제2데이타 포맷간에 데이타 통신이 정상 동작되도록 데이타 포맷을 변환하는 제1변환 수단을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예가 상세히 설명된다.
도면은 본 발명에 따른 에러 검출용 인터페이스 장치의 일실시예를 나타내는 블럭도로서, 본 발명의 인터페이스 장치(100)는 마이크로 프로세서(110), 어드레스/데이타 제어기(130), 메모리 장치(140) 및 데이타 포맷 변환기(l50)를 포함한다. 따라서 이러한 요소들로 이루어진 본 발명의 인터페이스 장치는 국간전송로간의 전송 장치로부터 생성돼 온 복수의 데이타에 대한 패리티 비트 에러를 그에 대응하는 포트들을 통해 수신하여 신호처리 하며, 수신된 패리티 비트 에러 데이타를 본 발명의 인터페이스 장치와 결합된 모니터와 같은 디스플레이 장치 또는 프린터를 통해 평가할 수 있도록 제공한다.
마이크로 프로세서(110)는 전술한 전송 장치로부터 생성되는 각각의 데이타에 대한 패리티 비트 에러를 수신하기 위해 복수의 인터럽트 입력 단자(109)들을 포함한다. 이와 같이 입력단자들로 수신되는 어드레스와 데이타 통신은, 원칩 프로세서(One Chip Processor)에서는 공통 버스(Common Bus)라인(109, 111 및 112)을 이용한다. 또한 도면에 도시된 바와 같이, 프로세서(110)는 수신된 데이타를 후술하는 메모리 장치(140)에 저장하고, 필요한때 모니터링 하거나 프린팅 할 수 있도록 데이타 송 수신하기 위해 프로세서 (110)와 변환기(130) 및 프로세서(110)와 데이타 레벨 변환기(150)사이에 공통 버스라인(111 및 112)을 각각 결합한다.
어드레스/데이타 제어기(130)는 공통 버스라인(111)에 결합되어 마이크로 프로세서(110)로 부터 출력되는 패리티 비트 에러 데이타를 수신하며, 수신된 에러에 대한 어드레스 및 데이타를 제어하여 메모리 장치(140)에 기록할 수 있도록 어드레스 제어기(13l) 및 데이타 제어기(132)를 구비한다. 즉, 원칩 프로세서(110)가 공통 버스라인(111)에 의해 데이타 통신을 수행하는 반면에, 메모리 장치(140)와 같은 것은 각각의 개별 버스라인에 의해 데이타를 기록하고 판독하기 때문에, 본 발명과 같은 시스템 구성, 즉 원칩 마이크로 프로세서와 같은 성능을 가진 시스템에서는 신호 처리가 정상적으로 이루어질 수 있도록 제어기(131 및 132)와 같은 제어 장치가 필수적이다. 어드레스 제어기(131)는 본 발명의 바람직한 일실시예로서 D 플립플롭(F/F) 논리 회로를 사용하였으며, 도면에 도시된 바와 같이 공통 버스라인(111)을 통해 수신되는 패리티 비트의 어드레스 데이타만을 통과시켜 개별 버스 라인(134)으로 출력하며, 이와 유사하게 메모리 장치로부터 판독된 데이타, 즉 라인(134)으로 부터의 어드레스 데이타는 다시 원래의 공통버스라인(111)에서 데이타와 결합될 수 있도록 제어한 후 공통라인으로 발생한다. 데이타 제어기(132)는 전술한 제어기(131)와 동일하게 작동되므로 그에 대한 상세 작동 설명은 생략한다.
메모리 장치(l40)는 개별 라인(134 및 135)을 통해 입력되는 어드레스 및 데이타를 기록하고 판독하는 장치로서, 본 기술 분야에 잘 알려진 랜덤 엑세스 메모리(RAM) 또는 판독 전용 메모리(ROM)를 사용하여 구현할 수 있다.
마지막으로, 데이타 포맷 변환기(150)는 전술한 메모리 장치에 저장된 전송 장치의 각 포트에 대한 패리티 비트 에러 데이타를 PC와 같은 디스플레이 장치를 통해 디스플레이 하거나 프린터와 같은 인쇄 장치를 통해 결과 정보를 인쇄하고자 하는 경우에 데이타 포맷을 변환하기 위해 전술한 프로세서(110)와 도시되지 않은 PC 또는 프린터간에 결합된다. 즉, 공통 버스 라인(112)을 통해 수신되는 데이타는 TTL 레벨 포맷의 데이타인 반면에, 버스라인(151), 즉, PC와 결합되는 라인은 RS-232C 레벨의 포맷이기 때문에, 변환기(150)는 수신 데이타의 포맷을 변환해야 한다.
이상에서 설명한 바와 같이 본 발명의 장치에 의하면, 국간전송로간의 전송 시스템으로부터 생성되는 데이타 상태에서 데이타의 에러를 검출하기 위해 전송 시스템과 퍼스널 컴퓨터 또는 그에 상당하는 모니터 장치간에 접속하므로서 특히 전송 시스템으로부터 발생되는 하나 이상의 데이타에 대한 패리티 비트를 체크하여 전송 시스템 전체의 데이타 생성 성능을 테스트하는 커다란 효과가 있다.

Claims (2)

  1. 국간전송로간의 전송 시스템으로부터 생성되는 데이타에 대한 패리티 비트 에러를 외부의 디스플레이장치 또는 프린팅 장치를 통해 검사하여 전송 시스템 전체의 데이타 생성 성능을 평가하기 위한 장치로서, 상기 전송 시스템의 적어도 하나이상의 포트로 부터 생성되는 데이타에 대한 패리티 비트 에러를 수신하여 기록하거나 판독하여 디스플레이 할 수 있도록 상기 장치를 제어하는 마이크로 프로세싱 수단(110)과; 상기 마이크로 프로세싱 수단에 결합되어 수신되는 에러 데이타에 대한 어드레스 및 데이타를 기록하며, 기록된 데이타를 디스플레이 하거나 프린팅할때에 판독하는 데이타 메모리 수단(140)과; 상기 마이크로 프로세싱 수단에 의해 출력되는 공통 버스 라인을 통한 상기 생성된 데이타에 대한 어드레스 및 데이타와 상기 데이타 메모리 수단에 기억 또는 판독되는 개별의 버스 라인을 통한 어드레스 및 데이타와의 데이타 버스 상태를 변환하거나 제어하는 제1변환 수단(130)과; 상기 마이크로 프로세싱 수단과 상기 디스플레이 장치간에 결합되며, 상기 프로세싱 수단에 의해 출력되는 제1데이타 포맷과 상기 디스플레이 장치로 입력되는 제2데이타 포맷간에 데이타 통신이 정상 동작되도록 데이타 포맷을 변환하는 제1변환 수단(150)을 포함하는 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치.
  2. 제1항에 있어서, 상기 제l변환 수단(130)이 상기 프로세싱 수단과 결합된 어드레스 및 데이타의 공통버스 라인과 상기 데이타 메모리 수단에 결합된 어드레스 및 데이타에 대한 각각의 버스 라인간의 데이타 통신을 위해 어드레스 제어기(131)와 데이타 제어기(132)를 포함하는 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치.
KR1019940010969A 1994-05-20 1994-05-20 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 KR970002959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010969A KR970002959B1 (ko) 1994-05-20 1994-05-20 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010969A KR970002959B1 (ko) 1994-05-20 1994-05-20 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR950035233A KR950035233A (ko) 1995-12-30
KR970002959B1 true KR970002959B1 (ko) 1997-03-13

Family

ID=19383417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010969A KR970002959B1 (ko) 1994-05-20 1994-05-20 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR970002959B1 (ko)

Also Published As

Publication number Publication date
KR950035233A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
US4000460A (en) Digital circuit module test system
US4829596A (en) Programmable controller with fiber optic input/output module
US4736373A (en) Memory tester having concurrent failure data readout and memory repair analysis
US4639917A (en) Fault determining apparatus for data transmission system
US5619722A (en) Addressable communication port expander
US4112414A (en) Host-controlled fault diagnosis in a data communication system
CN115032969A (zh) 一种车载控制器的以太网测试系统
US4335425A (en) Data processing apparatus having diagnosis function
KR970002959B1 (ko) 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치
JP4736135B2 (ja) カード間通信を行う内部バス解析システム、その方法及びそのプログラム
US6374372B1 (en) Method of checking parallel port of personal computer using loopback
JPH1164450A (ja) 半導体試験装置
KR100269187B1 (ko) 인터럽트 방식의 고장 진단 장치 및 그 방법
KR100267349B1 (ko) 교환시스템의 프린터보드 어레이 시험방법
KR900011224A (ko) 가입자 시험장치의 제어회로
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
US6292907B1 (en) State machine bit group selection apparatus for debugging a digital system
KR100194821B1 (ko) 비동기전달모드 교환 시스템의 경보취합장치를 시험하기 위한 시험장치
KR100274083B1 (ko) 사설교환시스템의 톤감시장치 및 방법
JPS59194550A (ja) 回線アダプタの試験回路
KR100250322B1 (ko) 광통신용 에뮬레이션 디스플레이 장치
RU2072788C1 (ru) Устройство для контроля и восстановления технических средств медицинского назначения
JPS6027054B2 (ja) 入出力制御方式
KR890011319A (ko) 피시험 교환기의 마이크로프로세서를 이용한 교환기의 기능 시험방식
CN117852460A (zh) 一种可快速定位芯片ip内部产生错误数据模块的芯片设计方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee