KR910005063A - 시스템 스캔 경로 구조물 및 방법 - Google Patents

시스템 스캔 경로 구조물 및 방법 Download PDF

Info

Publication number
KR910005063A
KR910005063A KR1019900012406A KR900012406A KR910005063A KR 910005063 A KR910005063 A KR 910005063A KR 1019900012406 A KR1019900012406 A KR 1019900012406A KR 900012406 A KR900012406 A KR 900012406A KR 910005063 A KR910005063 A KR 910005063A
Authority
KR
South Korea
Prior art keywords
circuit
bus
bus controller
receiving
data pattern
Prior art date
Application number
KR1019900012406A
Other languages
English (en)
Other versions
KR100212256B1 (ko
Inventor
디. 훼트셀 리
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/391,801 external-priority patent/US5054024A/en
Priority claimed from US07/391,751 external-priority patent/US5056093A/en
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR910005063A publication Critical patent/KR910005063A/ko
Application granted granted Critical
Publication of KR100212256B1 publication Critical patent/KR100212256B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

시스템 스캔 경로 구조물 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제10도는 본 발명의 주 버스 마스터의 블럭도.
제11도는 테스트 버스 마스터의 주 테스트 버스 제어기의 블럭도.
제12도는 본 발명의 원격 버스 마스터의 블럭도.

Claims (34)

  1. 각각의 미리 정해진 회로가 다수의 보조 스캔 경로들을 갖고 있는 다수의 미리 정해진 회로들 상에서 직렬스캔 테스팅을 수행하기 위한 회로에 있어서, 미리 정해진 회로들에 접속된 제어 및 데이타 신호 라인들로 구성되는 테스트 버스, 상기 버스 상의 미리 정해진 회로들에 접속된 제어 및 데이타 신호 라인들로 구성되는 테스트 버스 제어기 및 스캔 경로의 길이가 원하는 직렬 스캔 테스트 동작에 대해 최적이 될 수 있도록 주 스캔 경로상에 보조 스캔 경로를 선택적으로 결합시키기 위해 개개의 미리 정해진 회로에 접속되고 상기 제어 및 데이타 라인들에 응답하는 디바이스 선택 모듈로 구성되는 것을 특징으로 하는 회로.
  2. 제2항에 있어서, 상기 테스트 버스 제어기가 상기 주 스캔 경로들에 결합되도록 원하는 보조 스캔 경로를 선택하기 위해 상기 테스트 버스상의 제어 및 데이타 신호들을 전송하기 위한 프로세서 회로를 포함하는 것을 특징으로 하는 회로.
  3. 제1항에 있어서, 각각의 상기 디바이스 선택 모듈이 테스트 버스제어기로부터 제어 및 데이타 신호를 수신하기 위해 주 테스트 포트를 포함하는 것을 특징으로 하는 회로.
  4. 각각의 미리 정해진 회로가 다수의 보조 스캔 경로들을 갖고 있는 다수의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하기 위한 회로에 있어서, 회로들에 제어 및 데이타 신호들을 결합시키기 위한 테스트 버스, 상기 버스 상의 신호들로 및 회원들로부터 신호들을 전송하고 수신하기 위한 테스트 버스 제어기, 주 스캔 경로에 보조 스캔 경로들을 선택적으로 결합시키기 위해 개개의 회로들에 접속되고 상기 제어 라인들에 응답하는 주 디바이스 선택 모듈 및 상기 주 디바이스 선택 모듈들에 결합되는 보조 디바이스 선택 모듈들로 구성되고, 상기 각각의 보조 디바이스 선택 모듈이 상기 주 디바이스 선택 모듈들에 관련된 보조 스캔 경로들을 선택적으로 결합시키도록 동작할 수 있는 것을 특징으로 하는 회로.
  5. 제4항에 있어서, 상기 제어 신호가 각각의 주 디바이스 선택 모듈과 병렬로 루트되는 것을 특징으로 하는 회로.
  6. 제4항에 있어서, 제어 신호들이 전달 지연을 최소화하도록 각각의 보조 디바이스 선택 모듈에 직접 루트되는 것을 특징으로 하는 회로.
  7. 제4항에 있어서, 상기 각각의 주 및 보조 디바이스 선택 모듈들이 상기 테스트 포트로부터 수신되는 제어신호에 응답하여 상기 테스트 버스로부터의 데이타를 수신하기 위한 데이타 래지스터를 포함하는 것을 특징으로 하는 회로.
  8. 각각의 미리 정해진 회로가 다수의 보조 스캔 경로들을 갖고있는 다수의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하는 방법에 있어서, 테스트 버스 상의 제어 및 데이타 신호들을 송신하고 수신하는 단계, 및 스캔 경로의 길이가 원하는 직렬 스캔 테스트 동작에 대해 최적이 될수 있도록 주 스캔 경로에 보조 스캔 경로들 중 한 경로를 선택적으로 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 미리 정해진 회로들 중 한 회로와 관련된 데이타 레지스터 내의 상기 테스트 버스로부터 제어 및 데이타 신호들을 선택적으로 기억하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 각각의 미리 정해진 회로가 다수의 보조 스캔 경로들을 갖고 있는 다수의 회로들이 직렬 스캔 테스팅을 수행하기 위한 회로에 있어서, 회로들에 제어 및 데이타 신호들을 이송하기 위한 주 버스, 상기 버스에 신호들을 전송하고 상기 버스로부터 신호들을 수신하기 위한 주 버스 제어기, 주 스캔 경로에 상기 1개의 미리 정해진 회로와 관련된 상기 보조 스캔 경로들 중 1개의 경로를 선택적으로 결합시키기 위해 상기 미리 정해진 회로들 중 1개의 회로와 관련된 디바이스 선택 모듈, 및 주 버스 제어기와 무관한 상기 관련된 미리 정해진 회로상에서 직렬스캔 테스팅을 수행하도록 동작할 수 있는 상기 디바이스 선택 모듈과 관련된 원격 버스 제어기로 구성되는 것을 특징으로 하는 회로.
  11. 제10항에 있어서, 상기 디바이스 선택 모듈에 상기 원격 버스 제어기를 결합하는 병렬 버스를 더 포함하는 것을 특징으로 하는 회로.
  12. 제10항에 있어서, 상기 원격 버스 제어기가, 테스트 프로그램을 실행시키려는 프로세서, 상기 테스트 프로그램을 기억시키려는 메모리, 상기 병렬 버스에 데이타를 판독 및 기입시키기 위한 입력/출력 회로 및 직렬 데이타를 전송하고 수신하기 위한 테스트 버스 제어기 구성되는 것을 특징으로 하는 회로.
  13. 제11항에 있어서, 상기 원격 버스 제어기 또는 상기 병렬버스로부터의 상기 디바이스 선택 모듈을 선택적으로 감결합시키도록 상기 원격 버스 제어기 및 상기 디바이스 선택 모듈과 관련된 3상 디바이스를 더 포함하는 것을 특징으로 하는 회로.
  14. 제13항에 있어서, 원격 버스 제어기 또는 디바이스 선택 모듈 어느것도 병렬 버스에 데이타를 출력하지 않은 경우의 주기동안 식별코드가 상기 병렬 버스상에 배치될 수 있도록 상기 병렬 버스와 개개의 선정된 전압들 사이에 접속된 풀업 및 풀다운 저항기들을 더 포함하는 것을 특징으로 하는 회로.
  15. 제10항에 있어서, 상기 디바이스 선택 모듈이 주 버스 제어기로부터 제어 및 데이타 신호들을 수신하기 위한 주 테스트 포트를 포함하는 것을 특징으로 하는 회로.
  16. 각각의 미리 정해진 회로가 다수의 보조 스캔 경로들을 포함하는 다수의 미리 정해진 회로의 직렬 스캔 테스팅을 수행하기 위한 회로에 있어서, 제어 및 데이타 신호들을 이송하고 주 스캔 경로를 정하는 주 버스, 스캔 테스트 동작을 수행하도록 상기 버스로 신호들을 전송하고, 상기 버스로부터 신호들을 수신하기 위한 주 버스 제어기 및, 상기 주 버스 제어기로부터의 제어 신호들에 응답하여 관련된 미리 정해진 회로를 선택적으로 제어하기 위한 원격 버스 제어기로 구성되는 것을 특징으로 하는 회로.
  17. 제16항에 있어서, 상기 주 및 원격 버스 제어기들에 결합되고 상기 버스 제어기들 사이의 통신을 제공하도록 동작할 수 있는 쌍방향 버스를 더 포함하는 것을 특징으로 하는 회로.
  18. 제17항에 있어서, 상기 쌍방향 버스 및 상기 주 제어기에 결합되고, 쌍방향 버스에 대하여 상기 주 버스 제어기로부터의 직렬 데이타를 병렬 데이타로 변환하며, 상기 주 버스 제어기에 대하여 상기 쌍방향 버스로부터의 병렬 데이타를 직렬 데이타로 변환하도록 동작할 수 있는 디바이스 선택 모듈을 더 포함하고 있는 것을 특징으로하는 회로
  19. 상기 미리 정해진 회로에 관련되고 개개의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하도록 동작 할 수 있는 다수의 원격 버스 제어기들 중 1개의 원격 버스 제어기에 다수의 미리 정해진 회로들에 결합되는 주 버스 제어기로부터 통신하는 방법에 있어서, 주 버스 제어기로부터 인터럽트를 수신하는 단계, 상기 인터럽트에 응답하여 주 버스 제어기로부터 데이타 패턴을 입력하는 단계, 데이타 패턴을 식별하는 단계, 데이타 패턴이 헤더명령인 경우에 주 버스 제어기에 인식 신호를 전송하는 단계, 및 인식 신호에 응답하여 주 버스 제어기로부터 부수적인 데이타 패턴을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 데이타 패턴 순서화의 단부를 표시하도록 원격 버스 제어기에 정지 명령을 수신하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  21. 제19항에 있어서, 데이타 패턴을 입력하는 단계가 병렬 버스를 경유해 원격 버스 제어기에 결합된 디바이스 선택 모듈로부터의 데이타 패턴을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제19항에 있어서, 주 버스 제어기에 전송된 인식 신호에 응답하여 주 버스 제어기로부터 인식 신호를 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제19항에 있어서, 주 버스 제어기에 의해 전송될 부수적인 데이타 패턴의 수를 표시하는 카운트 패턴을 수신하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제19항에 있어서, 명령에 응답하여 상기 개개의 회로상에서 데스트를 수행하는 단계를 더 포함하는 것을 특정으로 하는 방법.
  25. 상기 미리 정해진 회로에 관련되고 개개의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하도록 동작 할 수 있는 다수의 원격 버스 제어기들중 1개의 원격 버스 제어기에 다수의 미리 정해진 회로들에 결합되는 주 버스 제어기로부터 통신하기 위한 회로에 있어서, 주 버스 제어기들로부터 인터럽트를 수신하기 위한 회로, 주 버스 제어기들로부터 데이타 패턴을 수신하기 위한 회로, 데이타 패턴을 식별하기 위한 회로, 데이타 패턴이 헤더 명령인 경우에 주 버스 제어기에 인식 신호를 전송하기 위한 회로, 및 인식 신호에 응답하여 주 버스 제어기로부터 부수적인 데이타 패턴을 수신하는 회로로 구성되는 것을 특징으로 하는 회로.
  26. 제25항에 있어서, 테이타 패턴 순서화의 단부를 표시하도록 원격 버스제어기에 정지 데이타 패턴을 수신하기 위한 회로를 더 포함하는 것을 특징으로 하는 회로.
  27. 제25항에 있어서, 데이타 패턴을 수신하기 위한 상기 회로가 병렬버스를 경유해 원격 버스 제어기에 결합된 디바이스 선택 모듈로부터 데이타 패턴을 수신하기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  28. 상기 미리 정해진 회로에 관련되고 개개의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하도록 동작 할 수 있는 다수의 원격 버스 제어기들 중 1개의 원격 버스 제어기에 다수의 미리 정해진 회로들에 결합되는 주버스 제어기와 통신하는 방법에 있어서, 원격 버스 제어기로부터 인터럽트를 수신하는 단계, 상기 인터럽트에 응답하여 원격 버스 제어기로부터 데이타 패턴을 입력하는 단계, 데이타 패턴을 식별하는 단계, 데이타 패턴이 헤더 명령인 경우에 원격 버스 제어기에 인식 신호를 전송하는 단계, 및 인식 신호에 응답하여 원격 버스 제어기로부터 부수적인 데이타 패턴을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서, 데이타 패턴 순서화의 단부를 표시하도록 원격 버스 제어기로부터 정지 명령을 수신하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  30. 제28항에 있어서, 데이타 패턴을 입력하는 단계가 병렬 버스 경유해 원격 버스 제어기에 결합된 디바이스 선택 모듈을 경유해 데이타 패턴을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  31. 상기 미리 정해진 회로에 관련되고 개개의 미리 정해진 회로들 상에서 직렬 스캔 테스팅을 수행하도록 동작 할 수 있는 다수의 원격 버스 제어기로부터 1개의 원격 버스 제어기에 다수의 미리 정해진 회로들에 결합되는 주 버스 제어기로에 통신하기 위한 회로에 있어서, 원격 버스 제어기들로부터 인터럽트를 수신하기 위한 회로, 원격 버스 제어기들로부터 데이타 패턴을 수신하기 위한 회로, 데이타 패턴을 식별하기 위한 회로, 데이타 패턴이 헤더 명령인 경우에 인식 신호를 전송하기 위한 회로, 및 인식 신호에 응답하여 원격 버스 제어기로부터 부수적인 데이타 패턴을 수신하는 회로로 구성되는 것을 특징으로 하는 회로.
  32. 제31항에 있어서, 데이타 패턴 순서화의 단부를 표시하도록 원격 버스 제어기로부터 정지 명령을 수신하기 위한 회로를 더 포함하는 것을 특징으로 하는 회로.
  33. 제31항에 있어서, 데이타 패턴을 수신하기 위한 상기 회로가 병렬 버스를 경유해 원격 버스 제어기에 결합된 디바이스 선택 모듈로부터 데이타 패턴을 수신하기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  34. 제33항에 있어서, 데이타 패턴을 식별하기 위한 상기 회로가 원격 버스 제어기와 관련된 단일 선정된 식별코드와 병렬 버스상의 신호를 비교하기 위한 회로를 포함하는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012406A 1989-08-09 1990-08-09 시스템 스캔 경로 구조물 및 방법 KR100212256B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/391,801 US5054024A (en) 1989-08-09 1989-08-09 System scan path architecture with remote bus controller
US391751 1989-08-09
US07/391,751 US5056093A (en) 1989-08-09 1989-08-09 System scan path architecture
US391801 1995-02-21

Publications (2)

Publication Number Publication Date
KR910005063A true KR910005063A (ko) 1991-03-29
KR100212256B1 KR100212256B1 (ko) 1999-08-02

Family

ID=27013620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012406A KR100212256B1 (ko) 1989-08-09 1990-08-09 시스템 스캔 경로 구조물 및 방법

Country Status (4)

Country Link
EP (1) EP0417905B1 (ko)
JP (1) JPH03240851A (ko)
KR (1) KR100212256B1 (ko)
DE (1) DE69031676T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483518A (en) * 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
US5617420A (en) * 1992-06-17 1997-04-01 Texas Instrument Incorporated Hierarchical connection method, apparatus, and protocol
US5640521A (en) * 1992-06-17 1997-06-17 Texas Instruments Incorporated Addressable shadow port and protocol with remote I/O, contol and interrupt ports
DE69333479T2 (de) * 1992-06-17 2005-03-24 Texas Instruments Inc., Dallas Hierarchisches Verbindungsverfahren und -gerät
US5951703A (en) * 1993-06-28 1999-09-14 Tandem Computers Incorporated System and method for performing improved pseudo-random testing of systems having multi driver buses
US5444716A (en) * 1993-08-30 1995-08-22 At&T Corp. Boundary-scan-based system and method for test and diagnosis
DE19917686A1 (de) * 1999-04-19 2000-10-26 Thomson Brandt Gmbh Testverfahren für Schaltungen, die integrierte Schaltkreise enthalten
US6988232B2 (en) * 2001-07-05 2006-01-17 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits

Also Published As

Publication number Publication date
EP0417905A2 (en) 1991-03-20
JPH03240851A (ja) 1991-10-28
EP0417905B1 (en) 1997-11-05
KR100212256B1 (ko) 1999-08-02
EP0417905A3 (en) 1992-04-08
DE69031676D1 (de) 1997-12-11
DE69031676T2 (de) 1998-03-12

Similar Documents

Publication Publication Date Title
CA1117665A (en) Programmable communications controller
US7272665B2 (en) Modular computer system and I/O module
US7177965B2 (en) Linking addressable shadow port and protocol for serial bus networks
US4688171A (en) Serial bus for master/slave computer system
KR910017300A (ko) 데이타 통신 인터페이스 및 이의 통신 방법
KR830008577A (ko) 모듀울 전송 통신 시스템
EP0266790B1 (en) Serial bus interface capable of transferring data in different formats
KR910005063A (ko) 시스템 스캔 경로 구조물 및 방법
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
JPS62225097A (ja) 信号分配システム
US5905744A (en) Test mode for multifunction PCI device
US20050223121A1 (en) Pin-sharing system
US4635222A (en) Interface device for converting a computer printer port into an input/output port
KR19990026343A (ko) 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로
KR960001987A (ko) 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
JP2710777B2 (ja) 中間制御装置のテスト回路
KR950008484Y1 (ko) 데이타의 입출력장치
US5797021A (en) Information processing apparatus for emulation
KR910005333B1 (ko) 가입자 시험장치의 제어회로
KR0174979B1 (ko) 상이한 중앙처리장치간의 인터페이스 기능을 갖는 시스템 및 그 제어방법
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
KR940004576B1 (ko) 마이크로 프로세서 사이의 데이타 교환회로
JPH0644165B2 (ja) 電子複写機制御装置
JPH04287149A (ja) シリアルデータ通信方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 15

EXPY Expiration of term