JPS5997257A - ドライバ/レシ−バ素子試験方式 - Google Patents
ドライバ/レシ−バ素子試験方式Info
- Publication number
- JPS5997257A JPS5997257A JP20696782A JP20696782A JPS5997257A JP S5997257 A JPS5997257 A JP S5997257A JP 20696782 A JP20696782 A JP 20696782A JP 20696782 A JP20696782 A JP 20696782A JP S5997257 A JPS5997257 A JP S5997257A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- receiver
- elements
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)発明の技術分野
本発明は、他装置へ信号を送出するドライバ素子の数が
他装置よ多信号を受信するレシーバ素子の数よシ多い装
置におけるドライバ/レシーバ素子試験方式に関する。
他装置よ多信号を受信するレシーバ素子の数よシ多い装
置におけるドライバ/レシーバ素子試験方式に関する。
(ロ)従来技術と問題点
第1図は、他装置との間のインタフェースにおいてドラ
イバ素子の数がレシーバ素子の数より多い装置の一例を
示す図である。
イバ素子の数がレシーバ素子の数より多い装置の一例を
示す図である。
図中、1はデータハイウェイ通信システムにおけるステ
ーションノード、2は端末装置、3はプログラム制御部
、4は伝送路側御部、5は回線制御部、6は回線対応部
、7は伝送路である。
ーションノード、2は端末装置、3はプログラム制御部
、4は伝送路側御部、5は回線制御部、6は回線対応部
、7は伝送路である。
第2図は第1図図示回線対応部6のブロック図であり、
図中、8は送信制御部、9は受信制御部、10はドライ
バ回路、11はレシーバ回路、12け端末装置接続用コ
ネクタである。
図中、8は送信制御部、9は受信制御部、10はドライ
バ回路、11はレシーバ回路、12け端末装置接続用コ
ネクタである。
第1図、第2図に示すような、ドライバ回路】0のドラ
イバ素子数がレシーバ回路11のレシーバ素子数よシ多
い装置において、当該ドライバ素子/レシーバ素子の診
断を行なう場合、従来は第3図。
イバ素子数がレシーバ回路11のレシーバ素子数よシ多
い装置において、当該ドライバ素子/レシーバ素子の診
断を行なう場合、従来は第3図。
第4図に示す方式により診断動作を行なっていた。
第3図に示す第1の方式は、ドライバ素子/レシーバ素
子が外部で折返しできるようなコネクタ13−1〜13
−3を、全ドライバ素子を診断できる分だけ用意し、そ
の都度保守者がコネクタ13−1〜13−3を交換して
ゆく方式である。第3図の場合、ドライバ素子8個lこ
対してレジ−、バ素子3個であり、このときは3種類の
コネクタが必要である。また、第4図に示す第2の方式
は、モデムテスタ14を用意し、保守者がこれζこよシ
信号チェックを行々う方式である。
子が外部で折返しできるようなコネクタ13−1〜13
−3を、全ドライバ素子を診断できる分だけ用意し、そ
の都度保守者がコネクタ13−1〜13−3を交換して
ゆく方式である。第3図の場合、ドライバ素子8個lこ
対してレジ−、バ素子3個であり、このときは3種類の
コネクタが必要である。また、第4図に示す第2の方式
は、モデムテスタ14を用意し、保守者がこれζこよシ
信号チェックを行々う方式である。
上記第1の方式では全ドライバ素子の長時間連続診断が
できない欠点があり、また上記第2の方式では、保守者
の確認が必要であり自動診断ができないとともに、両方
式ともドライバ素子/レシーバ素子を診断するのζこ時
間が力・かるという欠点がある。
できない欠点があり、また上記第2の方式では、保守者
の確認が必要であり自動診断ができないとともに、両方
式ともドライバ素子/レシーバ素子を診断するのζこ時
間が力・かるという欠点がある。
(ハ)発明の目的
本発明は、ドライバ素子数がレシーバ素子数より多い装
置〒に2いて、人手の介入なしlこ自動的−こ全ドライ
バ素子/レシーバ素子を連続診断可能にすることを目的
としている。
置〒に2いて、人手の介入なしlこ自動的−こ全ドライ
バ素子/レシーバ素子を連続診断可能にすることを目的
としている。
に)発明の構成
上記目的を達成するだめに本発明は、他装置へ信号を送
出するドライバ素子の数が他装置よシ信号を受信するレ
シーバ素子の数より多い装置ζこおけるドライバ/レシ
ーバ素子試験方式(こおいて、上記複数のドライバ素子
の出力信号を符号化する符号化手段と、該符号化手段ζ
こより符号化された信号を上記レシーバ!子に折返し入
力する手段とをそなえる折返し試験装置をそなえ、上記
ドライバ素子より所定の試験パターン信号を上記折返し
試験装置に送出し、上Be折返し試験装置からの符号化
信号を一上記しシーバ素子ζこより受信することtこよ
シ上記ドライバ素子およびレシーバ素子の試験を行なう
ようにしたことを特徴とする。
出するドライバ素子の数が他装置よシ信号を受信するレ
シーバ素子の数より多い装置ζこおけるドライバ/レシ
ーバ素子試験方式(こおいて、上記複数のドライバ素子
の出力信号を符号化する符号化手段と、該符号化手段ζ
こより符号化された信号を上記レシーバ!子に折返し入
力する手段とをそなえる折返し試験装置をそなえ、上記
ドライバ素子より所定の試験パターン信号を上記折返し
試験装置に送出し、上Be折返し試験装置からの符号化
信号を一上記しシーバ素子ζこより受信することtこよ
シ上記ドライバ素子およびレシーバ素子の試験を行なう
ようにしたことを特徴とする。
(ホ)発明の実施例
第5図は本発明による実施例のブロック図であり、図中
、用1図、第2図と同一番号のものは同一のもの、I5
はコネクタ、16はレシーバ回路、17はドライバ回路
、18は設定板、19はエンコーダ、20は電源端子、
21は折返し試験装置である゛。
、用1図、第2図と同一番号のものは同一のもの、I5
はコネクタ、16はレシーバ回路、17はドライバ回路
、18は設定板、19はエンコーダ、20は電源端子、
21は折返し試験装置である゛。
実施例の動作は以下の通シである。
まず、試験時においては、回線対応部6のコネクタI2
と、折返し試験装置21のコネクタ■5を接続する。
と、折返し試験装置21のコネクタ■5を接続する。
しかる後、プログラム制御部3にて用意された試験パタ
ーン信号が回線対応部6のドライバ回路10へ送出をれ
、このドライバ回路10の出力がコネクタ12−コネク
タI5を介して折返し試験装置21内のレシーバ回路1
6へ入力され、さらに該しシーバ回路16の出力が設定
板18を通してエンコーダ19へ入力される。エンコー
ダ19においては、入力信号D0〜Drを第6図に示す
変換形式により変換し、出力信号A0〜As として出
力する。そして、この変換された信号がドライバ回路1
7−コネクタ15−コネクタ12の経路を油ってレシー
バ回路11に入力される。レシーバ回IMIIの出力は
最終的にプログラム制御部31こてチェックされる。
ーン信号が回線対応部6のドライバ回路10へ送出をれ
、このドライバ回路10の出力がコネクタ12−コネク
タI5を介して折返し試験装置21内のレシーバ回路1
6へ入力され、さらに該しシーバ回路16の出力が設定
板18を通してエンコーダ19へ入力される。エンコー
ダ19においては、入力信号D0〜Drを第6図に示す
変換形式により変換し、出力信号A0〜As として出
力する。そして、この変換された信号がドライバ回路1
7−コネクタ15−コネクタ12の経路を油ってレシー
バ回路11に入力される。レシーバ回IMIIの出力は
最終的にプログラム制御部31こてチェックされる。
設定板18は、エンコーダ19にドライバ回路lOの信
号を入力するようlこ接続したシ、あるいはエンコーダ
19の入力を強制的にII Q 11 捷たは°“1゛
tこ設定−rるものである。電源端子2oは、図示し々
い外部装置の電源部より、折返し試験装置21へ各種電
源を供給するためのものである。
号を入力するようlこ接続したシ、あるいはエンコーダ
19の入力を強制的にII Q 11 捷たは°“1゛
tこ設定−rるものである。電源端子2oは、図示し々
い外部装置の電源部より、折返し試験装置21へ各種電
源を供給するためのものである。
なお、第6図のエンコーダ変換表において、■は論理゛
1”、Oは論理II O11、を示し、Xは論理II
I 11.“0°“のいずれでもよいことを示している
O 次番こ、具体的な試験動作例を説明する。
1”、Oは論理II O11、を示し、Xは論理II
I 11.“0°“のいずれでもよいことを示している
O 次番こ、具体的な試験動作例を説明する。
ステーションノードIIこおいて、送信制御部8の0〜
7に対して、(xxxxxxol :] (Xは0また
は1を示す。以下同様。)を書込み、受信制御部9のA
−Dを読、込むと、第6図のエンコーダ変換表から明ら
かなように、正常の場合[:1001Jが読出される。
7に対して、(xxxxxxol :] (Xは0また
は1を示す。以下同様。)を書込み、受信制御部9のA
−Dを読、込むと、第6図のエンコーダ変換表から明ら
かなように、正常の場合[:1001Jが読出される。
〔1001〕以例であれば異常である。また同様に、送
信制御部8の0〜71こ対して〔×××O]110〕を
書込み、受信制御部9のA〜Dを読込むと、正常の場合
は〔0100)が読出される。
信制御部8の0〜71こ対して〔×××O]110〕を
書込み、受信制御部9のA〜Dを読込むと、正常の場合
は〔0100)が読出される。
1つのドライバ素子に関しては、例として、送信制御部
8の1に接続されているドライバ素子を診断するlこ当
シ、II OI+チェックの場合lこは、送信制御部8
のO〜7に対して[X0111111]を書込み、受信
制御部9のA−DIこて〔1llO)が読取られた場合
、正常である。また゛°1°゛チェックの場合は、送信
制御部8のO〜7に対して〔01111111)を書込
み、受信制御部9のA〜Dの内容が[1111:]の場
合、正常である。これらのチェックは、プログラム制御
?こより行なうことができる。
8の1に接続されているドライバ素子を診断するlこ当
シ、II OI+チェックの場合lこは、送信制御部8
のO〜7に対して[X0111111]を書込み、受信
制御部9のA−DIこて〔1llO)が読取られた場合
、正常である。また゛°1°゛チェックの場合は、送信
制御部8のO〜7に対して〔01111111)を書込
み、受信制御部9のA〜Dの内容が[1111:]の場
合、正常である。これらのチェックは、プログラム制御
?こより行なうことができる。
このようζこして、ドライバ回路101こ対して、順次
、書込みデータを変えてゆくことにより、全ドライバ素
子/レシーバ素子の診断を行なうことができる。
、書込みデータを変えてゆくことにより、全ドライバ素
子/レシーバ素子の診断を行なうことができる。
(ぺ 発明の効果
本発明tこよれば、コネクタ変換等の人手介入を要する
ことなく、プログラム制御lこより自動的に全ドライバ
素子/レシーバ素子の試験を行なうことができ、試験工
数を短縮することができる。
ことなく、プログラム制御lこより自動的に全ドライバ
素子/レシーバ素子の試験を行なうことができ、試験工
数を短縮することができる。
第1図は、本発明が適用される装置の一例を示す図、第
2図は、第1図中tこおける回線対応部のブロック図、
第3図は、従来方式を説明する図、第4図は他の従来方
式を説明する図、第5図は、本発明による実施例のブロ
ック図、第6図は実施例におけるエンコーダの変換表を
示す図である。 第5図ζこおいて、10はドライバ回路、11はレシー
バ回路、19はエンコーダ、21は折返し試験装置であ
る。 犀 5 図 4 阻
2図は、第1図中tこおける回線対応部のブロック図、
第3図は、従来方式を説明する図、第4図は他の従来方
式を説明する図、第5図は、本発明による実施例のブロ
ック図、第6図は実施例におけるエンコーダの変換表を
示す図である。 第5図ζこおいて、10はドライバ回路、11はレシー
バ回路、19はエンコーダ、21は折返し試験装置であ
る。 犀 5 図 4 阻
Claims (1)
- 他装置へ信号を送出するドライバ素子の数が他装置よ多
信号を受信するレシーバ素子の数よシ多い装置における
ドライバ/レシーバ素子試験方式lこおいて、上=b複
数のドライバ素子の出力信号を符号化する符号化手段と
、該符号化手段により符号化された信号を上記レシーバ
素子に折返し入力する手段とをそなえる折返し試験装置
をそなえ、上記ドライバ素子よシ所定の試験パターン信
号を上記折返し試験装置に送出し・、上記折返し試験装
置からの符号化伝号を上記レシーバ素子により受信する
こと(こよシ上記ドライバ素子およびレシーバ素子の試
験を行なうようlこしだことを特徴とするトライバ/レ
シーバ素子試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20696782A JPS5997257A (ja) | 1982-11-26 | 1982-11-26 | ドライバ/レシ−バ素子試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20696782A JPS5997257A (ja) | 1982-11-26 | 1982-11-26 | ドライバ/レシ−バ素子試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5997257A true JPS5997257A (ja) | 1984-06-05 |
Family
ID=16531964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20696782A Pending JPS5997257A (ja) | 1982-11-26 | 1982-11-26 | ドライバ/レシ−バ素子試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5997257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000025232A (ko) * | 1998-10-09 | 2000-05-06 | 김영환 | Cdma 시스템에서 다중 드라이버/리시버 지원 ber 테스트보드 |
-
1982
- 1982-11-26 JP JP20696782A patent/JPS5997257A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000025232A (ko) * | 1998-10-09 | 2000-05-06 | 김영환 | Cdma 시스템에서 다중 드라이버/리시버 지원 ber 테스트보드 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4685102A (en) | Switching system loopback test circuit | |
JPS598849B2 (ja) | 通信維持装置に対する配置 | |
JPS5997257A (ja) | ドライバ/レシ−バ素子試験方式 | |
US5463632A (en) | Testing unit by which communication links can be selected and tested, and method thereof | |
KR910005333B1 (ko) | 가입자 시험장치의 제어회로 | |
JPS6336703B2 (ja) | ||
KR970011533B1 (ko) | 집합주택관리 시스템의 데이타선로 및 통화선로 자기진단방법 및 장치 | |
JPS60106247A (ja) | 送受信回路の診断方式 | |
JP2718790B2 (ja) | インタフェースモジュール | |
JPS59139756A (ja) | トランク回路等の診断装置 | |
JPS6260860B2 (ja) | ||
JPS60208144A (ja) | 折返し試験方式 | |
KR100225043B1 (ko) | 인터럽트를 이용한 다중 직렬통신방법 및 직렬통신장치 | |
JPH01184550A (ja) | 中間制御装置のテスト回路 | |
KR920001417B1 (ko) | 전자 교환기용 디지틀 회의 통화 장치 | |
KR100277476B1 (ko) | 사설 교환기의 국선 보드 자기 진단장치 및 방법 | |
JPS5868353A (ja) | 走査装置の診断試験方式 | |
JPS5834063B2 (ja) | デイジタル通信装置の監視方式 | |
JPH0385048A (ja) | 電子交換機における接続状態診断装置 | |
JPS5998258A (ja) | 遠隔保守方式 | |
JPS6365752A (ja) | デイジタル伝送路インタ−フエイス装置試験方式 | |
JPS63221447A (ja) | インタフエ−ス回路検査方式 | |
JPS5816660B2 (ja) | フアクシミリ装置 | |
JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
JPH0491521A (ja) | 通信制御装置の試験方法 |