JPS5816660B2 - フアクシミリ装置 - Google Patents

Description

【発明の詳細な説明】 本発明はファクタ５１Ｊ装置に関し、特に構成要素が多
い、比較的に複雑な構成のファクシミＩＪ装置に関する
ものであるシ 従来のファクタ？”ＩＪ装置の一例構成を第１図に示す
。

第１図において、１０は電話回路にファクタＳ ＩＪ装
置を選択的に接続するだめの回線制御装置である。

２０は電話回線の信号をファクシミリ装置用のデータ信
号に、またファクタＳ ＩＪ装置のデータ信号を電話回
線用の信号（音声帯域信号）に変換する通信信号変換ユ
ニットである。

３０は、データ信号を画信号に、また画信号をデータ信
号に変換する画信号処理回路ユニットである。

この画信号処理回路ユニツ）３０には、ランレングスコ
ード化などのデータ圧縮がなされたデータ信号をプリン
ト用の画信号に変換（伸張）する伸張器、画信号をデー
タ圧縮したデータ信号に変換する圧縮器、および、直列
信号を並列信号に、またその逆に変換する変換器などが
含まれる。

４０は中央制御ユニットであり、送信モードと受信モー
ドの切換えおよび信号の流れる方向の切換え、あるいは
データ圧縮、伸張などの制御をおこなう。

５０は原稿を光学走査して画信号を得るスキャナユニッ
ト、６０は受信画信号から原画を再生するプリンタユニ
ット、７０は操作表示ユニットである。

従来のファクシミリ装置では、第１図に示すように、フ
ァクシミリ装置を構成する各ユニットは相互にシリーズ
の接続関係にあり、シーケンス動作がおこなわれる。

したがって装置動作は固定であり、動作変更あるいは新
たな機能の追加がきわめて困難である。

なぜならば、各ユニットはその前段にあるユニットから
信号を受けて順次に動作して行くため、１つのユニット
の機能を変更するためにはその前段と後段のユニットの
変更が必要となり、これらで変更を吸収し得ないときに
は、更にそれらの前段あるいは後段のユニットの変更が
必要となる。

まだ故障あるいは保修、点検などにおいて装置がシーケ
ンス動作であるため、故障ユニットの発見に手数がかか
り、ユニットの取替え、調整などにも手数がかかる。

本発明は、動作変更あるいは新たな機能の追加が比較的
に容易であり、しかも保修、点検の容易なファクシミリ
装置を提供することを目的としたものである。

上記目的を達成するために本発明においては、プリンタ
ユニット、スキャナユニット、プリンタ、スキャナなど
の画信号と伝送用のデータ信号の一方を他方に変換する
画信号処理回路ユニット、前記データ信号と電話回線な
どの伝送路に適合する通信信号の一方を他方に変換する
通信信号変換ユニット、オよび操作表示ユニ゛ットなど
の被制御ユニットの各々に制御端子および処理信号端子
を備え、前記被制御ユニットは制御端子を介して中央制
御ユニットのパスラインに並列接続しかっ各被制御ユニ
ットの処理信号端子を処理信号ラインを介して交換器に
結線し、中央制御ユニットからのユニットヲ特定するア
ドレス信号お６よびこのユニットに特定動作を命令する
命令信号などの制御信号の送、受は前記パスラインを介
して、画信号又はデータ信号の送、受は前記処理信号ラ
イン相互間を交換器で選択的に結線しておこなわせる構
成とする。

このようにすると、他のユニットの動作とは分唯して各
ユニットに特定の動作をおこなわせることができ、しか
も各ユニット相互間の動作シーケンスあるいは整合、調
整は中央制御ユニット単独でおこなうことができる。

たとえば中央制御ユニットをマイクロコンピュータで構
成すれば、各ユニットの動作ならびに各ユニット相互間
の動作シーケンスはコンピュータのプログラムにより比
較的に自由に設定、変更でき、ユニット１つのみの妃更
あるいはあらたなユニットの追加だけでファクシミリ装
置の機能変更あるいは追加が可能となる。

次に本発明の詳細な説明する。第２図に、本発明の一実
施例をブロックで示す。

第２図において、４０ａはアドレス信号ライン、４０ｂ
は命令信号ラインである。

中央制御ユニット４０は、たとえばマイクロコンピュー
タで構成され、所定のプログラミングを有して、そのプ
ログラムにしだがってアドレス信号ライン４０ａに特定
のユニットを指定するユニット指定信号を送−出し、命
令信号ライン４０ｂに特定の動作を指令する指令信号を
送出する。

各ユニットの動作状態は、フラグライン４０ｃを通して
中央制御ユニット４０に与えられる。

したがって、中央制御ユニット４０は、各ユニットの動
作状態を監視しなが：ら各ユニットを同時又は順次に特
定して動作させる。

通信信号変換ユニット２０、画信号処理回路ユニット３
０、スキャナユニット５０赴よびプリンタユニット６０
の画信号又はデータ信号を送受する処理信号ライン２０
８，３０８，５０Ｓおよび６０Ｓの相互間の結線は交換
器８０で制御される。

交換器８０の各時点での選択接続動作により処理信号ラ
イン２０８〜６０Ｓのそれぞれが相互に切換接続される
。

交換器８０も他のユニットと同様にアドレス信号および
命令信号をアドレス信号ライン４０ａおよび命令信号ラ
イン４０ｂから受けて命令に基づいた回路網を形成し、
処理信号ライン２０８〜６０Ｓのそれぞれを相互に特定
の関係に接続する。

この実施例の構成によれば、各ユニット２０〜ＴＯおよ
び交換器８０に自己のアドレスを読み取る検出器（たと
えばデコーダ）、命令をそのユニットの駆動信号に変換
する変換器（たとえばデコーダ）およびユニットの動作
状態を示す信号（フラグ）を保持する状態レジスタを備
えることにより、中央制御ユニット４０のプログラム設
定により各ユニットの動作状態を把握しながら、各ユニ
ットを所望の動作に同時又は順次に駆動することができ
る。

各ユニットの動作態様あるいは各ユニット相互間の動作
シーケンスはプログラムの変換により簡単に変更、調整
することができる。

まだ新しいユニットも、プログラム変更により比較的に
容易に吸収することができる。

なお、第２図には各ライン４０ａ 、４０ｂ 。

４０ｃを単線で示すが、複数個のパイナリコードを同時
に伝送するように各ラインを複数本とすることもでき、
各ライン４０ａ 、４０ｂ 、４０ｃを一括して１組と
し、時分割により１組の信号ラインにアドレス信号、命
令信号およびフラグを乗せるようにすることもできる。

また、フラグラインを、中央処理ユニット４０から各ユ
ニツ）［対して１組づつ各別に設けてもよい。

第３図は、本発明の実施例を更に具体的に示すブロック
図である。

第３図に示す実施例において、通信信号変換ユニット２
０は、音声帯域の受信信号をデータ信号に、またその逆
に変換する通常の変復調器２１、その変復調モードを制
御する変復調制御入出力回路２３、データ信号にセカン
ダリデータつまり応答、制御信号を加え、あるいはその
逆にデータ信号からセカンダリデータを取り出すセカン
ダリデータ入出力回路２２およびインタフェイス２４で
構成される。

インタフェイス２４は、特定のアドレス信号に応答して
命令信号の受入れをおこなうゲート回路、状態レジスタ
のメモリ情報を出力するゲート回路および必要に応じて
８ビット並列信号を回路動作信号に変換するデコーダ、
まだその逆をおこなうエンコーダなどで構成される。

なお、状態レジスタは省略して、その機能を中央制御ユ
ニットの読み書きメモリ装置に持たせることができる。

インタフェイス２４の構成を第４図に示す。すなわち第
４図に示す通りインタフェイス２４は、ゲートＧ１ 、
Ｇ２、バッファアンプＢＡ１．１１０ポートのチップを
指定するチップセレクタＣ８および１１０ポー）ＩＯＰ
ｌで構成される。

ゲートＧ１は、命令信号ライン４０ｂに割り込み信号を
乗せるものであり、フラグライン４０ｃに割り込み可能
信号があるとき１１０ポー）ＩＯＰｌの出力ラインＧＣ
により制御されて、セカンダリデータ入出力回路２２あ
るいは変復調制御入出力回路２３からの割り込み信号（
インタラブドシグナル）を出力する。

ゲートＧ２は出力ゲートと入力ゲートで構成され、アド
レス信号ライン４０ａに通信信号変換ユニット２０（す
なわち変復調器２１、セカンダリデータ入出力回路２２
、変復調制御入出力回路２３およびインタフェイス２４
で構成される通信信号変換ユニット２０）を指定する信
号があり、かつ命令信号ライン４０ｂに参照信号がある
ときに、出力ゲートを開いてフラグライン４０ｃにそれ
らを表わす信号を出力する。

なお、命令信号ライン４０ｂＫ表われる参照信号は、回
線制御装置１０の接続状態や、状態変化を示す信号ある
いは変復調器２１のモードを示す信号である。

また反対に、フラグライン４０ｃにセカンダリデータが
ある場合には、そのデータをセカンダリデータ入出力回
路２２および１１０ポート１０Ｐ１に与える。

バッファアンプＢＡ１は、命令信号ライン４０ｂに到来
する信号（電流）を増幅して■１０ポート１０ＰＩ−よ
びセカンダリデータ入出力回路２２に与える。

チップセレクタＣ８は、アドレス信号ライン４０ａに到
来する信号から■１０ポー）ＩＯＰｌの入力ラッチチッ
プあるいは出力ラッチチップを選択する信号を摘出して
これらの各別にチップ選択信号として１１０ポート１０
ＰＩに与える。

１１０ポート１０ＰＩは、状態レジスタとして用いる入
力ラッチチップ、出力ラッチチップおよびゲートで構成
され、命令信号ライン４０ｂより到来する書込み（Ｉｌ
。

ｗｒｉｔｅ）信号あるいは読み出しく１１０ｒｅａｄ）
信号に基づいて、フラグライン４０ｃ、回線制御装置１
０、セカンダリデータ入出力回路２２あるいは変復調制
御入出力回路２３より到来する信号を一時保持する。

なお、変復調制御入出力回路２３に１１０ポート１０Ｐ
ＩおよびチップセレクタＣ８が含まれる場合は、インタ
フェイス２４はゲートＧ１．Ｇ２およびバッファアンプ
ＢＡ１で構成される。

また、セカンダリデータ入出力回路２２に、セカンダリ
データのエンコーディング、デコーディングをするエン
コーダ及びデコーダを含まない場合には、それらのエン
コーダ及びデコーダはインタフェイス２４に含まれる。

画信号処理回路ユニット３０は、画信号とデータ信号の
相互間の変換をおこなうデータ圧縮、伸張回路３１、読
み書きメモリ装置３２、データ信号送受信同期パルスを
生ずるクロックスイッチ制御回路３３、データ圧縮・伸
張のモードを制御する圧縮・伸張制御入出力回路３４、
データ信号にセットアツプデータつまり受信設定、調整
データを加え、又はデータ信号からセットアツプデータ
を取り出すセットアツプデータ入出力回路３５およびイ
ンタフェイス３６で構成される。

データ圧縮・伸張回路３１は、画信号を圧縮する圧縮回
路３１ａ１圧縮された画信号にヘッダを加えてブロック
形成したデータ信号とするブロック構成回路３１ｂ１受
信データ信号の各ブロックを判別する同期信号検出回路
３１ｃ、通信回路などにおいて生じた誤りを検出するエ
ラー検出回路３１ｄｉ−よび圧縮されたデータ信号を画
信号に変換する伸張回路３１ｅで構成される。

なお、圧縮回路３１ａと伸張回路３１ｅとは主要部分を
共通に構成することもある。

読み書きメモリ装置３２は、送信の場合には１走査ライ
ン又は２つ以上の走査ラインの画信号を順次に記憶して
圧縮処理の間両信号のオーバフローを防止し、受信の場
合には順次到来するデータ信号を伸張するときのオーバ
フローを吸収して受信ミス又は画信号欠除を防止する。

インタフェイス３６の構成を第５図に示す。

この第５図に示すように、インタフェイス３６の構成は
、通信信号変換ユニット２０のインタフェイス２４の構
成と同じであり、各要素の動作も同様でるる。

また、後述するスキャナユニット５０、プリンタユニッ
ト６０および操作表示ユニット７０のインクフェイス５
６．６６に−よび１６もインタフェイス２４の構成と同
じであるので、これらのインタフェイスの説明は省略す
る。

中央制御ユニット４０は、マイクロコンピュータ４１、
クロックパルス発生器４２、アドレス情報および命令情
報を有する読み出しメモリ装置４３、読み書きメモリ装
置４４、アドレスデコーダ４５．４６および入出力制御
回路４Ｔで構成される。

マイクロコンピュータ４１は、プログラムに従って各ユ
ニットのアドレス情報とそのユニットの動作指令情報を
読み出しメモリ装置４３から読み出して、アドレス信号
ライン４０ａおよび命令信号ライン４０ｂに送出する。

また、各ユニットから有意のフラグ信号をフラグライン
４０ｃを通してうけると、マイクロコンピュータ４１は
プログラムの次のステップに進み、次のアドレス信号お
よび命令信号を送出する。

なお、入出力制御回路４７は、第６図に示すように、割
込コントロールユニットＩＣ，１１０ポート１０Ｐ２、
システムコントローラＳＣ１バッファアン７’ＢＡ２゜
ＢＡ３、およびデー）Ｇ３．Ｇ４で構成される。

割込コントロールユニットＩＣは、各インタフェイス２
４，３６，５６，６６および７６のゲートＧ１より命令
信号ライン４０ｂを通して割り込み信号を受けて、それ
をエンコードして１１０ポー）ＩＯＰ２に与える。

１１０ポート１０Ｐ２は、マイクロコンピュータ４１に
割り込み要求信号を供給すると共に、割り込みコントロ
ールユニットＩＣの出力信号によって特定されるブラン
チ命令コードをシステムコントローラＳＣのフラグライ
ン４０ｃの入力端に供給する。

システムコントローラＳＣは、デートオよびタイミング
制御回路で構成され、マイクロコンピュータ４１０入出
力制・御をする。

すなわち、システムコントローラＳＣは、各ユニット１
０，２０，３０，５０，６０および１０よりの割り込み
信号及びフラグ信号をマイクロコンピュータ４１へ与え
、かつ、マイクロコンピュータ４１よりの命令信号およ
びフラグ信号をライン４０ｂおよび４０ｃに送出する。

各ユニットを特定するアドレス信号はマイクロコンピュ
ータ４１よりバッファアンプＢＡ３を介してライン４０
ａＶＣ送出される。

ゲートＧ３は、マイクロコンピュータ４１がライン４０
ａにリードオンリメモリ４３を指定するアドレス信号を
出力し、かつシステムコントローラＳＣがライン４０ｂ
に読出しタイミング信号を出力するときに開となってリ
ードオンリメモリ４３の読出しデータをフラグライン４
０ｃに送出する。

デー）Ｇ４も同様にマイクロコンピュータ４１よりのア
ドレス信号とシステムコントローラＳＣよりのタイミン
グ信号で制御されるが、システムコントローラＳＣが書
込を指定している場合には入力ゲートを開としてフラグ
ライン４０ｃＫ到来する各ユニツＩ・からの状態表示信
号を読み書きメモリ４４に与え、システムコントローラ
ＳＣが読出を指定している場合には出力ゲートを開とし
て、各ユニットのすでに記憶されている状態表示信号を
フラグライン４０ｃに送出する。

スキャナーユニット５０は、ビデオアナログ信号を１ビ
ツトシリーズの画信号に変換し、走査ラインに沿った走
査に同期したパルスを生ずる画像信号処理回路５１、走
査器５２、ピンホールを形成した走査ドラムを駆動する
交流駆動回路５３、原稿を１ライン走査毎に１ステツプ
移動（副走査）させるステップモータ駆動回路５４、走
査器制御入出力回路５５およびインタフェイス５６で構
成される。

プリンタユニット６０は、プリンタ６１、書き込み制御
回路６２、ペーパーカッタを駆動制御する交流駆動回路
６３、ペーパーを１ライン書き込み毎に１ステツプ送る
ステップモータ駆動回路６４、プリンタ制御入出力回路
６５で構成される。

プリンタ６１は、プロッタピンをライン上に多数埋設し
、対向ライン上に複数個の電極プレートセグメントを設
置したプロッタを用いるものであり、１グループのプロ
ッタピンと１つの電極プレートセグメントに選択的にそ
れぞれ３００ｖ程度の電圧を印加することにより、特定
の１個又は複数個のピン位置にあるペーパ一部分に６０
０Ｖ程度の電圧を加えて、その部位のみを帯電させるよ
うになっている。

操作表示ユニット７０は、操作回路Ｔ１、表示回路１２
、ブザー７３、操作入出力回路７４、表示駆動回路７５
およびインタフェイス７６で構成されている。

操作回路７１にある操作が外部より設定されると、その
設定はフラグライン４０ｃを通して中央制御ユニット４
０に入力さへ各ユニットの動作状態の表示が中央制御ユ
ニット４０より命令信号ライン４０ｂを通して操作：表
示ユニット７０に指令される。

したがって、オパレータは操作表示ユニット７０により
ファクシミＩＪ装置の動作を設定し、操作表示ユニット
７０により動作状態を知ることができる。

アドレス信号ライン４０ａ、命令信号ライン ニ４０ｂ
およびフラッグライン４０ｃは、本例ではそれぞれ８本
の信号線で構成される。

したがって、各ラインにおいて２８〜２５６組の各別の
信号を送ることができる。

スキャナユニット５０からは処理信号ライン５０Ｓが、
またプリンタユニット；６０からは処理信号ライン６０
Ｓが交換器８０に導ひかれ、通信信号変換ユニット２０
からは処理信号ライン２０Ｓが交換器８０に導ひかれて
いる。

画信号処理回路ユニット３０からは、処理信号ライン３
０Ｓが交換器８０に導ひかれている。

ライラン３０Ｓにはデータ圧縮・伸張回路３１の送受ラ
インと読み書きメモリ装置３２の送受ラインが含まれる
。

交換器８０は、インタフェイス３６から信号を受けて、
中央制御ユニット４０の命令に従って処４理信号ライン
２０Ｓ、３０Ｓ、５０Ｓおよび６０Ｓの結線回路網を形
成する。

以上に説明した第３図の実施例においては、インタフェ
イス２４，３６，５６および６６すべてを全く同じ構成
のものとし、必要に応じて、各ユニッ）２０．３０およ
び５０〜８０を更に細分してユニット構成としたり、あ
るいは新たなユニットにインタフェイスを付して各ライ
ン４０ａ〜４０ｃに結合できる。

したがって、各ユニットを規格化して、その設定、調整
、取替えを簡単におこなうことができ、ユーザの手元に
ある装置のンテナンスが単純化される。

以上詳細に説明したように、本発明によればファクシミ
リ装置を構成する各ユニットに制御端子および処理信号
端子を備え、各ユニットは制御端子を介して中央制御ユ
ニットのパスラインに並列接続し、かつ各被制御ユニッ
トの処理信号端子を処理信号ラインを介して交換器に結
線し、中央制御ユニットからのユニットを特定するアド
レス信号およびこのユニットに特定動作を命令する命令
信号などの制御信号の送、受は前記パスラインを介して
、画信号又はデータ信号の送、受は前記処理信号ライン
相互間を交換器で選択的に結線しておこなわせる構成と
したので、各ユニット相互の関係が対等となり、各子ニ
ットの互換性が向上し、共通部品が多くなって部品点数
が低減し、各ユニットの設計、品質管理が容易となり、
ファクシミリ装置の機能変更、新規ユニットの追加など
中央処理ユニットのプログラム変更で吸収し得るように
なる。

まだ、試験プログラムなどを中央処理ユニットに備えて
、デパックを簡単におこなうことができる。

ユーザ段階での保守点検、調整も簡単となる。

なお、以上の説明においては、ファクシミリの構成ユニ
ットとして、通信信号変換ユニット、画信号処理回路ユ
ニット、スキャナユニット、プリンタユニット及び操作
表示ユニットをもとに説明したが、これらのユニットは
ファクシミリに全て必ず必要なものではなく、必要に応
じて上述のユニットが省かれることはハうまでもない。

【図面の簡単な説明】

第１図は、従来のファクシミリ装置の一例構成を示すブ
ロック図である。 第２図は、本発明の一実施例を示すブロック図、第３図
は本発明の実施例を更に具体的に示すブロック図である
。 第４図はインタフェイス２４の構成を示すブロック図、
第５図はインタフェイス３６の構成を示すブロック図、
第６図は入出力制御回路４７の構成を示すブロック図で
ある。 なお、図中の同一符号は同−又は相当部分を示す。 １０：回線制御装置、２０：通信信号変換ユニット、２
０Ｓ＝処理信号ライン、２１：変復調器、２２：セカン
ダリデータ入出力回路、２３：変復調制御入出力回路、
２４：インタフェイス、３０：画信号処理回路ユニット
、３０Ｓ：処理信号ライン、３１：データ圧縮・伸張回
路、３２：読み書キメモリ装置、３３：クロックスイッ
チ制御回路、３４：入出力回路、３５：セットアツプデ
ータ入出力回路、３６：インタフェイス、３１ａ：圧縮
回路、３１ｂニブロック構成回路、３１ｃ：同期信号検
出回路、３１ｄ：エラー検出回路、３１ｅ：伸張回路、
４０：中央制御ユニット、４０ａニアドレス信号ライン
、４０ｂ：命令信号ライン、４０ｃ：フラグライン、４
１：マイクロコンピュータ、４２：クロックパルス発生
器、４３：読み出しメモリ装置、４４；読み書きメモリ
装置、４５，４６：アドレスデコーダ、４７：入出力制
御回路、５０：スキャナユニット、５０Ｓ：処理信号ラ
イン、５１：画像信号処理回路、５２：走査器、５３：
ＡＣ駆動回路、５４ニステツプモ一タ駆動回路、５５：
入出力回路、５６：インタフェイス、６０：プリンタユ
ニット、６０Ｓ：処理信号ライン、６１：プリンタ、６
２：書き込み制御回路、６３：ＡＣ駆動回路、６４ニス
テツプモ一タ駆動回路、６５：入出力回路、６６：イン
タフェイス、γ０：操作表示ユニット、７１：操作回路
、１２：表示回路、１３：ブザー、７４：操作入出力回
路、１５：表示駆動回路、Ｔ６：インタフェイス、８０
：交換器。

Claims (1)

【特許請求の範囲】
1. １ プリンタユニット、スキャナユニット、プリンタ、
   スキャナなどの画信号と伝送用のデータ信号の一方を他
   方に交換する画信号処理回路ユニット、前記データ信号
   と電話回線などの伝送路に適合する通信信号の一方を他
   方に交換する通信信号変換ユニット、および、操作表示
   ユニットなどの被制御ユニットと、これら被制御ユニッ
   トに特定の動作を命令する中央制御ユニットよりなり、
   前記被制御ユニットは各々制御端子および処理信号端子
   を備え、前記被制御ユニットは制御端子を介して、前記
   中央制御ユニットのパスラインに並列接続しかつ各被制
   御ユニットの処理信号端子を処理信号ラインを介して交
   換器に結線し、中央制御ユニットからのユニットを特定
   するアドレス信号およびこのユニットに特定動作を命令
   する命令信号などの制御信号の送、受は前記パスライン
   を介して、両信号又はデータ信号の送、受は前記処理信
   号ライン相互間を交換器で選択的に結線しておこなわせ
   る構成としたことを特徴とするファクシミリ装置。