JPH021680A - 通信テスト装置 - Google Patents
通信テスト装置Info
- Publication number
- JPH021680A JPH021680A JP63142444A JP14244488A JPH021680A JP H021680 A JPH021680 A JP H021680A JP 63142444 A JP63142444 A JP 63142444A JP 14244488 A JP14244488 A JP 14244488A JP H021680 A JPH021680 A JP H021680A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- connection information
- circuit
- simulation
- logical circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 55
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000004088 simulation Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は通信テスト装置に関し、特に、テスト機器の
信号形パに応じた論理回路を形成することのできるよう
な通信テスト装置に関する。
信号形パに応じた論理回路を形成することのできるよう
な通信テスト装置に関する。
［従来の技術および発明が解決しようとする課題］従来
より、開発された端末装置等の通信テストを行なうため
の通信テスト装置が知られている。
より、開発された端末装置等の通信テストを行なうため
の通信テスト装置が知られている。
このような通信テスト装置とテストされる端末装置との
間のデータ通信は、規格化された所定の信号形式で行な
われる。−船釣に利用される信号形式には、同期方式、
非同期方式、ＮＲＺ／ＮＲＺ■のエンコーダ方式などが
あり、送受信データのビット形式、同期制御方式、エン
コーダ方式などがそれぞれ異なっている。通信テスト装
置は、汎用性が重要なポイントであり、いずれの信号形
式をもとれることが望ましい。しかしながら、従来の通
信テスト装置は、セットされている論理回路で用いられ
る信号形式と異なる信号形式の端末装置をテストする場
合には、信号形式に応じて論理回路を変更して使用しな
ければならず、不便であった。また、信号形式に応じた
論理回路を予め準備しておかなければならないという問
題点があつ、た。
間のデータ通信は、規格化された所定の信号形式で行な
われる。−船釣に利用される信号形式には、同期方式、
非同期方式、ＮＲＺ／ＮＲＺ■のエンコーダ方式などが
あり、送受信データのビット形式、同期制御方式、エン
コーダ方式などがそれぞれ異なっている。通信テスト装
置は、汎用性が重要なポイントであり、いずれの信号形
式をもとれることが望ましい。しかしながら、従来の通
信テスト装置は、セットされている論理回路で用いられ
る信号形式と異なる信号形式の端末装置をテストする場
合には、信号形式に応じて論理回路を変更して使用しな
ければならず、不便であった。また、信号形式に応じた
論理回路を予め準備しておかなければならないという問
題点があつ、た。
それゆえに、この発明の主たる目的は、ハードウェアを
置換することなく、種々の信号形式の機器の通信テスト
を行なうことのできる通信テスト装置を提供することで
ある。
置換することなく、種々の信号形式の機器の通信テスト
を行なうことのできる通信テスト装置を提供することで
ある。
［課題を解決するための手段］
この発明の通信テスト装置は、外部から与えられる接続
情報に応じて、論理回路を任意に構成可能な論理回路手
段と、予め定める接続情報を論理回路手段に与えて、当
該論理回路手段にテスト機器との信号形式に応じた通信
制御回路を形成させるための通信制御回路形成手段とを
備えて構成される。
情報に応じて、論理回路を任意に構成可能な論理回路手
段と、予め定める接続情報を論理回路手段に与えて、当
該論理回路手段にテスト機器との信号形式に応じた通信
制御回路を形成させるための通信制御回路形成手段とを
備えて構成される。
［作用］
この発明に係る通信テスト装置は、論理回路を任意に構
成可能な論理回路手段に、予め定める接続情報を与えて
、テスト機器との信号形式に応じた通信制御回路を形成
させるようにしている。
成可能な論理回路手段に、予め定める接続情報を与えて
、テスト機器との信号形式に応じた通信制御回路を形成
させるようにしている。
［発明の実施例］
第１図は、この発明の一実施例の通信テスト装置の電気
的構成を示す概略ブロック図である。第１図において、
通信テスト装置１には、ＣＰＵ２が設けられていて、Ｃ
ＰＵ２には、キーボード３゜ＣＲＴデイスプレィ４２通
信制御回路５．外部記憶装置６およびメモリ７が接続さ
れる。ＣＰＵ２はテスト機器が通常使用される際に接続
されるホストコンピュータ等の動作内容をシミュレーシ
ョンするためのものである。キーボード３は、通信テス
トを行なうのに必要なデータなどを人力するためのもの
である。ＣＲＴデイスプレィ４は入力データや通信処理
結果を示すデータなどを表示するものである。通信制御
回路５は、テスト機器と当該テスト機器に接続されるホ
ストコンピュータ等との間で予め取決められている所定
の規格の信号形式で通信を行なうためのものである。通
信制御回路５には、内部論理の内容を外部からプログラ
ムすることのできる論理回路素子（たとえば、ＭＭＩ製
のＬＣＡ）が用いられる。この論理回路素子は、内部に
ＡＮＤ回路、ＯＲ回路、フリップフロップその他の回路
を標準的に備え、その基本回路を任意に接続することが
できるように、接続のための接続情報を外部から論理回
路素子に与えることができる構成とされている。
的構成を示す概略ブロック図である。第１図において、
通信テスト装置１には、ＣＰＵ２が設けられていて、Ｃ
ＰＵ２には、キーボード３゜ＣＲＴデイスプレィ４２通
信制御回路５．外部記憶装置６およびメモリ７が接続さ
れる。ＣＰＵ２はテスト機器が通常使用される際に接続
されるホストコンピュータ等の動作内容をシミュレーシ
ョンするためのものである。キーボード３は、通信テス
トを行なうのに必要なデータなどを人力するためのもの
である。ＣＲＴデイスプレィ４は入力データや通信処理
結果を示すデータなどを表示するものである。通信制御
回路５は、テスト機器と当該テスト機器に接続されるホ
ストコンピュータ等との間で予め取決められている所定
の規格の信号形式で通信を行なうためのものである。通
信制御回路５には、内部論理の内容を外部からプログラ
ムすることのできる論理回路素子（たとえば、ＭＭＩ製
のＬＣＡ）が用いられる。この論理回路素子は、内部に
ＡＮＤ回路、ＯＲ回路、フリップフロップその他の回路
を標準的に備え、その基本回路を任意に接続することが
できるように、接続のための接続情報を外部から論理回
路素子に与えることができる構成とされている。
外部記憶装置６は、ビット形式、同期方式、エンコード
方式などに応じた論理回路素子の接続情報や通信テスト
装置で実行するシミュレーションプログラムなどを記憶
するものである。メモリ７はＣＰＵ２の動作プログラム
を記憶するプログラム記憶領域と、キーボード３から入
力されたデータなどを記憶するデータ記憶領域とを含む
。通信制御回路５はモデム装置等と接続するために、通
信制御回路５との信号レベルを合わせるための外部接続
回路８に接続される。なお、汎用性を持たせるために、
外部接続回路８の代わりに、信号バッファ回路を用い、
実際の通信線との接続のために、別にレベル調整回路を
準備してもよい。
方式などに応じた論理回路素子の接続情報や通信テスト
装置で実行するシミュレーションプログラムなどを記憶
するものである。メモリ７はＣＰＵ２の動作プログラム
を記憶するプログラム記憶領域と、キーボード３から入
力されたデータなどを記憶するデータ記憶領域とを含む
。通信制御回路５はモデム装置等と接続するために、通
信制御回路５との信号レベルを合わせるための外部接続
回路８に接続される。なお、汎用性を持たせるために、
外部接続回路８の代わりに、信号バッファ回路を用い、
実際の通信線との接続のために、別にレベル調整回路を
準備してもよい。
第２図は、この発明の一実施例の動作を説明するための
フロー図である。最初に、通信テスト装置１で実行する
シミュレーションプログラムを外部記憶装置６からロー
ドする。次に、シミュレーションに必要な論理回路素子
の内部接続情報を外部記憶装置６から読出し、論理回路
素子に書込む。
フロー図である。最初に、通信テスト装置１で実行する
シミュレーションプログラムを外部記憶装置６からロー
ドする。次に、シミュレーションに必要な論理回路素子
の内部接続情報を外部記憶装置６から読出し、論理回路
素子に書込む。
内部接続情報はシミュレーション内容に応じて作成され
、前もって外部記憶装置６に記憶されている。通信テス
ト装置１はシミュレーションによりテスト機器のテスト
を行なう。
、前もって外部記憶装置６に記憶されている。通信テス
ト装置１はシミュレーションによりテスト機器のテスト
を行なう。
第３図は第１図に示す通信制御回路５の一例の回路構成
を示す図である。第３図に示す回路は、非同期方式の場
合の概略構成である。非同期方式の場合には、送受信ク
ロックを内部的に作成する必要がある。送信クロック作
成回路１１は、送信データが並列直列変換回路１２に書
込まれた時点から、データを直列回路から送出できるよ
うに動作する。受信クロック発生回路１３は、受信デー
タのスタートビットを検出すると、直列回路にデータを
読込めるようにする。内部状態記憶回路１５は、ＣＰＵ
２で通信状態を読取りかつプログラム処理を行なえるよ
うにする回路であり、送受信データのエラー内容等がわ
かるように作られている。割込制御回路１６は、ＣＰＵ
２の割込みにより送信または受信の動作が完了したこと
や、エラーが発生したことを知らせる。バス接続回路１
７は、ＣＰＵ２に接続するために必要な論理回路である
。例示はしないが、たとえば、同期方式の場合には、送
信クロック作成回路１１および受信りロック作成回路１
３がなくなり、同期制御の信号検出回路が必要となる。
を示す図である。第３図に示す回路は、非同期方式の場
合の概略構成である。非同期方式の場合には、送受信ク
ロックを内部的に作成する必要がある。送信クロック作
成回路１１は、送信データが並列直列変換回路１２に書
込まれた時点から、データを直列回路から送出できるよ
うに動作する。受信クロック発生回路１３は、受信デー
タのスタートビットを検出すると、直列回路にデータを
読込めるようにする。内部状態記憶回路１５は、ＣＰＵ
２で通信状態を読取りかつプログラム処理を行なえるよ
うにする回路であり、送受信データのエラー内容等がわ
かるように作られている。割込制御回路１６は、ＣＰＵ
２の割込みにより送信または受信の動作が完了したこと
や、エラーが発生したことを知らせる。バス接続回路１
７は、ＣＰＵ２に接続するために必要な論理回路である
。例示はしないが、たとえば、同期方式の場合には、送
信クロック作成回路１１および受信りロック作成回路１
３がなくなり、同期制御の信号検出回路が必要となる。
このように、通信方式に合わせて、必要な接続情報を外
部記憶装置に記憶しておき、各通信方式を識別すること
ができるようにしておけば、通信方式を指定するだけで
、論理回路素子へ接続情報が与えられ、それにより、必
要な通信制御回路が得られる。したがって、従来のよう
にチップの変更や物理的な配線の変更を行なうことなく
、種々の信号形式に適用できる通信テスト装置が得られ
る。
部記憶装置に記憶しておき、各通信方式を識別すること
ができるようにしておけば、通信方式を指定するだけで
、論理回路素子へ接続情報が与えられ、それにより、必
要な通信制御回路が得られる。したがって、従来のよう
にチップの変更や物理的な配線の変更を行なうことなく
、種々の信号形式に適用できる通信テスト装置が得られ
る。
［発明の効果］
以上のように、この発明によれば、論理回路を任意に構
成可能な論理回路手段に、予め定める接続情報を与えて
、テスト機器との信号形式に応じた通信制御回路を形成
するようにしたので、通信テスト装置は、１つの通信制
御回路を用意しておくだけで、種々の信号形式に対応可
能となり、通信制御回路の汎用化が図れ、コストを低減
することができる。また、通信テスト装置として使いや
すいものとなる。
成可能な論理回路手段に、予め定める接続情報を与えて
、テスト機器との信号形式に応じた通信制御回路を形成
するようにしたので、通信テスト装置は、１つの通信制
御回路を用意しておくだけで、種々の信号形式に対応可
能となり、通信制御回路の汎用化が図れ、コストを低減
することができる。また、通信テスト装置として使いや
すいものとなる。
第１図はこの発明の一実施例の通信テスト装置の電気的
構成を示す概略ブロック図である。第２図はこの発明の
一実施例の動作を説明するためのフロー図である。第３
図は第１図に示す通信制御回路の一例の回路構成を示す
図である。 図において、１は通信テスト装置、２はＣＰＵ。 ３はキーボード、４はＣＲＴデイスプレィ、５は通信制
御回路、６は外部記憶装置、７はメモリ、８は外部接続
回路を示す。 ◇＼ 第２図
構成を示す概略ブロック図である。第２図はこの発明の
一実施例の動作を説明するためのフロー図である。第３
図は第１図に示す通信制御回路の一例の回路構成を示す
図である。 図において、１は通信テスト装置、２はＣＰＵ。 ３はキーボード、４はＣＲＴデイスプレィ、５は通信制
御回路、６は外部記憶装置、７はメモリ、８は外部接続
回路を示す。 ◇＼ 第２図
Claims (1)
- 【特許請求の範囲】 テスト機器の通信テストを行なうための通信テスト装置
であって、 外部から与えられる接続情報に応じて、論理回路を任意
に構成可能な論理回路手段と、 予め定める接続情報を前記論理回路手段に与えて、前記
論理回路手段に前記テスト機器との信号形式に応じた通
信制御回路を形成させるための通信制御回路形成手段と
を備えた通信テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142444A JPH021680A (ja) | 1988-06-09 | 1988-06-09 | 通信テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142444A JPH021680A (ja) | 1988-06-09 | 1988-06-09 | 通信テスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021680A true JPH021680A (ja) | 1990-01-05 |
Family
ID=15315454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63142444A Pending JPH021680A (ja) | 1988-06-09 | 1988-06-09 | 通信テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054694B2 (en) | 2001-05-30 | 2006-05-30 | Yokogawa Electric Corporation | Process control system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251256A (ja) * | 1988-03-31 | 1989-10-06 | Nec Corp | 端末シュミレータ |
-
1988
- 1988-06-09 JP JP63142444A patent/JPH021680A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251256A (ja) * | 1988-03-31 | 1989-10-06 | Nec Corp | 端末シュミレータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054694B2 (en) | 2001-05-30 | 2006-05-30 | Yokogawa Electric Corporation | Process control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068992A2 (en) | Linked data systems | |
| CN115904835A (zh) | 一种线缆检测方法及服务器 | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| Bruce et al. | Personal digital assistant (PDA) based I2C bus analysis | |
| JPH021680A (ja) | 通信テスト装置 | |
| JPH11282709A (ja) | インサーキットエミュレータ | |
| CN100460876C (zh) | 测试系统及其数据接口转换装置 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| CN111459861B (zh) | 具异质平台的信号传输方法与电路结构 | |
| US20230115051A1 (en) | Direct instrument-to-instrument communication without using a system controller | |
| JP2628311B2 (ja) | マイクロコンピュータ | |
| JPH026772A (ja) | 集積回路 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| CN116654276A (zh) | 一种可复用多系统的fpga测试系统 | |
| KR100387940B1 (ko) | 실시간 데이터 입출력 모사 장치 | |
| JP2944729B2 (ja) | リモートチヤネル装置 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| SU832558A1 (ru) | Устройство дл моделировани цифро-ВыХ Об'ЕКТОВ | |
| JPH02122281A (ja) | ケーブル作成システム | |
| CN116302949A (zh) | 基于mfc框架的三自惯组地面测试系统及方法、存储介质和设备 | |
| JPS6123263A (ja) | 試験方式 | |
| JP2006107071A (ja) | ロジックアナライザ内蔵型電子部品 | |
| JPH04287149A (ja) | シリアルデータ通信方式 | |
| JPH04289474A (ja) | 半導体集積回路 | |
| Masuda et al. | Development of a custom LSI for industrial data communication |