CN116654276A - 一种可复用多系统的fpga测试系统 - Google Patents

Abstract

本发明公开了一种可复用多系统的FPGA测试系统，其中，FPGA测试设备包括机箱，机箱内的1个主控模块、至少1个数据收发模块和时钟模块，分别与每个数据收发模块相连接的适配器模块；FPGA测试设备的每个适配器模块通过专用连接器连接到待测FPGA的引脚，将数据收发模块中待发送的数据传输到待测FPGA，将待测FPGA输出的数据传输到数据收发模块后进行验证；时钟模块通过时钟专用接口连接到待测FPGA，通过时钟专用接口将生成的时钟传输到待测FPGA，使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并输出。本发明技术方案解决了现有FPGA测试环境在目标板上能被测试的FPGA需求数量有限，从而导致适航置信度有限的问题。

Description

一种可复用多系统的FPGA测试系统

技术领域

本发明涉及但不限于民用航空FPGA验证技术领域，尤指一种可复用多系统的FPGA测试系统。

背景技术

民用航空中FPGA的验证依据DO-254标准展开，评审、分析及测试是其验证方法，其中测试具有最高适航置信度，因此FPGA需求应尽可能多的被测试所覆盖。要运用测试的方法必须要有实物测试环境，测试环境设计的好坏和生产的速度直接影响着整个测试工作的效率。

FPGA为可编程逻辑器件，可反复编程，具有很好的灵活性，它主要用于实现一些复杂的功能，被广泛应用于航空领域。飞机具有多个系统，每个系统实现不一样的功能，所用到的FPGA所承载的功能也不一样。对于飞机制造企业而言，如果不同的系统或者子系统都建设不同的测试环境，其成本和时间都难以被接受。

现有FPGA测试环境是由FPGA所在的电路板(即目标板)及测试软件所组成。现有FPGA测试环境存在以下问题：一方面，由于目标板设计时更多的是考虑满足设计需求，板上可供FPGA测量的引脚不会太多；为了更好的测试FPGA功能和性能，FPGA测试时还会用到逻辑分析仪等仪器，但目标板上不会留有可供测量的连接器，导致实际上FPGA很多信号很难被测量到；另一方面，测试软件是在产品软件的基础上进行开发，FPGA测试时有些异常激励无法产生。因此可以看出在目标板上能被测试的FPGA需求不多，导致适航置信度有限。

发明内容

本发明的目的：为了解决上述技术问题，本发明实施例提供一种可复用多系统的FPGA测试系统，以解决现有FPGA测试环境在目标板上能被测试的FPGA需求数量有限，从而导致适航置信度有限的问题。

本发明的技术方案：本发明实施例提供一种可复用多系统的FPGA测试系统，包括：FPGA测试设备、待测FPGA和专用连接器；

其中，所述FPGA测试设备包括机箱，以及通过机箱插槽插接在机箱内的1个主控模块、至少1个数据收发模块和时钟模块，以及分别与每个数据收发模块相连接的适配器模块；

所述FPGA测试设备的每个适配器模块通过专用连接器连接到待测FPGA的引脚，用于将数据收发模块中待发送的数据传输到待测FPGA，还用于将待测FPGA输出的数据传输到数据收发模块后进行验证；

所述时钟模块通过时钟专用接口连接到所述待测FPGA，用于生成指定频率的时钟，并通过时钟专用接口将时钟传输到待测FPGA，以使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并通过专用连接器输出。

可选地，如上所述的可复用多系统的FPGA测试系统中，

所述FPGA测试设备中，每个适配器模块设置有上有32个单端通路和16个低电压差分信号通路；

与每个适配器模块相连接的数据收发模块，用于控制本数据收发模块、以及对应连接的适配器模块、专用连接器到待测FPAG的数据流方向，所述数据流方向为单向发送、单向接收或双向。

可选地，如上所述的可复用多系统的FPGA测试系统中，

所述可复用多系统的FPGA测试系统的测试过程包括：

步骤1，FPGA测试设备将要发送的数据通过主控模块传输到的数据收发模块上，由数据收发模块转化为时序数据，然后通过对应适配器模块上的通用接口传输到对应的专用连接器上；其中，当时序数据包括不同类型的时序数据时，可根据需要配置不同类型数据发送的先后顺序；

步骤2，通过FPGA测试设备的界面发送指定频率的时钟到时钟模块，由该时钟模块产生指定频率的时钟，并通过射频同轴线传输到验证板的专用时钟接口；若产生多路时钟，则多路时钟间的相位可进行配置；

步骤3，专用时钟接口上的时钟与专用连接器上的时序数据在待测FPGA接收中形成了完整的FPGA输入数据，由待测FPGA将至少2路FPGA输入数据处理后生成FPGA输出数据，并通过专用连接器输出。

可选地，如上所述的可复用多系统的FPGA测试系统中，所述可复用多系统的FPGA测试系统的测试过程的步骤3中，通过专用连接器输出的FPGA输出数据由对应适配器模块传输到数据收发模块进行解析，并传输给主控模块。

可选地，如上所述的可复用多系统的FPGA测试系统中，

所述FPGA测试系统中，从待测FPGA上引出FPGA输入输出接口到专用连接器上形成验证板，使得该验证板能与FPGA测试设备进行连接和可直接用逻辑分析仪进行测量；所述时钟专用接口设置在验证板上；

所述FPGA测试设备和验证板形成FPGA测试系统的第一种组成结构。

可选地，如上所述的可复用多系统的FPGA测试系统中，还包括：专用引脚测量板，所述专用引脚测量板与用于输出FPGA输出数据的专用连接器连接；所述FPGA测试设备、验证板和专用引脚测量板形成FPGA测试系统的第二种组成结构；

所述可复用多系统的FPGA测试系统的测试过程的步骤3中，

通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

可选地，如上所述的可复用多系统的FPGA测试系统中，所述待测FPGA位于FPGA目标板中，所述FPGA测试系统还包括：多对目标板连接器和转接板，每对目标板连接器分别用于连接FPGA目标板和转接板；

所述转接板中包括转换电路、分别连接到转换电路上的专用连接器和时钟专用接口，位于转接板中的目标板连接器分别连接到转换电路；

所述FPGA测试设备、FPGA目标板和转换板形成FPGA测试系统的第三种组成结构。

可选地，如上所述的可复用多系统的FPGA测试系统中，还包括：专用引脚测量板，所述专用引脚测量板与用于输出FPGA输出数据的专用连接器连接；

所述FPGA测试设备、FPGA目标板、转换板和专用引脚测量板形成FPGA测试系统的第四种组成结构；

所述可复用多系统的FPGA测试系统的测试过程的步骤3中，

通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

可选地，如上所述的可复用多系统的FPGA测试系统中，

所述专用时钟接口的数量与数据收发模块所发送的带时钟数据的数据类型的数量相等；

不同专用时钟接口用于接收同一个或不同时钟模块所发生的时钟，多个时钟模块用于发送频率不同、相位不同的时钟，同一时钟模块用于发送频率和相位均相同，或者频率相同、相位不同的时钟。

本发明的有益效果：本发明实施例提供一种可复用多系统的FPGA测试系统，一方面，采用FPGA测试设备、待测FPGA和专用连接器的主体结构，其中的FPGA测试设备中每个适配器模块通过专用连接器连接到待测FPGA的引脚，可以将数据收发模块中待发送的数据传输到待测FPGA，还可以将待测FPGA输出的数据传输到数据收发模块后进行验证，时钟模块通过时钟专用接口连接到所述待测FPGA，时钟模块通过时钟专用接口将生成的指定频率时钟传输到待测FPGA，以使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并通过专用连接器输出，以实现对待测FPGA的验证；另一方面，通过FPGA测试设备，待测FPGA、专用连接器、时钟专用接口，以及配合使用的专用引脚测量板和外部测量仪器可以形成4种组成结构的测试系统。

本发明实施例提供的测试系统的4种组成结构均能实现对FPGA的测试，关键在于适配器模块提供了通用的接口，支持各种信号在上面进行传输，同时可对FPGA的输出引脚上的信号都能进行测量，因此测试环境的设计方法能够在不同项目、不同系统间使用。本发明实施例具体提供出一种符合DO-254要求的FPGA测试系统，采用该FPGA测试系统可在多个系统、多个项目中的FPGA验证中进行复用，对于项目降低成本、提高效率、缩短研制时间有着很大的价值。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例提供的可复用多系统的FPGA测试系统中构型1的结构示意图；

图2为本发明实施例提供的可复用多系统的FPGA测试系统中构型2的结构示意图；

图3为本发明实施例提供的可复用多系统的FPGA测试系统中构型3的结构示意图；

图4为本发明实施例提供的可复用多系统的FPGA测试系统中构型4的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

上述背景技术中已经说明，现有FPGA测试环境在目标板上能被测试的FPGA需求数量有限，从而导致适航置信度有限的问题。对此，设计出既能满足民用航空FPGA测试的适航要求，又能降低时间和成本的测试环境对FPGA验证非常有益。另外，如果测试环境在某种程度上可以进行复用，就能达到目标。

本发明实施例提供一种可复用多系统的FPGA测试系统构建方法，采用该构建方法所构建出的FPGA测试系统既能满足尽可能多的在实际环境中测试FPGA需求，很好的满足适航要求；对于不同的系统间的测试，可以在短时间内通过尽可能少的更改FPGA测试系统的硬件、或/和只开发软件的方式实现测试，达到缩短研制时间和降低成本的功效。

本发明提供以下几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

本发明实施例提供一种可复用多系统的FPGA测试系统，图1为本发明实施例提供的可复用多系统的FPGA测试系统中构型1的结构示意图，图2为本发明实施例提供的可复用多系统的FPGA测试系统中构型2的结构示意图，图3为本发明实施例提供的可复用多系统的FPGA测试系统中构型3的结构示意图，图4为本发明实施例提供的可复用多系统的FPGA测试系统中构型4的结构示意图。其中，图1和图2所示构型1和构型2采用验证板的结构形式，图3和图4所示构型3和构型4采用转接板的结构形式。

参照图1到图4所示，本发明实施例提供的可复用多系统的FPGA测试系统包括：FPGA测试设备、待测FPGA和专用连接器。

本发明实施例中的FPGA测试设备包括1个机箱(该机箱中具有多个槽位)，以及通过机箱插槽插接在机箱内的1个主控模块、至少1个数据收发模块和高精度时钟模块，以及分别与每个数据收发模块相连接的适配器模块。

本发明实施例中的FPGA测试设备的每个适配器模块通过专用连接器连接到待测FPGA的引脚，用于将数据收发模块中待发送的数据传输到待测FPGA，还用于将待测FPGA输出的数据传输到数据收发模块后进行验证。

本发明实施例中的时钟模块通过时钟专用接口连接到所述待测FPGA，用于生成指定频率的时钟，并通过时钟专用接口将时钟传输到待测FPGA，以使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并通过专用连接器输出。

本发明实施例中，FPGA测试设备是软硬件组成的设备，软件根据FPGA功能开发，硬件提供通用性通路，可在多系统间复用。具体实施中，每个适配器模块设置有上有32个单端通路和16个低电压差分信号通路。

与每个适配器模块相连接的数据收发模块，可以控制本数据收发模块、以及对应连接的适配器模块、专用连接器到待测FPAG的数据流方向，所述数据流方向为单向发送、单向接收或双向。

本发明实施例提供的可复用多系统的FPGA测试系统的测试过程包括：

步骤1，FPGA测试设备将要发送的数据通过主控模块传输到的数据收发模块上，由数据收发模块转化为时序数据，然后通过对应适配器模块上的通用接口传输到对应的专用连接器上；其中，当时序数据包括不同类型的时序数据时，可根据需要配置不同类型数据发送的先后顺序；

步骤2，通过FPGA测试设备的界面发送指定频率的时钟到时钟模块，由该时钟模块产生指定频率的时钟，并通过射频同轴线传输到验证板的专用时钟接口；若产生多路时钟，则多路时钟间的相位可进行配置；

步骤3，专用时钟接口上的时钟与专用连接器上的时序数据在待测FPGA接收中形成了完整的FPGA输入数据，由待测FPGA将至少2路FPGA输入数据处理后生成FPGA输出数据，并通过专用连接器输出。

该步骤3中，通过专用连接器输出的FPGA输出数据由对应适配器模块传输到数据收发模块进行解析，并传输给主控模块。

在本发明实施例的一种实现方式中，如图1所示FPGA测试系统中，从待测FPGA上引出FPGA输入输出接口到专用连接器上形成验证板，使得该验证板能与FPGA测试设备进行连接和可直接用逻辑分析仪进行测量；所述时钟专用接口设置在验证板上。

该实现方式中，FPGA测试设备和验证板形成FPGA测试系统的第一种组成结构，即图1所示的构型1。

在本发明实施例的一种实现方式中，如图2所示，在图1所示构型1的基础上FPGA测试系统还包括：专用引脚测量板，该专用引脚测量板与用于输出FPGA输出数据的专用连接器连接。

该实现方式中，FPGA测试设备、验证板和专用引脚测量板形成FPGA测试系统的第二种组成结构，即图2所示的构型2。

相应地，该构型2所示的可复用多系统的FPGA测试系统的测试过程的步骤3中，通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

在本发明实施例的一种实现方式中，如图3所示FPGA测试系统中，待测FPGA位于FPGA目标板中，该FPGA测试系统还包括：多对目标板连接器和转接板，每对目标板连接器分别用于连接FPGA目标板和转接板。

其中，转接板中包括转换电路、分别连接到转换电路上的专用连接器和时钟专用接口，位于转接板中的目标板连接器分别连接到转换电路。

该实现方式中，FPGA测试设备、FPGA目标板和转换板形成FPGA测试系统的第三种组成结构，即图3所示的构型3。

在本发明实施例的一种实现方式中，如图4所示，在图3所示构型1的基础上FPGA测试系统还包括：专用引脚测量板，该专用引脚测量板与用于输出FPGA输出数据的专用连接器连接。

该实现方式中，FPGA测试设备、FPGA目标板、转换板和专用引脚测量板形成FPGA测试系统的第四种组成结构，即图4所示的构型4。

相应地，该构型4所示的可复用多系统的FPGA测试系统的测试过程的步骤3中，通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

需要说明的是，本发明实施例中专用时钟接口的数量与数据收发模块所发送的带时钟数据的数据类型的数量相等；

不同专用时钟接口用于接收同一个或不同时钟模块所发生的时钟，多个时钟模块用于发送频率不同、相位不同的时钟，同一时钟模块用于发送频率和相位均相同，或者频率相同、相位不同的时钟。

本发明实施例提供的可复用多系统的FPGA测试系统提供了上述4种构型形式，主要分为以下组成结构：

(1)FPGA测试设备、验证板的组成结构；

(2)FPGA测试设备、目标板，用于连接FPGA测试设备与目标板的转接板三者间的组成结构。

上述两种组成结构均可叠加专用引脚测量板和外部测量仪器。

以下上述两种组成结构中各部件进行说明：

1)FPGA测试设备是软硬件组成的设备，软件根据FPGA功能开发，硬件提供通用性通路，可在多系统间复用。

2)验证板是基于FPGA所在目标板进行开发的电路板，在尽可能保持原有目标板布局布线不变、且FPGA输入输出接口时序一定不变的情况下，对目标板进行改动，从待测FPGA上引出FPGA输入输出接口到专用连接器上形成验证板，使得该验证板能与FPGA测试设备进行连接和可直接用逻辑分析仪进行测量。

3)转接板是基于FPGA目标板和FPGA测试设备开发的电路板，用于在FPGA目标板和FPGA测试设备之间进行接口转换。

4)FPGA测试设备硬件包括1个机箱(多个槽位)、1块主控模块、多块数据收发模块、与数据收发模块对应的多个适配器模块，多个高精度时钟模板。

其中，FPGA测试设备中数据收发模块实现待测FPGA逻辑输入数据时序的生成、输出数据时序的解析及数据存储。

FPGA测试设备中适配器模块和时钟模块是多系统多项目间复用的关键。适配器模块对外的接口(除时钟)为GPIO接口(通用型输入输出单端接口)和LVDS差分对接口；1个时钟模块可配置产生多路高精度时钟并可对时钟频率进行配置，多个时钟模块可在不同数据收发模块间产生同步时钟。

其中，专用连接器和FPGA测试设备中适配器模块之间的接口为通用接口，例如为GPIO接口。

本发明实施例提供的可复用多系统的FPGA测试系统，一方面，采用FPGA测试设备、待测FPGA和专用连接器的主体结构，其中的FPGA测试设备中每个适配器模块通过专用连接器连接到待测FPGA的引脚，可以将数据收发模块中待发送的数据传输到待测FPGA，还可以将待测FPGA输出的数据传输到数据收发模块后进行验证，时钟模块通过时钟专用接口连接到所述待测FPGA，时钟模块通过时钟专用接口将生成的指定频率时钟传输到待测FPGA，以使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并通过专用连接器输出，以实现对待测FPGA的验证；另一方面，通过FPGA测试设备，待测FPGA、专用连接器、时钟专用接口，以及配合使用的专用引脚测量板和外部测量仪器可以形成4种组成结构的测试系统。

本发明实施例提供的测试系统的4种组成结构均能实现对FPGA的测试，关键在于适配器模块提供了通用的接口，支持各种信号在上面进行传输，同时可对FPGA的输出引脚上的信号都能进行测量，因此测试环境的设计方法能够在不同项目、不同系统间使用。本发明实施例具体提供出一种符合DO-254要求的FPGA测试系统，采用该FPGA测试系统可在多个系统、多个项目中的FPGA验证中进行复用，对于项目降低成本、提高效率、缩短研制时间有着很大的价值。

以下通过一些具体实施示例对本发明实施例提供的可复用多系统的FPGA测试系统的实施方式进行说明。

可复用多系统的FPGA测试系统的组成结构包括4种，可以分为2类，图1为FPGA测试设备、验证板的组成结构，图2为FPGA测试设备、验证板和专用引脚测量板的组成结构，图3为FPGA测试设备与转接板、目标板的组成结构，图3为FPGA测试设备、转接板、目标板和专用引脚测量板的组成结构。

上述4中组成结构中FPGA测试设备的结构设计相同。

FPGA测试设备上的硬件组成包括：

1)1个PIXE机箱，有9个插槽，USB接口，电源开关，可连接外部供电，显示器等。

2)1块主控模块，含有CPU，用于控制整个收发数据的过程。

3)4块数据收发模块，这4块数据收发模块为相同类型的板卡，板上带有FPGA和存储器，可将要发送的数据转化为待测FPGA的时序数据，在此过程中可将部分数据如SPI数据或者rgb视频数据进行缓存然后再发送，可控制SPI数据和rgb数据发送间隔的目的，从而可保证两者发送时间间隔的可配置；另外，还可将接收到的时序数据转换为不带时序的数据。

4)4块适配器模块，这4块适配器模块为相同的类型板卡，每块板卡上有32个最高速率可达300Mbps单端通路和16个低电压差分信号(LVDS)通路。

5)1个时钟模块，输出2个时钟频率或者相同频率但相位不同的时钟，可进行配置。

FPGA测试设备上的软件是根据FPGA需求控制发送和接收数据的内容和顺序，是否需要配置等功能。

本发明实施示例中的目标板是FPGA所在的实际电路板产品。

本发明实施示例中的验证板基于目标板开发，在保持FPGA外围接口时序不变的情况下，提供了时钟专用接口1和时钟专用接口2、4个相同类型的专用连接器。

以图2所示组成结构为例，该组成结构为FPGA测试设备、验证板和专用引脚量试板组成的测试系统，FPGA测试设备、验证板和专用引脚量试板之间的数据流向如下：

1)FPGA测试设备将要发送的数据(数据可以在显示界面上显示)通过主控模块传输到对应的数据收发模块1，转化为28bit rgb视频时序数据(2bit行场同步数据，1bit视频数据有无标志，1bit像素数据有效标志和24bit像素数据)和4bit spi时序数据(根据通路的不同确定有无4bit spi时序数据)，然后通过对应适配器模块1上的通用接口传输到验证板的连接器1上，其中28bit rgb视频时序数据和4bit spi时序数据可根据需要配置发送先后顺序。

2)FPGA测试设备从显示界面将要发送的数据通过主控模块传输到对应的数据收发模块2，转化为28bit rgb视频时序数据(2bit行场同步数据，1bit视频数据有无标志，1bit像素数据有效标志和24bit像素数据)，然后通过对应适配器模块2上的通用接口传输到验证板的连接器2上。

3)通过FPGA测试设备的界面发送119Mhz频率的时钟到时钟模块1，该时钟模块1产生2路119Mhz频率的时钟并通过射频同轴线传输到验证板的专用时钟接口1和专用时钟接口2，2路时钟间的相位可进行调整。

3)验证板上专用时钟接口1上的时钟与专用连接器1上的视频时序数据在待测FPGA接收端形成了完整的rgb视频数据。

4)验证板上专用时钟接口2上的时钟与专用连接器2上的视频时序数据在待测FPGA接收端形成了完整的rgb视频数据。

5)待测FPGA将2路输入rgb视频数据进行处理后输出1路rgb视频数据(包括28bitrgb时序数据+1bit 119MHz时钟数据)和1路lvds数据，分别通过连接器3和4传输到FPGA测试设备适配器模块3和适配器模块4。在数据收发模块3和数据收发模块4中解析出待测FPGA的输出数据内容。

6)专用引脚测量板可与验证板上用于接收待测FPGA输出数据的连接器(例如连接器3和4)进行连接，该板子上的信号可被测量，例如采用逻辑分析仪或示波器进行测量。

7)验证板上设计出10个专用测测试引脚，用于引出验证板上的测试点，用于测量FPGA内部或者引脚上的一些特殊信号。

以图3所示组成结构为例，该组成结构为FPGA测试设备、目标板和转接板组成的测试系统，该组成结构与上述图2的区别在于，FPGA测试设备的连接从验证板转换成了转接板，不再使用验证板和专用引脚测量板，直接使用FPGA目标板，FPGA的数据测量主要在转接板上进行。转接板实现了FPGA测试设备和目标板之间接口类型的转换。

需要说明的是，本发明实施例提供的四种测试系统的组成结构均能实现对FPGA的测试，关键在于适配器模块提供了通用的接口，支持各种信号在上面进行传输，同时可对FPGA的输出引脚上的信号都能进行测量，因此测试环境的设计方法能够在不同项目、不同系统间使用。

虽然本发明所揭露的实施方式如上，但内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种可复用多系统的FPGA测试系统，其特征在于，所述FPGA测试系统包括：FPGA测试设备、待测FPGA和专用连接器；

其中，所述FPGA测试设备包括机箱，以及通过机箱插槽插接在机箱内的1个主控模块、至少1个数据收发模块和时钟模块，以及分别与每个数据收发模块相连接的适配器模块；

所述FPGA测试设备的每个适配器模块通过专用连接器连接到待测FPGA的引脚，用于将数据收发模块中待发送的数据传输到待测FPGA，还用于将待测FPGA输出的数据传输到数据收发模块后进行验证；

所述时钟模块通过时钟专用接口连接到所述待测FPGA，用于生成指定频率的时钟，并通过时钟专用接口将时钟传输到待测FPGA，以使得待测FPGA对从专用连接器接收到的数据和从时钟模块接收到的时钟进行处理，生成输出数据并通过专用连接器输出。

2.根据权利要求1所述的可复用多系统的FPGA测试系统，其特征在于，

所述FPGA测试设备中，每个适配器模块设置有上有32个单端通路和16个低电压差分信号通路；

与每个适配器模块相连接的数据收发模块，用于控制本数据收发模块、以及对应连接的适配器模块、专用连接器到待测FPAG的数据流方向，所述数据流方向为单向发送、单向接收或双向。

3.根据权利要求2所述的可复用多系统的FPGA测试系统，其特征在于，

所述可复用多系统的FPGA测试系统的测试过程包括：

步骤1，FPGA测试设备将要发送的数据通过主控模块传输到的数据收发模块上，由数据收发模块转化为时序数据，然后通过对应适配器模块上的通用接口传输到对应的专用连接器上；其中，当时序数据包括不同类型的时序数据时，可根据需要配置不同类型数据发送的先后顺序；

步骤2，通过FPGA测试设备的界面发送指定频率的时钟到时钟模块，由该时钟模块产生指定频率的时钟，并通过射频同轴线传输到验证板的专用时钟接口；若产生多路时钟，则多路时钟间的相位可进行配置；

步骤3，专用时钟接口上的时钟与专用连接器上的时序数据在待测FPGA接收中形成了完整的FPGA输入数据，由待测FPGA将至少2路FPGA输入数据处理后生成FPGA输出数据，并通过专用连接器输出。

4.根据权利要求3所述的可复用多系统的FPGA测试系统，其特征在于，

所述可复用多系统的FPGA测试系统的测试过程的步骤3中，通过专用连接器输出的FPGA输出数据由对应适配器模块传输到数据收发模块进行解析，并传输给主控模块。

5.根据权利要求3所述的可复用多系统的FPGA测试系统，其特征在于，

所述FPGA测试系统中，从待测FPGA上引出FPGA输入输出接口到专用连接器上形成验证板，使得该验证板能与FPGA测试设备进行连接和可直接用逻辑分析仪进行测量；所述时钟专用接口设置在验证板上；

所述FPGA测试设备和验证板形成FPGA测试系统的第一种组成结构。

6.根据权利要求5所述的可复用多系统的FPGA测试系统，其特征在于，还包括：专用引脚测量板，所述专用引脚测量板与用于输出FPGA输出数据的专用连接器连接；所述FPGA测试设备、验证板和专用引脚测量板形成FPGA测试系统的第二种组成结构；

所述可复用多系统的FPGA测试系统的测试过程的步骤3中，

通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

7.根据权利要求3所述的可复用多系统的FPGA测试系统，其特征在于，所述待测FPGA位于FPGA目标板中，所述FPGA测试系统还包括：多对目标板连接器和转接板，每对目标板连接器分别用于连接FPGA目标板和转接板；

所述转接板中包括转换电路、分别连接到转换电路上的专用连接器和时钟专用接口，位于转接板中的目标板连接器分别连接到转换电路；

所述FPGA测试设备、FPGA目标板和转换板形成FPGA测试系统的第三种组成结构。

8.根据权利要求7所述的可复用多系统的FPGA测试系统，其特征在于，还包括：专用引脚测量板，所述专用引脚测量板与用于输出FPGA输出数据的专用连接器连接；

所述FPGA测试设备、FPGA目标板、转换板和专用引脚测量板形成FPGA测试系统的第四种组成结构；

所述可复用多系统的FPGA测试系统的测试过程的步骤3中，

通过专用连接器输出的FPGA输出数据由专用引脚测量板传输给外部测量仪器。

9.根据权利要求1～8中任一项所述的可复用多系统的FPGA测试系统，其特征在于，

所述专用时钟接口的数量与数据收发模块所发送的带时钟数据的数据类型的数量相等；

不同专用时钟接口用于接收同一个或不同时钟模块所发生的时钟，多个时钟模块用于发送频率不同、相位不同的时钟，同一时钟模块用于发送频率和相位均相同，或者频率相同、相位不同的时钟。