JPH08161476A - インターフェース用検査装置 - Google Patents
インターフェース用検査装置Info
- Publication number
- JPH08161476A JPH08161476A JP7108894A JP10889495A JPH08161476A JP H08161476 A JPH08161476 A JP H08161476A JP 7108894 A JP7108894 A JP 7108894A JP 10889495 A JP10889495 A JP 10889495A JP H08161476 A JPH08161476 A JP H08161476A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- inspection
- inspection device
- circuit
- camera unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 6
- 238000007689 inspection Methods 0.000 claims description 40
- 230000006978 adaptation Effects 0.000 abstract description 2
- 238000003780 insertion Methods 0.000 abstract 2
- 230000037431 insertion Effects 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011157 data evaluation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】
【目的】 Ｘ線診断装置の画像再生装置とカメラユニッ
トとの間のインターフェースを容易に様々な面から検査
できるようにする。 【構成】 検査すべき要素のデータ線路（５）および制
御線路（６）のインターフェース用検査装置であって、
回路装置（３）とコンピュータ（４）が設けられてお
り、前記回路装置（３）は、差込接続部（１１、１２、
１７〜１９）と、当該差込接続部接続されたレベル変換
器（１３〜１６、２０〜２２）と、フレキシブル論理回
路を備えた構成素子（１０）と、記憶手段（２５〜２
７）と、リセット論理回路（２９）とを有し、前記フレ
キシブル論理回路は、データ線路（５）および制御線路
（６）に伝送されるデータを評価するためのものであ
り、前記コンピュータはインターフェース（２３）を介
して回路装置（３）に接続されており、かつ評価結果を
出力するためのものであり、フレキシブル論理回路を備
えた構成素子（１０）にはコンピュータ（４）によって
その適用に相応する検査モジュールがロードされる。
トとの間のインターフェースを容易に様々な面から検査
できるようにする。 【構成】 検査すべき要素のデータ線路（５）および制
御線路（６）のインターフェース用検査装置であって、
回路装置（３）とコンピュータ（４）が設けられてお
り、前記回路装置（３）は、差込接続部（１１、１２、
１７〜１９）と、当該差込接続部接続されたレベル変換
器（１３〜１６、２０〜２２）と、フレキシブル論理回
路を備えた構成素子（１０）と、記憶手段（２５〜２
７）と、リセット論理回路（２９）とを有し、前記フレ
キシブル論理回路は、データ線路（５）および制御線路
（６）に伝送されるデータを評価するためのものであ
り、前記コンピュータはインターフェース（２３）を介
して回路装置（３）に接続されており、かつ評価結果を
出力するためのものであり、フレキシブル論理回路を備
えた構成素子（１０）にはコンピュータ（４）によって
その適用に相応する検査モジュールがロードされる。
Description
【０００１】
【産業上の利用分野】本発明は、検査すべき要素のデー
タ線路および制御線路のインターフェース用検査装置に
関する。
タ線路および制御線路のインターフェース用検査装置に
関する。
【０００２】
【従来の技術】この種の検査装置は、命令の表示に用い
られる。この命令を、要素、すなわちＸ線診断装置の場
合は例えば画像再生装置およびカメラユニットが相互に
交換する。
られる。この命令を、要素、すなわちＸ線診断装置の場
合は例えば画像再生装置およびカメラユニットが相互に
交換する。
【０００３】刊行物Ｅｌｅｋｔｒｏｎｉｋ，Ｎｒ．８、
１９８７年４月１６日、１０６から１０８頁には、ＰＣ
用の論理分析器付属セットが記載されている。ここでは
データが走査され、記憶される。さらに処理するためデ
ータはまとめてＰＣに伝送される。この論理分析器付属
セットによって、電気信号をコンピュータのモニタにオ
シロスコープのように再生することができる。表示され
た信号の解釈はユーザーに任されている。
１９８７年４月１６日、１０６から１０８頁には、ＰＣ
用の論理分析器付属セットが記載されている。ここでは
データが走査され、記憶される。さらに処理するためデ
ータはまとめてＰＣに伝送される。この論理分析器付属
セットによって、電気信号をコンピュータのモニタにオ
シロスコープのように再生することができる。表示され
た信号の解釈はユーザーに任されている。
【０００４】ドイツ連邦共和国公開特許第３９３３２２
２号には、測定装置が記載されている。この測定装置は
個別の測定モジュールおよび指示装置からなる。種々異
なる機能を有する個別の測定モジュールは選択的に使用
することができる。ＰＣには測定モジュールを制御する
ための測定プログラムが記憶されている。
２号には、測定装置が記載されている。この測定装置は
個別の測定モジュールおよび指示装置からなる。種々異
なる機能を有する個別の測定モジュールは選択的に使用
することができる。ＰＣには測定モジュールを制御する
ための測定プログラムが記憶されている。
【０００５】刊行物Ｅｌｅｋｔｒｏｎｉｋ，２１／１９
９２には、特別の論理分析器としてバス分析器が記載さ
れている。論理分析器は所定のトリガ条件に制限され
る。
９２には、特別の論理分析器としてバス分析器が記載さ
れている。論理分析器は所定のトリガ条件に制限され
る。
【０００６】刊行物“Ｅｌｅｋｔｒｏｎｉｋ Ｉｎｆｏ
ｒｍａｔｉｏｎｅｎ”，Ｎｒ．４、１９８１年、２６１
頁には、生産情報において特別の検査装置と、データバ
スに対するシミュレータが記載されている。検査装置は
相互対話によって再プログラミングされる。組み込まれ
た受像管を介してデータを表示することができる。同様
に内部シミュレータはシミュレーションプログラム用の
別個のメモリにより作動される。
ｒｍａｔｉｏｎｅｎ”，Ｎｒ．４、１９８１年、２６１
頁には、生産情報において特別の検査装置と、データバ
スに対するシミュレータが記載されている。検査装置は
相互対話によって再プログラミングされる。組み込まれ
た受像管を介してデータを表示することができる。同様
に内部シミュレータはシミュレーションプログラム用の
別個のメモリにより作動される。
【０００７】しかし画像データの検査、伝送された命令
の評価および個々の機器のシミュレーション、並びに種
々異なる評価機能への簡単な適合はこの種の検査装置で
は行うことができない。
の評価および個々の機器のシミュレーション、並びに種
々異なる評価機能への簡単な適合はこの種の検査装置で
は行うことができない。
【０００８】
【発明が解決しようとする課題】本発明の課題は、冒頭
に述べた形式の検査装置を、Ｘ線診断装置の画像再生装
置とカメラユニットとの間のインターフェースを容易に
多様に検査できるように構成することである。
に述べた形式の検査装置を、Ｘ線診断装置の画像再生装
置とカメラユニットとの間のインターフェースを容易に
多様に検査できるように構成することである。
【０００９】
【課題を解決するための手段】上記課題は本発明によ
り、解決される。
り、解決される。
【００１０】このような構成により、ＩＢＭ互換性パー
ソナルコンピュータにより使用することのできる簡単な
検査装置が得られる。この検査措置は、画像データのイ
ンターフェースと制御命令用のインターフェースを評価
するためのハードウェアを含む。この制御命令はそれぞ
れ所望の操作ソフトウェアおよび評価ソフトウェアによ
りロードすることができる。
ソナルコンピュータにより使用することのできる簡単な
検査装置が得られる。この検査措置は、画像データのイ
ンターフェースと制御命令用のインターフェースを評価
するためのハードウェアを含む。この制御命令はそれぞ
れ所望の操作ソフトウェアおよび評価ソフトウェアによ
りロードすることができる。
【００１１】本来の画像データ流はすでに回路装置で評
価され形成されるが、制御データおよび命令データはコ
ンピュータで初めて処理される。両方のデータ流は共通
のデータ流で回路装置とコンピュータの間に交換され
る。
価され形成されるが、制御データおよび命令データはコ
ンピュータで初めて処理される。両方のデータ流は共通
のデータ流で回路装置とコンピュータの間に交換され
る。
【００１２】回路装置はプロセッサを有しない。プロト
コル評価、形成およびデータ交換の評価はもっぱらフレ
キシブル論理回路を有する構成素子のハードウェアで行
われる。このハードウェアは記憶可能なゲートアレイ、
いわゆるフレキシブル論理素子マトリクス（ＦＬＥＸ）
である。
コル評価、形成およびデータ交換の評価はもっぱらフレ
キシブル論理回路を有する構成素子のハードウェアで行
われる。このハードウェアは記憶可能なゲートアレイ、
いわゆるフレキシブル論理素子マトリクス（ＦＬＥＸ）
である。
【００１３】検査装置は、画像再生装置とカメラユニッ
トとの間に接続されており、インターフェース命令が画
像再生装置によってもカメラユニットによっても検査さ
れる場合には、有利にＸ線診断装置に使用される。
トとの間に接続されており、インターフェース命令が画
像再生装置によってもカメラユニットによっても検査さ
れる場合には、有利にＸ線診断装置に使用される。
【００１４】検査装置が複数のモードで切り替え可能で
あり、第１のモードではインターフェース命令の検査が
画像再生装置とカメラユニットとの間で行われ、第２の
モードでは検査装置が画像再生装置をシミュレートし、
第３のモードでは検査装置がカメラユニットをシミュレ
ートする。
あり、第１のモードではインターフェース命令の検査が
画像再生装置とカメラユニットとの間で行われ、第２の
モードでは検査装置が画像再生装置をシミュレートし、
第３のモードでは検査装置がカメラユニットをシミュレ
ートする。
【００１５】
【実施例】本発明を以下、図面に示された実施例に基づ
き詳細に説明する。
き詳細に説明する。
【００１６】図１には、Ｘ線診断装置の画像再生装置１
とカメラ２が示されている。さらに画像再生装置１およ
びカメラ２に対する検査装置として回路装置３とコンピ
ュータ４が設けられている。ここで装置１とカメラユニ
ット２を接続するデータバス５と制御バス６には回路装
置３がループしている。接続ケーブル７を介して回路装
置３はコンピュータ４と接続されている。
とカメラ２が示されている。さらに画像再生装置１およ
びカメラ２に対する検査装置として回路装置３とコンピ
ュータ４が設けられている。ここで装置１とカメラユニ
ット２を接続するデータバス５と制御バス６には回路装
置３がループしている。接続ケーブル７を介して回路装
置３はコンピュータ４と接続されている。
【００１７】図２には検査装置の回路装置３の構成が詳
細に示されている。フレキシブルロジック、すなわち
“フレキシブル論理素子マトリクス”（ＦＬＥＸ）を備
えた構成素子１０が主構成部を形成する。この構成素子
は（ゲートアレイのように）デジタル回路を含む。デジ
タル回路はユーザーにより自分で定義することができ
る。回路が固定的にプログラミングされているゲートア
レイとは異なり、ここでは回路を必要に応じて構成素子
にロードすることができる。実施すべき検査に応じて、
検査装置の回路装置３には他のハードウェアがロードさ
れる。
細に示されている。フレキシブルロジック、すなわち
“フレキシブル論理素子マトリクス”（ＦＬＥＸ）を備
えた構成素子１０が主構成部を形成する。この構成素子
は（ゲートアレイのように）デジタル回路を含む。デジ
タル回路はユーザーにより自分で定義することができ
る。回路が固定的にプログラミングされているゲートア
レイとは異なり、ここでは回路を必要に応じて構成素子
にロードすることができる。実施すべき検査に応じて、
検査装置の回路装置３には他のハードウェアがロードさ
れる。
【００１８】差込接続部１１と１２を介してデータバス
５には画像再生装置１からもカメラユニット２からもル
ープ接続することができる。レベル変換器１３〜１６、
例えばＲＳ４８５ドライバ（このドライバはＲＳ４８５
インターフェースのレベルを内部ＴＴＬレベルにマッチ
ングする）を介して、送出された画像データは構成素子
１０に供給され、構成素子１０により形成された画像デ
ータまたはさらに処理された画像データはカメラユニッ
ト２に供給される。制御データ用の別の差込接続部１７
〜１９を介して、制御バス６は直接、または別個のレベ
ル変換器２０〜２２（ＲＳ２３２インターフェースのレ
ベルを内部ＴＴＬレベルにマッチングするためのＲＳ２
３２ドライバ）を介して構成素子１０と接続されてい
る。コンピュータ４へのシリアルインターフェース用の
差込接続に２３に接続された別のレベル変換器２４を介
して、データ流がコンピュータ４と交換される。
５には画像再生装置１からもカメラユニット２からもル
ープ接続することができる。レベル変換器１３〜１６、
例えばＲＳ４８５ドライバ（このドライバはＲＳ４８５
インターフェースのレベルを内部ＴＴＬレベルにマッチ
ングする）を介して、送出された画像データは構成素子
１０に供給され、構成素子１０により形成された画像デ
ータまたはさらに処理された画像データはカメラユニッ
ト２に供給される。制御データ用の別の差込接続部１７
〜１９を介して、制御バス６は直接、または別個のレベ
ル変換器２０〜２２（ＲＳ２３２インターフェースのレ
ベルを内部ＴＴＬレベルにマッチングするためのＲＳ２
３２ドライバ）を介して構成素子１０と接続されてい
る。コンピュータ４へのシリアルインターフェース用の
差込接続に２３に接続された別のレベル変換器２４を介
して、データ流がコンピュータ４と交換される。
【００１９】さらに構成素子１０は記憶手段２５〜２７
と接続されている。この記憶手段は例えばＦＩＦＯメモ
リ２５、ＲＡＭメモリ２６およびＥＥＰＲＯＭメモリ２
７からなる。ＦＩＦＯメモリ２５にはコンピュータ４が
ビジィーであるとき、およびデータがシリアルインター
フェースを介して取り出されないときにデータを短時間
バッファする。ＲＡＭメモリ２６には構成素子１０から
のデータをバッファし、またはプログラムをロードする
ことができる。ＥＥＰＲＯＭメモリ２７には複数のハー
ドウェアモジュールを構成素子１０によりプログラミン
グし、再び消去することができる。ディスプレイ２８に
は例えば状態表示を行うことができる。同様に構成素子
１０と接続されたリセット倫理回路２９はスタータとし
て作用し、ロード支援に用いる。
と接続されている。この記憶手段は例えばＦＩＦＯメモ
リ２５、ＲＡＭメモリ２６およびＥＥＰＲＯＭメモリ２
７からなる。ＦＩＦＯメモリ２５にはコンピュータ４が
ビジィーであるとき、およびデータがシリアルインター
フェースを介して取り出されないときにデータを短時間
バッファする。ＲＡＭメモリ２６には構成素子１０から
のデータをバッファし、またはプログラムをロードする
ことができる。ＥＥＰＲＯＭメモリ２７には複数のハー
ドウェアモジュールを構成素子１０によりプログラミン
グし、再び消去することができる。ディスプレイ２８に
は例えば状態表示を行うことができる。同様に構成素子
１０と接続されたリセット倫理回路２９はスタータとし
て作用し、ロード支援に用いる。
【００２０】回路装置３は、スイッチオンの際にリセッ
トされる。しかしキー（図示せず）を介して新たにスタ
ートさせることもできる。この種のリセット（ＲＥＳＥ
Ｔ）により常にハードウェアが新たにロードされるよう
になる。このリセットはリセット論理回路２９により行
いスタートされる。外部論理回路を介して、ＥＥＰＲＯ
Ｍメモリ２７からロードされることが保証される。
トされる。しかしキー（図示せず）を介して新たにスタ
ートさせることもできる。この種のリセット（ＲＥＳＥ
Ｔ）により常にハードウェアが新たにロードされるよう
になる。このリセットはリセット論理回路２９により行
いスタートされる。外部論理回路を介して、ＥＥＰＲＯ
Ｍメモリ２７からロードされることが保証される。
【００２１】回路装置１０はリセット後に自動的にコン
フィギュレーションされる。アドレス線路およびデータ
線路を介してＥＥＰＲＯＭメモリ２７から所要のハード
ウェア情報がロードされる。そのために回路装置３はま
ずベースモジュールをロードする。このモジュールによ
り例えば他の検査モジュールのスタートができる。さら
にベースモジュールによりＥＥＰＲＯＭメモリ２７を消
去し、新たに書き込むことができる。引き続き所望の検
査モジュールがロードされ、回路装置は新たな機能性を
有する。
フィギュレーションされる。アドレス線路およびデータ
線路を介してＥＥＰＲＯＭメモリ２７から所要のハード
ウェア情報がロードされる。そのために回路装置３はま
ずベースモジュールをロードする。このモジュールによ
り例えば他の検査モジュールのスタートができる。さら
にベースモジュールによりＥＥＰＲＯＭメモリ２７を消
去し、新たに書き込むことができる。引き続き所望の検
査モジュールがロードされ、回路装置は新たな機能性を
有する。
【００２２】第１のモードでは、検査装置が画像データ
に対するインターフェース並びに制御命令を検査する。
この画像データは画像再生装置１がカメラユニット２に
データバスを介して供給する。制御命令は画像再生装置
１とカメラユニット２が制御バス６上で交換する。発生
したエラーは識別され、コンピュータ４に記録される。
に対するインターフェース並びに制御命令を検査する。
この画像データは画像再生装置１がカメラユニット２に
データバスを介して供給する。制御命令は画像再生装置
１とカメラユニット２が制御バス６上で交換する。発生
したエラーは識別され、コンピュータ４に記録される。
【００２３】別のモードでは、検査装置の回路装置３が
カメラユニット２をシミュレートする。ここでは画像デ
ータが受信されるが評価はされず、伝送が検査される。
しかしデータバス５と制御バス６を介して、画像再生装
置１により識別されなければならない、シミュレートさ
れたエラーを設定することができる。
カメラユニット２をシミュレートする。ここでは画像デ
ータが受信されるが評価はされず、伝送が検査される。
しかしデータバス５と制御バス６を介して、画像再生装
置１により識別されなければならない、シミュレートさ
れたエラーを設定することができる。
【００２４】別のモードでは、画像再生装置１がシミュ
レートされる。これは検査画像を種々異なる解像度でカ
メラユニット２に送信することにより行われる。エラー
条件もシミュレートされ、カメラユニット２の特性も検
査される。
レートされる。これは検査画像を種々異なる解像度でカ
メラユニット２に送信することにより行われる。エラー
条件もシミュレートされ、カメラユニット２の特性も検
査される。
【００２５】種々のモード毎に構成素子１０にはフレキ
シブル論理回路により、コンピュータ４からの命令に相
応して相応の検査モードがＥＥＰＲＯＭメモリ２７から
ロードされる。
シブル論理回路により、コンピュータ４からの命令に相
応して相応の検査モードがＥＥＰＲＯＭメモリ２７から
ロードされる。
【００２６】回路装置３はコンピュータ４へのシリアル
インターフェースを有する。このインターフェースの差
込接続部２３を介してすべての情報が回路装置３と交換
される。かけ算により画像データの評価と制御データが
このインターフェースを介してインターリーブ伝送され
る。このことは、制御データに対するインターフェース
がコンピュータ４へのインターフェースより格段に緩慢
に動作するから可能である。
インターフェースを有する。このインターフェースの差
込接続部２３を介してすべての情報が回路装置３と交換
される。かけ算により画像データの評価と制御データが
このインターフェースを介してインターリーブ伝送され
る。このことは、制御データに対するインターフェース
がコンピュータ４へのインターフェースより格段に緩慢
に動作するから可能である。
【００２７】本発明の検査装置の構成によって、データ
検出のための回路装置が得られる。この回路装置は要求
に応じて簡単に適合することができ、操作および評価ソ
フトウェアを有するＩＢＭ互換パーソナルコンピュータ
により簡単に操作することができる。検査装置は画像デ
ータインターフェースと制御命令に対するインターフェ
ースを評価するための固有のハードウェアを有する。
検出のための回路装置が得られる。この回路装置は要求
に応じて簡単に適合することができ、操作および評価ソ
フトウェアを有するＩＢＭ互換パーソナルコンピュータ
により簡単に操作することができる。検査装置は画像デ
ータインターフェースと制御命令に対するインターフェ
ースを評価するための固有のハードウェアを有する。
【００２８】
【発明の効果】本発明により、Ｘ線診断装置の画像再生
装置とカメラユニットとの間のインターフェースを容易
に様々な面から検査できる。
装置とカメラユニットとの間のインターフェースを容易
に様々な面から検査できる。
【図１】Ｘ線診断装置における本発明の検査装置のブロ
ック図である。
ック図である。
【図２】図１に示された本発明の回路装置のブロック図
である。
である。
１ 画像再生装置 ２ カメラユニット ３ 回路装置 ４ コンピュータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 11/22 ３７０ Ｃ 13/00 ３０１ Ｖ
Claims (7)
- 【請求項１】 検査すべき要素のデータ線路（５）およ
び制御線路（６）のインターフェース用検査装置であっ
て、回路装置（３）とコンピュータ（４）が設けられて
おり、 前記回路装置（３）は、差込接続部（１１、１２、１７
〜１９）と、当該差込接続部接続されたレベル変換器
（１３〜１６、２０〜２２）と、フレキシブル論理回路
を備えた構成素子（１０）と、記憶手段（２５〜２７）
と、リセット論理回路（２９）とを有し、 前記フレキシブル論理回路は、データ線路（５）および
制御線路（６）に伝送されるデータを評価するためのも
のであり、 前記コンピュータはインターフェース（２３）を介して
回路装置（３）に接続されており、かつ評価結果を出力
するためのものであり、 フレキシブル論理回路を備えた構成素子（１０）にはコ
ンピュータ（４）によってその適用に相応する検査モジ
ュールがロードされることを特徴とするインターフェー
ス用検査装置。 - 【請求項２】 検査装置（３）は、Ｘ線診断装置の画像
再生装置（１）とカメラユニット（２）との間に接続さ
れている請求項１記載の検査装置。 - 【請求項３】 検査装置（３）は、画像再生装置（１）
からのインターフェース命令とカメラユニット（２）か
らのインターフェース命令の両方を検査する請求項２記
載の検査装置。 - 【請求項４】 検査装置（３）は複数のモードに切り替
え可能である請求項１から３までのいずれか１項記載の
検査装置。 - 【請求項５】 第１のモードでは、インターフェース命
令の検査が画像再生装置（１）とカメラユニット（２）
との間で行われる請求項１から６までのいずれか１項記
載の検査装置。 - 【請求項６】 第２のモードでは、検査装置（３）は画
像再生装置（１）をシミュレートする請求項１から５ま
でのいずれか１項記載の検査装置。 - 【請求項７】 第３のモードでは、検査装置（３）はカ
メラユニット（２）をシミュレートする請求項１から６
までのいずれか１項記載の検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4415398.8 | 1994-05-03 | ||
| DE4415398A DE4415398C2 (de) | 1994-05-03 | 1994-05-03 | Testgerät für Schnittstellen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08161476A true JPH08161476A (ja) | 1996-06-21 |
Family
ID=6517057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108894A Withdrawn JPH08161476A (ja) | 1994-05-03 | 1995-05-02 | インターフェース用検査装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5706300A (ja) |
| JP (1) | JPH08161476A (ja) |
| DE (1) | DE4415398C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013514097A (ja) * | 2009-12-18 | 2013-04-25 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | 血中グルコース測定エンジンを検査するシステムおよび装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
| US6357023B1 (en) * | 1998-04-08 | 2002-03-12 | Kingston Technology Co. | Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air |
| US6178526B1 (en) * | 1998-04-08 | 2001-01-23 | Kingston Technology Company | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board |
| US6542844B1 (en) * | 2000-08-02 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
| CN1315051C (zh) * | 2004-01-15 | 2007-05-09 | 英业达股份有限公司 | 计算机接口测试工具及其测试方法 |
| CN100517257C (zh) * | 2005-10-28 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 高速外围部件互连总线接口测试装置 |
| US7716543B2 (en) * | 2005-11-02 | 2010-05-11 | Lsi Corporation | Methods and systems for eliminating test system reboots between functional tests of host adapter boards |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4525802A (en) * | 1982-05-14 | 1985-06-25 | Cache Technology Corporation | Portable electronic testing apparatus |
| CA1242486A (en) * | 1983-11-25 | 1988-09-27 | John J. Comfort | Automatic test equipment |
| US4752825A (en) * | 1986-10-10 | 1988-06-21 | Grumman Aerospace Corporation | Video display simulator and analyzer |
| US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
| DE3933222A1 (de) * | 1989-10-05 | 1991-04-18 | Ttw Ind & Medizin Messtechnik | Messeinrichtung |
| US4975602A (en) * | 1990-02-23 | 1990-12-04 | The United States Of America As Represented By The Secretary Of The Navy | Logic level data conversion system |
| US5506850A (en) * | 1991-04-08 | 1996-04-09 | Osann, Jr.; Robert | Logic analyzer for high channel count applications |
| US5457694A (en) * | 1993-06-25 | 1995-10-10 | Smith; Dale J. | Method and apparatus for analyzing the ATA (IDE) interface |
| US5504689A (en) * | 1993-12-16 | 1996-04-02 | Dell Usa, L.P. | Apparatus and method for testing computer bus characteristics |
-
1994
- 1994-05-03 DE DE4415398A patent/DE4415398C2/de not_active Expired - Fee Related
-
1995
- 1995-05-02 US US08/433,199 patent/US5706300A/en not_active Expired - Fee Related
- 1995-05-02 JP JP7108894A patent/JPH08161476A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013514097A (ja) * | 2009-12-18 | 2013-04-25 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | 血中グルコース測定エンジンを検査するシステムおよび装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5706300A (en) | 1998-01-06 |
| DE4415398C2 (de) | 1998-07-02 |
| DE4415398A1 (de) | 1995-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122762A (en) | Memory interface device and method for supporting debugging | |
| US5850512A (en) | Bus analyzer and method for testing internal data paths thereof | |
| US5644705A (en) | Method and apparatus for addressing and testing more than two ATA/IDE disk drive assemblies using an ISA bus | |
| US5798647A (en) | Diagnostic test controller apparatus | |
| TW580578B (en) | System and method for testing integrated circuit devices | |
| JPH08161476A (ja) | インターフェース用検査装置 | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| US6311303B1 (en) | Monitor port with selectable trace support | |
| WO2006067661A2 (en) | A testable multiprocessor system and a method for testing a processor system | |
| JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
| CN1331064C (zh) | 总线监控系统 | |
| US7185248B2 (en) | Failure analysis system and failure analysis method of logic LSI | |
| JPH0238979A (ja) | 試験装置 | |
| JPH0843494A (ja) | 電子回路 | |
| JP3606124B2 (ja) | 半導体集積回路装置及び電子機器 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP3315900B2 (ja) | ビルトインセルフテスト回路を備えた処理装置 | |
| JP2533170Y2 (ja) | 診断デ−タ取込み装置 | |
| JP2006038678A (ja) | バーインテストシステム、バーインテスト方法 | |
| JP2908142B2 (ja) | マイコン自動検査装置 | |
| JP3086135B2 (ja) | データ信号の観測方法 | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH05333083A (ja) | ケーブル自動検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |