JP3086135B2 - データ信号の観測方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、マイクロ・プ
ロセッサ、パーソナル・コンピュータ、ワーク・ステー
ション、大型コンピュータ、ＰＯＳ端末及び各種専用端
末等の並列データを処理する装置のデータ信号の観測方
法に関する。

【０００２】

【従来の技術】従来から、コンピュータ関連分野におい
ては、マイクロ・プロセッサ等を使用した装置を開発し
たり、マイクロ・プロセッサ等を使用した装置を市販し
た後に故障診断等の解析や故障調査したりすることが行
なわれている。

【０００３】そして、このような装置の開発や故障診断
等においては、マイクロ・プロセッサ等の制御装置と記
憶や入出力等のための周辺装置との間で授受される各種
の信号を取り出し、各ロジック回路や各装置等の論理動
作を調査すべく、例えば、ロジック・アナライザ(Logic
Analyzer)を使用して上記各種の信号を観測し解析する
ことが一般的に行なわれている。

【０００４】ここで、一般的なマイクロ・プロセッサを
用いた装置を図１１に基づいて説明する。

【０００５】この装置２０１は、全体の制御を行なう演
算装置２と、これに接続される記憶装置３、一時記憶装
置４、入力装置５及び出力装置６とからなっている。

【０００６】各装置の間は、複数本のデータ信号９、複
数本のアドレス信号１０、メモリ・リード信号１１、メ
モリ・ライト信号１２、Ｉ／Ｏリード信号１３、Ｉ／Ｏ
ライト信号１４、記憶装置選択信号１５、一時記憶装置
選択信号１６、入力装置選択信号１７及び出力装置選択
信号１８にて接続されている。

【０００７】ここで、演算装置２から各装置つまり記憶
装置３、一時記憶装置４、入力装置５又は出力装置６に
アクセスする方法は次の通りである。

【０００８】例えば、一時記憶装置４を選択する場合
は、一時記憶装置選択信号１６をＯＮにして一時記憶装
置４全体を選択すると同時に、複数本のアドレス信号１
０で一時記憶装置４内の領域選択を行い、メモリ・リー
ド信号１１かメモリ・ライト信号１２のいずれか一方を
ＯＮにすることによって、データの転送方向と転送を指
示する。これによって、複数本のデータ信号９を使って
演算装置２と一時記憶装置４との間のデータ授受が行わ
れる。

【０００９】上記のデータ授受について、図１２に示す
タイミングチャートに基づいて説明する。なお、この装
置２０１では、１サイクル毎に、メモリ・リード、メモ
リ・ライト又はＩ／Ｏリード、Ｉ／Ｏライトが行われ
る。また、複数本のデータ信号９及び複数本のアドレス
信号１０は、サイクル毎に変化するものとする。さら
に、各サイクルでは、メモリ・リード信号１１、メモリ
・ライト信号１２、Ｉ／Ｏリード信号１３又はＩ／Ｏラ
イト信号１４の内の１つの信号のみがＯＦＦからＯＮ
に、又はＯＮからＯＦＦに変化するものとする。また、
これらの信号のＯＮからＯＦＦへの遷移時点で、データ
のライト又はリードが行われるものとする。また各サイ
クルでは、記憶装置選択信号１５、一時記憶装置選択信
号１６、入力装置選択信号１７又は出力装置選択信号１
８の内、１つの信号のみがＯＦＦからＯＮに又はＯＮか
らＯＦＦに変化するものとする。

【００１０】また、例えばタイミングＴ１は入力装置５
から演算装置２へのデータ読み込みであり、タイミング
Ｔ２は記憶装置３から演算装置２へのデータ読み込みで
あり、タイミングＴ３は演算装置２から出力装置６への
データ書き込みであり、タイミングＴ４は一時記憶装置
４から演算装置２へのデータ読み込みであり、タイミン
グＴ５は演算装置２から一時記憶装置４へのデータ書き
込みであり、タイミングＴ６は入力装置５から演算装置
２へのデータ読み込みである。

【００１１】ここで、例えば、タイミングＴ６における
入力装置５から演算装置２へ読み込まれるデータを観測
したいとする。

【００１２】従来の技術では、複数本の信号を同時に観
測できるロジック・アナライザを用いるのが、一般的な
方法である。ここでロジック・アナライザとは、同時に
複数本の信号の経時変化を観測することが可能な装置で
あり、主にデジタル回路系の開発や動作確認のために一
般的に用いられている装置である。またロジック・アナ
ライザへデータや信号を取り込んで表示させるきっかけ
をトリガといい、この条件をトリガ条件、さらにきっか
けを与えた時点をトリガ・ポイントという。

【００１３】上記のロジック・アナライザにてデータや
信号を観測するためには、ロジック・アナライザに観測
したいデータや信号を接続する。したがって、ここで
は、図１３に示すように、複数本のデータ信号９とＩ／
Ｏリード信号１３と入力装置選択信号１７とをロジック
・アナライザ２０２に接続する。そして、トリガ条件を
Ｉ／Ｏリード信号１３のＯＮと入力装置選択信号１７の
ＯＮとの論理積とすれば、入力装置５から演算装置２へ
読み込まれる時点からの信号、すなわち、タイミングＴ
６からのデータや信号が、トリガ・ポイントＰからの信
号としてロジック・アナライザ２０２の表示部２０３に
表示される。

【００１４】一方、データ信号を観測するための装置と
して、複数のデータ信号を観察するために、同一時点に
おける並列信号を、直列信号にハード的に変換するデー
タモニタ装置が特開平４−２９４４３０号公報に開示さ
れている。

【００１５】上記公報に開示されたデータモニタ装置３
００によるデータ信号の観測方法では、図１４に示すよ
うに、制御装置３０１の各レジスタにモニタするアドレ
スの下限値、上限値及びリード・ライトモードを設定
し、上記レジスタのデータとアドレスバス上のアドレス
値とを比較判定する。そして、モニタするデータである
と判定したときには、アドレスバスとデータバスとの並
列データをそれぞれアドレスキュー３０２及びデータキ
ュー３０３に格納する。次いで、格納された並列データ
を並列直列変換器３０４にて直列変換してマイコンの外
部に出力する。

【００１６】このデータモニタ装置をマイコンに内蔵す
ることにより、ＣＰＵ３０５の負担を軽減し、リアルタ
イムで内部のデータ信号の観測が可能になるとしてい
る。

【００１７】

【発明が解決しようとする課題】しかしながら、上記従
来のデータ信号の観測方法では、複数の装置２・３・４
・５間で授受される並列データを観測するためには、全
ての装置２・３・４・５におけるそれぞれのデータ信号
の並列数と制御信号の数とを加算した数、一般には十数
本から数十本の配線を、観測装置まで引き出す必要があ
り、コスト的に負担がかかり、また接続のためのスペー
スも必要となるという問題点を有している。

【００１８】また、データモニタ装置３００では、ＣＰ
Ｕ３０５から出力されるデータバスの信号を観察するた
めに、制御信号、データバス及びアドレスバスの３つの
並列のデータ信号を直列に変換したとしても、最終的
に、３つの外部出力端子、すなわちシリアルデータ出
力、シリアルクロック及び制御信号が必要となる。ま
た、並列から直列に変換するデータかどうかを識別する
ために、アドレスの上限値と下限値とを比較する回路が
余分に必要であり、このために複数の部分に対する並列
データを同時に観測したい場合には、各部分用にアドレ
スを比較する回路が必要になる。また、複数の装置が有
る場合には、やはりその装置に対応する配線が必要にな
る。したがって、データ信号を観測するために、並列の
データ信号を直列のデータ信号に変換したとしても、や
はり、多数の配線が必要になるという問題点を有してい
る。

【００１９】さらに、データモニタ装置３００では、マ
イコンという一個のＩＣ内に並列直列変換器３０４が内
蔵されたものとされており、各装置が独立している場合
の適用が煩雑である。

【００２０】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、複数の装置や複数のアド
レスにおけるデータ信号を観察するに際して、観測装置
への出力端子を低減し、コストダウンを図り、設置スペ
ースの縮小化及び省資源化を図り、かつ独立した装置に
も適用し得るデータ信号の観測方法を提供することにあ
る。

【００２１】

【課題を解決するための手段】請求項１記載の発明のデ
ータ信号の観測方法は、上記課題を解決するために、演
算装置と他の装置とのデータ信号の伝送に際して、演算
装置が、各装置選択信号にて各装置を選択し、アドレス
信号にてアドレスを指定してそのアドレスに該当するデ
ータ信号の伝送を指示し、かつ、リード信号又はライト
信号によりデータ信号の伝送方向を指示する装置におけ
る複数のデータ信号を並列直列変換手段により並列デー
タから直列データに変換して観測するデータ信号の観測
方法において、上記並列直列変換手段は、演算装置から
の各装置選択信号がＯＮの期間中にリード信号又はライ
ト信号がＯＮからＯＦＦに変化した時に、アドレス信号
に基づく複数のデータ信号の取り込みを開始し、その後
に取り込んだデータ信号を演算装置のクロック信号に基
づき並列データから直列データに変換し、シリアル・デ
ータ信号としてシリアル・クロック信号に同期させてコ
ネクタへ出力する一方、このシリアル・データ信号をコ
ネクタに接続した観測装置にて観測することを特徴とし
ている。

【００２２】請求項２記載の発明のデータ信号の観測方
法は、上記課題を解決するために、請求項１記載のデー
タ信号の観測方法において、演算装置と他の装置との間
で伝送される並列データ信号を論理和した後に直列デー
タに変換することを特徴としている。

【００２３】請求項３記載の発明のデータ信号の観測方
法は、上記課題を解決するために、請求項１記載のデー
タ信号の観測方法において、演算装置と他の装置との間
で伝送される並列データ信号を該当する装置の装置選択
信号及びアドレス信号に対応するものに切り替えた後に
直列データに変換することを特徴としている。

【００２４】請求項４記載の発明のデータ信号の観測方
法は、上記課題を解決するために、請求項１記載のデー
タ信号の観測方法において、演算装置及び他の装置をユ
ニット式装置として形成すると共に、各ユニット式装置
に接続可能な並列直列変換手段を設けることを特徴とし
ている。

【００２５】

【作用】請求項１の構成によれば、演算装置と他の装置
との間で伝送されたデータ信号を取り出して観測する場
合には、並列直列変換手段は、演算装置からの各装置選
択信号がＯＮの期間中にリード信号又はライト信号がＯ
ＮからＯＦＦに変化した時にアドレス信号に基づく複数
のデータ信号の取り込みを開始する。そして、その後に
取り込んだデータ信号を演算装置のクロック信号に基づ
き並列データから直列データに変換し、シリアル・デー
タ信号としてシリアル・クロック信号に同期させてコネ
クタへ出力する。次いで、このシリアル・データ信号を
コネクタに接続した観測装置にて観測する。

【００２６】したがって、複数の装置や複数のアドレス
におけるデータ信号を観察するに際しても、演算装置が
本来備える各装置選択信号に基づいて、かつ演算装置が
本来備えるアドレス信号に基づいて複数のデータ信号を
並列直列変換手段に導くことができる。また、並列直列
変換手段は、演算装置に容易に備えることのできるクロ
ック信号に基づき、かつ、各装置選択信号、リード信号
又はライト信号のＯＮ・ＯＦＦに基づきタイミングを計
りながら、データ信号の経時変化を捕らえることができ
る。さらに、複数の装置や複数のアドレスにおけるデー
タ信号を観察する場合においても、並列直列変換手段か
ら出力されるのは、最終的に、２つの外部出力端子、す
なわちシリアルデータ信号及びシリアル・クロック信号
のみである。さらに、並列直列変換手段は、複数の装置
や複数のアドレスにおけるデータ信号に対して１個を共
用できる。

【００２７】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができる。

【００２８】さらに、並列直列変換手段に入力される配
線も少なくすることができるので、各装置が独立してい
る場合においても容易に適用が可能となる。

【００２９】また、請求項２の構成によれば、演算装置
と他の装置との間で伝送される並列データ信号を論理和
した後に直列データに変換する。

【００３０】すなわち、複数の部分に対する並列データ
を同時に観測したい場合に、従来であれば、アドレスの
上限値と下限値とを比較する回路が別途必要であり、さ
らに、各部分用にアドレスを比較する回路が必要であっ
たが、本発明では、演算装置が本来備える装置選択信号
及びアドレス信号に対応するデータ信号を論理和するこ
とにより目的を達成することができる。そして、この論
理和の回路は、従来の比較回路に比べて簡単な回路で実
現することができる。また、並列直列変換手段は、複数
の装置や複数のアドレスにおけるデータ信号に対して１
個を共用できる。

【００３１】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができる。

【００３２】また、請求項３の構成によれば、演算装置
と他の装置との間で伝送される並列データ信号を該当す
る装置の装置選択信号及びアドレス信号に対応するもの
に切り替えた後に直列データに変換する。

【００３３】すなわち、複数の部分に対する並列データ
を同時に観測したい場合に、従来であれば、アドレスの
上限値と下限値とを比較する回路が別途必要であり、さ
らに、各部分用にアドレスを比較する回路が必要であっ
たが、本発明では、演算装置が本来備える装置選択信号
及びアドレス信号に対応するデータ信号を切り替えるこ
とにより目的を達成することができる。そして、この切
替のための回路は、従来の比較回路に比べて簡単な回路
で実現することができる。また、並列直列変換手段は、
複数の装置や複数のアドレスにおけるデータ信号に対し
て１個を共用できる。

【００３４】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができる。

【００３５】また、請求項４の構成によれば、演算装置
及び他の装置をユニット式装置として形成すると共に、
各ユニット式装置に接続可能な並列直列変換手段を設け
る。

【００３６】すなわち、演算装置及び他の装置がユニッ
ト式装置として形成された場合に、従来では、各ユニッ
ト毎に複数の装置や複数のアドレスにおけるデータ信号
の比較回路が必要であった。しかし、本発明では、請求
項１のデータ信号の観測方法を採用するので、並列直列
変換手段を容易に独立したものとすることができる。

【００３７】そして、この独立した並列直列変換手段が
各ユニット式装置に接続可能となっているので、独立し
た各ユニット式装置についても容易に適用できる。ま
た、並列直列変換手段は、複数の装置や複数のアドレス
におけるデータ信号に対して１個を共用できる。したが
って、設置スペースの縮小化及び省資源化を図ることが
できる。

【００３８】

【実施例】

〔実施例１〕本発明の一実施例を図１ないし図３に基づ
いて説明すれば、以下の通りである。なお、説明の便宜
上、前記の従来例の図面に示した部材と同一の機能を有
する部材については、同一の符号を付して説明する。

【００３９】まず、本実施例のデータ信号の観測方法が
適用される装置１は、例えば、図１に示すように、全体
の制御を行なう演算装置２と、これに接続される記憶装
置３、一時記憶装置４、入力装置５、出力装置６及び並
列直列変換手段としての並列直列変換装置７と、この並
列直列変換装置７に接続されるコネクタ８とからなって
いる。

【００４０】上記の演算装置２は、マイクロ・プロセッ
サとすることができるが、必ずしもこれに限らず、例え
ば、パーソナル・コンピュータ、ワーク・ステーション
・大型コンピュータ、ＰＯＳ端末、各種専用端末等に備
えられる通常の大きさのものであっても良い。

【００４１】上記演算装置２と各装置３・４・５・６・
７との間は、複数本のデータ信号９、複数本のアドレス
信号１０、メモリ・リード信号１１、メモリ・ライト信
号１２、Ｉ／Ｏリード信号１３、Ｉ／Ｏライト信号１
４、記憶装置選択信号１５、一時記憶装置選択信号１
６、入力装置選択信号１７及び出力装置選択信号１８に
て接続されている。すなわち、演算装置２と記憶装置３
との間は、複数本のデータ信号９と複数本のアドレス信
号１０とメモリ・リード信号１１と記憶装置選択信号１
５とで接続されている。また、演算装置２と一時記憶装
置４との間は、複数本のデータ信号９と複数本のアドレ
ス信号１０とメモリ・リード信号１１とメモリ・ライト
信号１２と一時記憶装置選択信号１６とで接続されてい
る。さらに、演算装置２と入力装置５との間は、複数本
のデータ信号９と複数本のアドレス信号１０とＩ／Ｏリ
ード信号１３とＩ／Ｏライト信号１４と入力装置選択信
号１７とで接続されている。演算装置２と出力装置６と
の間は、複数本のデータ信号９と複数本のアドレス信号
１０とＩ／Ｏリード信号１３とＩ／Ｏライト信号１４と
出力装置選択信号１８とで接続されている。また、演算
装置２と並列直列変換装置７との間は、複数本のデータ
信号９とＩ／Ｏリード信号１３と入力装置選択信号１７
とリセット信号１９とクロック信号２０とで接続されて
いる。

【００４２】一方、並列直列変換装置７とコネクタ８と
は、シリアル・クロック信号２１とシリアル・データ信
号２２とで接続されている。

【００４３】ここで、演算装置２から各装置３・４・５
・６にアクセスする方法の一例は次の通りである。例え
ば、一時記憶装置４を選択する場合は、一時記憶装置選
択信号１６をＯＮにして一時記憶装置４全体を選択する
と同時に、複数本のアドレス信号１０で一時記憶装置４
内の選択を行い、メモリ・リード信号１１かメモリ・ラ
イト信号１２のいずれか一方をＯＮにすることによっ
て、データの転送方向と転送を指示する。これによっ
て、複数本のデータ信号９を使って演算装置２と一時記
憶装置４との間のデータ授受が行われる。

【００４４】次に、上記の装置１において、例えば、入
力装置５から演算装置２に伝送されるデータをロジック
・アナライザにて観測する場合について説明する。

【００４５】入力装置５から演算装置２にデータを転送
する場合、まず、演算装置２にてリセット信号１９をＯ
ＮからＯＦＦに解除しておく。次いで、入力装置選択信
号１７をＯＦＦからＯＮにし、Ｉ／Ｏリード信号１３を
ＯＦＦからＯＮにする。入力装置５は、入力装置選択信
号１７及びＩ／Ｏリード信号１３の両方がＯＮになれば
データを複数本のデータ信号９へ出力する一方、入力装
置選択信号１７又はＩ／Ｏリード信号１３のいずれか一
方がＯＦＦになればデータを複数本のデータ信号９へ出
力するのを中止する。演算装置２は、入力装置５からデ
ータが出力された後にＩ／Ｏリード信号１３をＯＮから
ＯＦＦにし、この時点で複数本のデータ信号９のデータ
を入力装置５からのデータとして取り込む。

【００４６】一方、並列直列変換装置７は、演算装置２
からの入力装置選択信号１７がＯＮの期間中にＩ／Ｏリ
ード信号１３がＯＮからＯＦＦに変化すれば、この時点
で複数本のデータ信号９のデータを入力装置５からのデ
ータとして取り込む。その後に、取り込んだデータをク
ロック信号２０により並列データから直列データに変換
し、シリアル・データ信号２２としてシリアル・クロッ
ク信号２１に同期させてコネクタ８へ出力する。そし
て、このコネクタ８にロジック・アナライザ等の観測装
置を接続してデータを観測する。

【００４７】ここで、上記並列直列変換装置７について
以下に詳細に説明する。並列直列変換装置７は、図２に
示すように、８ｂｉｔパラレル入力シリアル出力入力ラ
ッチ付きシフト・レジスタ（以下、「レジスタ」と称す
る）３０、Ｄタイプ・フリップフロップ３１・３２・３
３、４ｂｉｔバイナリ・カウンタ（以下、「カウンタ」
と称する）３４、論理積回路３５・３６、論理和回路３
７及び論理反転回路３８・３９からなっている。

【００４８】そして、上記演算装置２のデータ信号９…
は、レジスタ３０の入力端子Ａ〜Ｈに入力される。ま
た、演算装置２のＩ／Ｏリード信号１３と入力装置選択
信号１７は、論理積回路３５で論理積を取った後に、レ
ジスタ３０の入力端子ＲＣＫと、Ｄタイプ・フリップフ
ロップ３１の入力端子ＣＬＫに接続される。

【００４９】また、演算装置２のクロック信号２０は、
Ｄタイプ・フリップフロップ３２・３３の各入力端子Ｃ
ＬＫに接続され、Ｄタイプ・フリップフロップ３３の出
力端子Ｒとあわせて論理積回路３６で論理積がとられ
る。論理積回路３６の出力は、レジスタ３０の入力端子
ＳＣＫ及びカウンタ３４の入力端子Ｊに与えられると共
に、論理反転回路３９で論理反転されてシリアル・クロ
ック信号２１として出力される。

【００５０】一方、演算装置２のリセット信号１９は、
レジスタ３０の入力端子／ＳＣＬＲ端子に接続されると
共に、カウンタ３４の出力端子ＱＤ信号を論理反転回路
３８で論理反転させた信号と合わせて論理和回路３７に
て論理和がとられる。そして、論理和回路３７の出力
は、Ｄタイプ・フリップフロップ３１・３２・３３の各
入力端子／ＣＬＲ及びカウンタ３４の入力端子／ＣＬＲ
に与えられる。

【００５１】また、上記のＤタイプ・フリップフロップ
３１の入力端子Ｉは電源Ｖｃｃに接続されると共に、Ｄ
タイプ・フリップフロップ３１の出力端子ＲはＤタイプ
・フリップフロップ３２の入力端子Ｉに接続され、Ｄタ
イプ・フリップフロップ３２の出力端子ＲはＤタイプ・
フリップフロップ３３の入力端子Ｉに接続される。

【００５２】さらに、Ｄタイプ・フリップフロップ３１
・３２・３３の入力端子／ＰＲＥは、電源Ｖｃｃに接続
される。

【００５３】また、レジスタ３０の出力端子Ｑからは、
シリアル・データ信号２２が出力される。

【００５４】ここで入力装置５から演算装置２へのデー
タ転送が行われたとすると、図２に示すように、まず、
演算装置２の出力端子Ｄ０〜Ｄ７からの複数のデータ信
号９…がレジスタ３０の入力端子Ａ〜Ｈに並列データと
して与えられる。レジスタ３０は、このとき同時に入力
端子ＲＣＫに与えられたＩ／Ｏリード信号１３及び入力
装置選択信号１７の論理積信号における「Ｌｏｗ」から
「Ｈｉｇｈ」への立上がりエッジにて、上記データ信号
９…を内部に取り込む。次いで、これら取り込まれた８
ｂｉｔの並列データは、入力端子ＳＣＫに与えられるク
ロック信号２０の論理積信号における「Ｌｏｗ」から
「Ｈｉｇｈ」への立上がりエッジにて、入力端子Ｈから
出力端子Ｑ、及び各入力端子ＧからＨ、ＦからＧ、Ｅか
らＦ、ＤからＥ、ＣからＤ、ＢからＣ、ＡからＢへとシ
フトされる。また入力端子／ＳＣＬＲにリセット信号１
９「Ｌｏｗ」が入力されると、出力端子Ｑの出力は、
「Ｌｏｗ」に初期化される。

【００５５】一方、Ｄタイプ・フリップフロップ３１・
３２・３３は、入力端子Ｉに与えられたデータを入力端
子ＣＬＫに与えられたＩ／Ｏリード信号１３及び入力装
置選択信号１７の論理積信号における「Ｌｏｗ」から
「Ｈｉｇｈ」への立上がりエッジにて、出力端子Ｒに出
力する。また入力端子／ＰＲＥが「Ｌｏｗ」になれば出
力端子Ｒを「Ｈｉｇｈ」にし、入力端子／ＣＬＲが「Ｌ
ｏｗ」になれば出力端子Ｒを「Ｌｏｗ」にする。

【００５６】また、カウンタ３４は、その入力端子Ｊに
与えられた信号の「Ｌｏｗ」から「Ｈｉｇｈ」への立上
がりエッジで、カウントを行う。そして１カウントで出
力端子ＱＡが「Ｈｉｇｈ」になり、２カウントで出力端
子ＱＢが「Ｈｉｇｈ」になり、４カウントで出力端子Ｑ
Ｃが「Ｈｉｇｈ」になり、８カウントで出力端子ＱＤが
「Ｈｉｇｈ」になる。また、カウンタ３４の入力端子／
ＣＬＲを「Ｌｏｗ」にすれば、出力端子ＱＡ・ＱＢ・Ｑ
Ｃ・ＱＤ端子はすべて「Ｌｏｗ」になる。

【００５７】上記構成の並列直列変換装置７にて、並列
データとして取り込まれた複数本のデータ信号７…を直
列データに変換する方法を上記図２、及び図３に示すタ
イムチャートに基づいて説明する。

【００５８】最初に、演算装置２からのリセット信号１
９が「Ｌｏｗ」となって、Ｄタイプ・フリップフロップ
３１・３２・３３をクリアする。これによって、Ｄタイ
プ・フリップフロップ（Ｄ−ＦＦ）３１・３２・３３の
各出力、Ｄタイプ・フリップフロップ３１のＲ出力４０
とＤタイプ・フリップフロップ３２のＲ出力４１とＤタ
イプ・フリップフロップ３３Ｒ出力４２とを「Ｌｏｗ」
に初期化する。また、同時に、レジスタ３０のＱ出力、
つまりシリアル・データ信号２２も「Ｌｏｗ」に初期化
し、さらに、カウンタ３４のＱＤ出力も「Ｌｏｗ」に初
期化する。なお、クロック信号２０は、常に一定周期で
入力されているものとする。

【００５９】ここで入力装置５から演算装置２へのデー
タ転送が行われたとする。図３に示すように、まず、演
算装置２により入力装置選択信号１７がＯＮ「Ｌｏｗ」
になり、その後に、同じく演算装置２によりＩ／Ｏリー
ド信号１３がＯＮ「Ｌｏｗ」になり、これらによって選
択された入力装置５からデータ信号９…が出力される。
これら出力されたデータ信号９…は、その後に演算装置
２からのＩ／Ｏリード信号１３がＯＮ「Ｌｏｗ」からＯ
ＦＦ「Ｈｉｇｈ」に変化した時点で、演算装置２に取り
込まれる。

【００６０】さらに、その後に演算装置２により入力装
置選択信号１７がＯＮ「Ｌｏｗ」からＯＦＦ「Ｈｉｇ
ｈ」に変化することによって、入力装置５からのデータ
信号９は出力されなくなる。

【００６１】すなわち、入力装置選択信号１７がＯＮ
「Ｌｏｗ」のときに、Ｉ／Ｏリード信号１３がＯＮ「Ｌ
ｏｗ」からＯＦＦ「Ｈｉｇｈ」に変化すると、複数本の
データ信号９…はレジスタ３０に取り込まれる。このと
き同時に、Ｄタイプ・フリップフロップ３１のＲ出力４
０が「Ｈｉｇｈ」になり、以後、クロック信号２０の
「Ｌｏｗ」から「Ｈｉｇｈ」への立上がりによりＤタイ
プ・フリップフロップ３２のＲ出力４１が「Ｈｉｇｈ」
になり、さらに次のクロック信号２０の「Ｌｏｗ」から
「Ｈｉｇｈ」への立上がりによりＤタイプ・フリップフ
ロップ３３のＲ出力４２が「Ｈｉｇｈ」になる。

【００６２】そして、Ｄタイプ・フリップフロップ３３
のＲ出力４２が「Ｈｉｇｈ」になると、クロック信号２
０はレジスタ３０のレジスタ３０の入力端子ＳＣＫに入
力され、以後、この信号の「Ｌｏｗ」から「Ｈｉｇｈ」
への立上がり毎にレジスタ３０に取り込まれたデータが
並列から直列に変換されて、レジスタ３０からシリアル
・データ信号２２として出力される。また、レジスタ３
０の入力端子ＳＣＫへ入力される信号は反転されてシリ
アル・データ信号２２として出力される。

【００６３】そして、シリアル・データ信号２２「Ｌｏ
ｗ」から「Ｈｉｇｈ」への立上がり毎にシリアル・デー
タ信号２２をサンプリングすることによって、元々並列
データであった複数本のデータ信号９を直列データとし
て観測できる。

【００６４】以上は、入力装置５から演算装置２にデー
タを転送する場合であるが、演算装置２から入力装置５
にデータを転送する場合も、記憶装置３から演算装置２
にデータを転送する場合も、一時記憶装置４から演算装
置２にデータを転送する場合も、演算装置２から一時記
憶装置４にデータを転送する場合も、出力装置６から演
算装置２にデータを転送する場合も、演算装置２から出
力装置６にデータを転送する場合も同様である。

【００６５】このように、本実施例のデータ信号の観測
方法は、演算装置２と他の装置３・４・５・６との間で
伝送されたデータ信号９を取り出して観測する場合に
は、並列直列変換装置７は、演算装置２からの各装置選
択信号１５〜１８がＯＮの期間中にリード信号１１・１
３又はライト信号１２・１４がＯＮからＯＦＦに変化し
た時にアドレス信号１０に基づく複数のデータ信号９の
取り込みを開始する。そして、その後に取り込んだデー
タ信号９を演算装置２のクロック信号１９に基づき並列
データから直列データに変換し、シリアル・データ信号
２２としてシリアル・クロック信号２１に同期させてコ
ネクタ８へ出力する。次いで、このシリアル・データ信
号２２をコネクタ８に接続したロジック・アナライザ等
の観測装置にて観測する。

【００６６】したがって、複数の装置３〜６や複数のア
ドレスにおけるデータ信号９を観察するに際しても、演
算装置２が本来備える各装置選択信号１５〜１８に基づ
いて、かつ演算装置２が本来備えるアドレス信号１０に
基づいて複数のデータ信号９を並列直列変換装置７に導
くことができる。また、並列直列変換装置７は、演算装
置２に容易に備えることのできるクロック信号２０に基
づき、かつ、各装置選択信号１５〜１８、リード信号１
１・１３又はライト信号１２・１４のＯＮ・ＯＦＦに基
づきタイミングを計りながら、データ信号９の経時変化
を捕らえることができる。さらに、複数の装置３〜６や
複数のアドレスにおけるデータ信号９を観察する場合に
おいても、並列直列変換装置７から出力されるのは、最
終的に、２つの外部出力端子、すなわちシリアルデータ
信号２２及びシリアル・クロック信号２１のみである。
さらに、並列直列変換装置７は、複数の装置３〜６や複
数のアドレスにおけるデータ信号９に対して１個を共用
できる。

【００６７】この結果、複数の装置３〜６や複数のアド
レスにおけるデータ信号９を観察するに際して、観測装
置への出力端子を低減し、コストダウンを図り、設置ス
ペースの縮小化及び省資源化を図ることができる。

【００６８】さらに、並列直列変換装置７に入力される
配線も少なくすることができるので、各装置３〜６が独
立している場合においても容易に適用が可能となる。

【００６９】〔実施例２〕本発明の他の実施例を図４及
び図５に基づいて説明すれば、以下の通りである。な
お、説明の便宜上、前記の実施例１の図面に示した部材
と同一の機能を有する部材については、同一の符号を付
し、その説明を省略する。

【００７０】まず、本実施例のデータ信号の観測方法が
適用される装置５０は、図４に示すように、前記の実施
例１の装置１に加えて、論理積回路５１〜５７と論理和
回路５８とを備えている。なお、演算装置２と記憶装置
３と一時記憶装置４と入力装置５と出力装置６との間の
接続は、実施例１と同一である。

【００７１】一方、演算装置２と並列直列変換装置７と
の間は、複数本のデータ信号９と論理和回路５８の出力
とリセット信号１９とクロック信号２０とで接続されて
いる。

【００７２】上記の論理和回路５８には、メモリ・リー
ド信号１１と記憶装置選択信号１５との論理積回路５１
による論理積信号と、メモリ・リード信号１１と一時記
憶装置選択信号１６との論理積回路５２による論理積信
号と、メモリ・ライト信号１２と一時記憶装置選択信号
１６との論理積回路５３による論理積信号と、Ｉ／Ｏリ
ード信号１３と入力装置選択信号１７との論理積回路５
４による論理積信号と、Ｉ／Ｏライト信号１４と入力装
置選択信号１７との論理積回路５５による論理積信号
と、Ｉ／Ｏリード信号１３と出力装置選択信号１８との
論理積回路５６による論理積信号と、Ｉ／Ｏライト信号
１４と出力装置選択信号１８との論理積回路５７による
論理積信号とが入力されている。

【００７３】また、並列直列変換装置７とコネクタ８と
は、実施例と同様に、シリアル・クロック信号２１とシ
リアル・データ信号２２とで接続されている。また、並
列直列変換装置７の構造についても、実施例１の回路と
同一である。

【００７４】上記の構成において並列信号を直列信号に
変換する方法を説明する。なお、ここでも、一例として
入力装置５から演算装置２に転送されるデータを観測す
る場合について説明する。

【００７５】入力装置５から演算装置２にデータを転送
する場合、まず、演算装置２にてリセット信号１９をＯ
ＮからＯＦＦに解除しておく。次いで、入力装置選択信
号１７をＯＦＦからＯＮにし、Ｉ／Ｏリード信号１３を
ＯＦＦからＯＮにする。入力装置５は、入力装置選択信
号１７及びＩ／Ｏリード信号１３の両方がＯＮになれば
データを複数本のデータ信号９へ出力する一方、入力装
置選択信号１７又はＩ／Ｏリード信号１３のいずれか一
方がＯＦＦになればデータを複数本のデータ信号９へ出
力するのを中止する。演算装置２は、入力装置５からデ
ータが出力された後にＩ／Ｏリード信号１３をＯＮから
ＯＦＦにし、この時点で複数本のデータ信号９のデータ
を入力装置５からのデータとして取り込む。

【００７６】一方、並列直列変換装置７は、演算装置２
からの入力装置選択信号１７がＯＮの期間中にＩ／Ｏリ
ード信号１３がＯＮからＯＦＦに変化すれば、この時点
で複数本のデータ信号９のデータを入力装置５からのデ
ータとして取り込む。その後に、取り込んだデータをク
ロック信号２０により並列データから直列データに変換
し、シリアル・データ信号２２としてシリアル・クロッ
ク信号２１に同期させてコネクタ８へ出力する。そし
て、このコネクタ８にロジック・アナライザ等の観測装
置を接続してデータを観測する。

【００７７】以上は、入力装置５から演算装置２に転送
されるデータを観測する場合であるが、他の装置３・４
・６から演算装置２に転送されるデータも論理和回路５
８により同時に観測できる。すなわち、図５に示すよう
に、メモリ・リード信号１１と記憶装置選択信号１５と
は論理積回路５１によって論理積がとられてその出力６
１は論理和回路５８へ入力される。また、メモリ・リー
ド信号１１と一時記憶装置選択信号１６とは論理積回路
５２によって論理積がとられてその出力６２は論理和回
路５８へ入力され、メモリ・ライト信号１２と一時記憶
装置選択信号１６とは論理積回路５３によって論理積が
とられてその出力６３は論理和回路５８へ入力される。
さらに、Ｉ／Ｏリード信号１３と入力装置選択信号１７
とは論理積回路５４によって論理積がとられてその出力
６４は論理和回路５８へ入力され、Ｉ／Ｏライト信号１
４と入力装置選択信号１７とは論理積回路５５によって
論理積がとられてその出力６５は論理和回路５８へ入力
される。また、Ｉ／Ｏリード信号１３と出力装置選択信
号１８とは論理積回路５６によって論理積がとられてそ
の出力６６は論理和回路５８へ入力され、Ｉ／Ｏライト
信号１４と出力装置選択信号１８とは論理積回路５７に
よって論理積がとられてその出力６７は論理和回路５８
へ入力される。そして、論理和回路５８の出力６８が並
列直列変換装置７へ入力される。

【００７８】このように、本実施例のデータ信号の観測
方法は、演算装置２と他の装置３〜６との間で伝送され
る並列データ信号を論理和回路５８にて論理和した後に
直列データに変換する。

【００７９】すなわち、複数の部分に対する並列データ
を同時に観測したい場合に、従来であれば、アドレスの
上限値と下限値とを比較する回路が別途必要であり、さ
らに、各部分用にアドレスを比較する回路が必要であっ
たが、本実施例では、演算装置２が本来備える装置選択
信号１５〜１８及びアドレス信号１０に対応するデータ
信号９等を論理和することにより目的を達成することが
できる。そして、この論理和回路５８は、従来の比較回
路に比べて簡単な回路で実現することができる。また、
並列直列変換装置７は、複数の装置や複数のアドレスに
おけるデータ信号に対して１個を共用できる。

【００８０】この結果、複数の装置３〜６や複数のアド
レスにおけるデータ信号９を観察するに際して、観測装
置への出力端子を低減し、コストダウンを図り、設置ス
ペースの縮小化及び省資源化を図ることができる。

【００８１】〔実施例３〕本発明の他の実施例を図６及
び図７に基づいて説明すれば、以下の通りである。な
お、説明の便宜上、前記の実施例１及び実施例２の図面
に示した部材と同一の機能を有する部材については、同
一の符号を付し、その説明を省略する。

【００８２】まず、本実施例のデータ信号の観測方法が
適用される装置７０は、図６に示すように、前記の実施
例２の装置５０における論理和回路５８が切替装置７７
に置き換えられたものになっている。

【００８３】本実施例においても、一例として入力装置
５から演算装置２に転送されるデータを観測する場合に
ついて説明する。

【００８４】まず、入力装置５から演算装置２にデータ
を転送する場合は、演算装置２によるリセット信号１９
のＯＮからＯＦＦへの解除後に、入力装置選択信号１７
をＯＦＦからＯＮにし、次にＩ／Ｏリード信号１３をＯ
ＦＦからＯＮにする。入力装置５は、入力装置選択信号
１７及びＩ／Ｏリード信号１３の両方がＯＮになればデ
ータを複数本のデータ信号９へ出力し、入力装置選択信
号１７又はＩ／Ｏリード信号１３のいずれか一方がＯＦ
Ｆになればデータを複数本のデータ信号９へ出力するの
を中止する。演算装置２は、入力装置５からデータが出
力された後にＩ／Ｏリード信号１３をＯＮからＯＦＦに
し、この時点で複数本のデータ信号９のデータを入力装
置５からのデータとして取り込む。

【００８５】並列直列変換装置７は、演算装置２からの
入力装置選択信号１７がＯＮの期間中にＩ／Ｏリード信
号１３がＯＮからＯＦＦに変化すれば、この時点で複数
本のデータ信号９のデータを入力装置５からのデータと
して取り込む。その後に、取り込んだデータをクロック
信号２０により並列データから直列データに変換し、シ
リアル・データ信号２２としてシリアル・クロック信号
２１に同期させてコネクタ８へ出力する。そして、コネ
クタ８にロジック・アナライザを接続してデータを観測
する。なお、並列直列変換装置７の動作は、前記実施例
１及び実施例２と同一である。

【００８６】以上は、入力装置５から演算装置２に転送
されるデータを観測する場合であるが、他の装置３・４
・６から演算装置２に転送されるデータも切替装置７７
により切り替えて観測できる。

【００８７】すなわち、図７に示すように、メモリ・リ
ード信号１１と記憶装置選択信号１５とは論理積回路５
１によって論理積がとられてその出力６１は切替装置７
７へ入力され、メモリ・リード信号１１と一時記憶装置
選択信号１６とは論理積回路５２によって論理積がとら
れてその出力６２は切替装置７７へ入力される。また、
メモリ・ライト信号１２と一時記憶装置選択信号１６と
は論理積回路５３によって論理積がとられてその出力６
３は切替装置７７へ入力され、Ｉ／Ｏリード信号１３と
入力装置選択信号１７とは論理積回路５４によって論理
積がとられてその出力６４は切替装置７７へ入力され
る。さらに、Ｉ／Ｏライト信号１４と入力装置選択信号
１７とは論理積回路５５によって論理積がとられてその
出力６５は切替装置７７へ入力され、Ｉ／Ｏリード信号
１３と出力装置選択信号１８とは論理積回路５６によっ
て論理積がとられてその出力６６は切替装置７７へ入力
される。また、Ｉ／Ｏライト信号１４と出力装置選択信
号１８とは論理積回路５７によって論理積がとられてそ
の出力６７は切替装置７７へ入力される。そして、切替
装置７７の出力７１〜７６が並列直列変換装置７へ入力
される。

【００８８】このように、本実施例のデータ信号の観測
方法は、演算装置２と他の装置３〜６との間で伝送され
る並列データ信号を該当する装置３〜６の装置選択信号
１５〜１８及びアドレス信号１０に対応するものに切替
装置７７にて切り替えた後に直列データに変換する。

【００８９】すなわち、複数の部分に対する並列データ
を同時に観測したい場合に、従来であれば、アドレスの
上限値と下限値とを比較する回路が別途必要であり、さ
らに、各部分用にアドレスを比較する回路が必要であっ
たが、本実施例では、演算装置２が本来備える装置選択
信号１５〜１８及びアドレス信号１０に対応するデータ
信号を切り替えることにより目的を達成することができ
る。そして、この切替のための切替装置７７は、従来の
比較回路に比べて簡単な回路で実現することができる。
並列直列変換装置７は、複数の装置や複数のアドレスに
おけるデータ信号に対して１個を共用できる。

【００９０】この結果、複数の装置３〜６や複数のアド
レスにおけるデータ信号９を観察するに際して、観測装
置への出力端子を低減し、コストダウンを図り、設置ス
ペースの縮小化及び省資源化を図ることができる。

【００９１】〔実施例４〕本発明の他の実施例を図８に
基づいて説明すれば、以下の通りである。なお、説明の
便宜上、前記の実施例１〜実施例３の図面に示した部材
と同一の機能を有する部材については、同一の符号を付
し、その説明を省略する。

【００９２】まず、本実施例のデータ信号の観測方法が
適用される装置８１は、図８に示すように、前記の実施
例１の装置１における演算装置２、記憶装置３、一時記
憶装置４、入力装置５、出力装置６がそれぞれ独立した
演算装置ユニット８２、記憶装置ユニット８３、一時記
憶装置ユニット８４、入力装置ユニット８５及び出力装
置ユニット８６として形成されている。

【００９３】上記演算装置ユニット８２は、演算装置２
からなっている。また、各装置ユニット８３・８４・８
５・８６は、それぞれの装置３・４・５・６に付加して
デコーダ８７と並列直列変換装置接続部８８とコネクタ
８とを備えている。

【００９４】そして、演算装置ユニット８２と各装置ユ
ニット８３・８４・８５・８６との間は、複数本のアド
レス信号１０と複数本のデータ信号９とメモリ・リード
信号１１とメモリ・ライト信号１２とＩ／Ｏリード信号
１３とＩ／Ｏライト信号１４とリセット信号１９とクロ
ック信号２０とで接続されている。

【００９５】また、記憶装置ユニット８３では、演算装
置ユニット８２からの複数本のアドレス信号１０がデコ
ーダ８７及び記憶装置３に接続されており、上記デコー
ダ８７からの出力は、記憶装置選択信号１５として並列
直列変換装置接続部８８と記憶装置３とに接続され、並
列直列変換装置接続部８８からの出力であるシリアル・
クロック信号２１とシリアル・データ信号２２とがコネ
クタ８に接続されている。

【００９６】他の各装置ユニット８４・８５・８６につ
いても、同様に、演算装置ユニット８２からの複数本の
アドレス信号１０がデコーダ８７及び各装置４・５・６
に接続され、デコーダ８７からの出力が一時記憶装置選
択信号１６、入力装置選択信号１７又は出力装置選択信
号１８として並列直列変換装置接続部８８と各装置４・
５・６に接続され、並列直列変換装置接続部８８からの
出力であるシリアル・クロック信号２１とシリアル・デ
ータ信号２２とがコネクタ８に接続されている。

【００９７】また、並列直列変換手段としての並列直列
変換装置８９は、各装置ユニット８３・８４・８５・８
６の各並列直列変換装置接続部８８…のいずれかに装着
可能である。

【００９８】なお、並列直列変換装置８９の構造は、前
期実施例１〜実施例３で示したように、図２に示す回
路、図２に示す回路に図４の論理積回路５１〜５７及び
論理和回路５８とを付加したもの、又は図２に示す回路
に図６の論理積回路５１〜５７及び切替装置７７を付加
したものと同等である。

【００９９】上記の構成の装置８１において、入力装置
ユニット８５から演算装置ユニット８２に転送されるデ
ータを観測する場合について説明する。

【０１００】入力装置ユニット８５から演算装置ユニッ
ト８２にデータを転送する場合は、演算装置ユニット８
２は、リセット信号１９のＯＮからＯＦＦへの解除後
に、複数本のアドレス信号１０で入力装置ユニット８５
内のデコーダ８７により入力装置選択信号１７をＯＦＦ
からＯＮにし、次にＩ／Ｏリード信号１３ををＯＦＦか
らＯＮにする。入力装置ユニット８５は、入力装置選択
信号１７とＩ／Ｏリード信号１３の両方がＯＮになれば
データを複数本のデータ信号９へ出力し、入力装置選択
信号１７又はＩ／Ｏリード信号１３のいずれか一方がＯ
ＦＦになればデータを複数本のデータ信号９へ出力する
のを中止する。演算装置ユニット８２は、入力装置ユニ
ット８５からデータが出力された後にＩ／Ｏリード信号
１３をＯＮからＯＦＦにし、この時点で複数本のデータ
信号９のデータを入力装置ユニット８５からのデータと
して取り込む。

【０１０１】入力装置ユニット８５内の並列直列変換装
置接続部８８に装着された並列直列変換装置８９は、入
力装置選択信号１７がＯＮの期間中にＩ／Ｏリード信号
１３がＯＮからＯＦＦに変化すれば、この時点で複数本
のデータ信号９のデータを入力装置ユニット８５からの
データとして取り込む。その後に、取り込んだデータを
クロック信号２０により並列データから直列データに変
換し、シリアル・データ信号２２としてシリアル・クロ
ック信号２１に同期させてコネクタ８へ出力する。そし
て、ロジック・アナライザをコネクタ８に接続すること
によりデータを観測する。ここで、並列直列変換装置８
９の動作は、前記実施例１〜実施例３と同様である。

【０１０２】以上は、入力装置ユニット８５から演算装
置ユニット８２にデータを転送する場合であるが、演算
装置ユニット８２から入力装置ユニット８５にデータを
転送する場合も、記憶装置ユニット８３と演算装置ユニ
ット８２との間でデータを転送する場合も、一時記憶装
置ユニット８４と演算装置ユニット８２との間でデータ
を転送する場合も、出力装置ユニット８６と演算装置ユ
ニット８２との間でデータを転送する場合も同様であ
る。

【０１０３】このように、本実施例のデータ信号の観測
方法は、演算装置２及び他の装置３〜６をユニット式装
置８２〜８６として形成すると共に、各ユニット式装置
８３〜８６に接続可能な並列直列変換装置８９を設け
る。すなわち、演算装置２及び他の装置３〜６がユニッ
ト式装置８２〜８６として形成された場合に、従来で
は、各ユニット８２〜８６毎に複数の装置３〜６や複数
のアドレスにおけるデータ信号の比較回路が必要であっ
た。しかし、本実施例のデータ信号の観測方法を採用す
る場合には、並列直列変換装置８９を容易に独立したも
のとすることができる。そして、この独立した並列直列
変換装置８９が各ユニット式装置８３〜８６に接続部で
ある並列直列変換装置接続部８８に接続可能となってい
るので、独立した各ユニット式装置８３〜８６について
も容易に適用できる。また、並列直列変換装置８９は、
複数の装置ユニット８３〜８６や複数のアドレスにおけ
るデータ信号に対して１個を共用できる。したがって、
設置スペースの縮小化及び省資源化を図ることができ
る。

【０１０４】〔実施例５〕本発明の他の実施例を図９に
基づいて説明すれば、以下の通りである。なお、説明の
便宜上、前記の実施例１〜実施例４の図面に示した部材
と同一の機能を有する部材については、同一の符号を付
し、その説明を省略する。

【０１０５】本実施例のデータ信号の観測方法が適用さ
れる装置９１は、図９に示すように、前記の実施例４の
装置８１と同様に、演算装置２、記憶装置３、一時記憶
装置４、入力装置５、出力装置６がそれぞれ独立した演
算装置ユニット９２、記憶装置ユニット９３、一時記憶
装置ユニット９４、入力装置ユニット９５、出力装置ユ
ニット９６として形成されている一方、さらに、並列直
列変換装置８９が並列直列変換装置ユニット９７として
形成されている。

【０１０６】上記演算装置ユニット９２は、演算装置２
からなっている。また、各装置ユニット９３・９４・９
５・９６は、それぞれの装置３・４・５・６に付加して
デコーダ９８とコネクタ９９とを備えている。

【０１０７】そして、演算装置ユニット９２と各装置ユ
ニット９３・９４・９５・９６との間は、実施例４と同
様に、複数本のアドレス信号１０と複数本のデータ信号
９とメモリ・リード信号１１とメモリ・ライト信号１２
とＩ／Ｏリード信号１３とＩ／Ｏライト信号１４とリセ
ット信号１９とクロック信号２０とで接続されている。

【０１０８】また、記憶装置ユニット９３では、演算装
置ユニット９２からの複数本のアドレス信号１０がデコ
ーダ９８及び記憶装置３に接続されている。デコーダ９
７の出力は、記憶装置選択信号１５としてコネクタ９９
及び記憶装置３に接続されている。

【０１０９】他の各装置ユニット９４・９５・９６につ
いても、同様に、演算装置ユニット９２からの複数本の
アドレス信号１０がデコーダ９８及び各装置４・５・６
に接続され、デコーダ９８からの出力が一時記憶装置選
択信号１６、入力装置選択信号１７又は出力装置選択信
号１８としてコネクタ９９及び各装置４・５・６に接続
されている。

【０１１０】また、並列直列変換装置ユニット９７は、
各装置ユニット９３・９４・９５・９６のコネクタ９９
のいずれかに装着される。

【０１１１】並列直列変換装置ユニット９７では、並列
直列変換装置８９からのシリアル・クロック信号２１及
びシリアル・データ信号２２が、コネクタ８により外部
へ出力される。なお、並列直列変換装置８９の構造は、
上記実施例４と同一である。

【０１１２】上記の構成の装置９１において、入力装置
ユニット９５から演算装置ユニット９２に転送されるデ
ータを観測する場合について説明する。

【０１１３】入力装置ユニット９５から演算装置ユニッ
ト９２にデータを転送する場合は、演算装置ユニット９
２は、リセット信号１９のＯＮからＯＦＦへの解除後
に、複数本のアドレス信号１０で入力装置ユニット９５
内のデコーダ９８により入力装置選択信号１７をＯＦＦ
からＯＮにし、次にＩ／Ｏリード信号１３をＯＦＦから
ＯＮにする。入力装置ユニット９５は、入力装置選択信
号１７とＩ／Ｏリード信号１３の両方がＯＮになればデ
ータを複数本のデータ信号９へ出力し、入力装置選択信
号１７又はＩ／Ｏリード信号１３のいずれか一方がＯＦ
Ｆになればデータを複数本のデータ信号９へ出力するの
を中止する。演算装置ユニット９２は、入力装置ユニッ
ト９５からデータが出力された後にＩ／Ｏリード信号１
３をＯＮからＯＦＦにし、この時点で複数本のデータ信
号９のデータを入力装置ユニット９５からのデータとし
て取り込む。

【０１１４】入力装置ユニット９５内のコネクタ９９に
接続された並列直列変換装置ユニット９７は、入力装置
選択信号１７がＯＮの期間中にＩ／Ｏリード信号１３が
ＯＮからＯＦＦに変化すれば、この時点で複数本のデー
タ信号９のデータを入力装置ユニット９５からのデータ
として取り込む。その後に、取り込んだデータをクロッ
ク信号２０により並列データから直列データに変換し、
シリアル・データ信号２２として、シリアル・クロック
信号２１に同期させてコネクタ８へ出力する。

【０１１５】そして、コネクタ８にロジック・アナライ
ザを接続することによりデータを観測する。ここで、並
列直列変換装置８９の動作は、前記実施例１〜実施例４
と同様である。

【０１１６】以上は、入力装置ユニット９５から演算装
置ユニット９２にデータを転送する場合であるが、演算
装置ユニット９２から入力装置ユニット９５にデータを
転送する場合も、記憶装置ユニット９３と演算装置ユニ
ット９２との間でデータを転送する場合も、一時記憶装
置ユニット９４と演算装置ユニット９２との間でデータ
を転送する場合も、出力装置ユニット９６と演算装置ユ
ニット９２との間でデータを転送する場合も同様であ
る。

【０１１７】このように、本実施例のデータ信号の観測
方法は、並列直列変換装置８９を別ユニット式装置とし
ての並列直列変換装置ユニット９７として１個形成し、
各ユニット式装置９３〜９６の外部に設けて何れかの各
ユニット式装置９３〜９６に随時接続可能となってい
る。

【０１１８】したがって、独立した複数の装置ユニット
９３〜９６における装置３〜６や複数のアドレスにおけ
るデータ信号９を観察するに際して、観測装置への出力
端子を低減し、コストダウンを図り、設置スペースの縮
小化及び省資源化を図り、かつ独立した装置ユニット９
３〜９６にも適用することが可能となっている。

【０１１９】また、外部から並列直列変換装置ユニット
９７を接続できるため、開発段階のみならず、製品とな
ってからにおいても、容易にユニット式装置で伝送され
る並列データを観測することができる。また、並列直列
変換装置ユニット９７は、複数の装置ユニット９３〜９
６や複数のアドレスにおけるデータ信号に対して１個を
共用できる。したがって、設置スペースの縮小化及び省
資源化を図ることができる。

【０１２０】〔実施例６〕本発明の他の実施例を図１０
に基づいて説明すれば、以下の通りである。なお、説明
の便宜上、前記の実施例１〜実施例５の図面に示した部
材と同一の機能を有する部材については、同一の符号を
付し、その説明を省略する。

【０１２１】本実施例のデータ信号の観測方法が適用さ
れる装置１０１は、図１０に示すように、演算装置２、
記憶装置３、一時記憶装置４、入力装置５、出力装置６
及び並列直列変換装置７がそれぞれ独立した演算装置ユ
ニット１０２、記憶装置ユニット１０３、一時記憶装置
ユニット１０４、入力装置ユニット１０５、出力装置ユ
ニット１０６及び並列直列変換装置ユニット１０７とし
て形成されている。

【０１２２】上記演算装置ユニット１０２は、演算装置
２からなっている。また、各装置ユニット１０３・１０
４・１０５・１０６は、それぞれの装置３・４・５・６
に付加してデコーダ１０８を備えている。

【０１２３】そして、演算装置ユニット１０２と各装置
ユニット１０３・１０４・１０５・１０６との間は、実
施例４と同様に、複数本のアドレス信号１０と複数本の
データ信号９とメモリ・リード信号１１とメモリ・ライ
ト信号１２とＩ／Ｏリード信号１３とＩ／Ｏライト信号
１４とリセット信号１９とクロック信号２０とで接続さ
れている。

【０１２４】一方、本実施例では、演算装置ユニット１
０２と各装置ユニット１０３・１０４・１０５・１０６
との間に、並列直列変換装置ユニット１０７を接続し得
るようになっている。

【０１２５】そして、記憶装置ユニット１０３では、演
算装置ユニット１０２から直接あるいは並列直列変換装
置ユニット１０７を経由して供給される複数本のアドレ
ス信号１０がデコーダ１０８に入力され、デコーダ１０
８からの出力が記憶装置選択信号１５として記憶装置３
に接続されている。

【０１２６】他の各装置ユニット１０４・１０５・１０
６についても、同様に、演算装置ユニット１０２から直
接あるいは並列直列変換装置ユニット１０７を経由して
供給される複数本のアドレス信号１０がデコーダ１０８
に入力され、デコーダ１０８からの出力が一時記憶装置
選択信号１６、入力装置選択信号１７又は出力装置選択
信号１８として各装置４・５・６に接続可能となってい
る。

【０１２７】また、並列直列変換装置ユニット１０７
は、演算装置ユニット１０２からの複複数本のデータ信
号９とメモリ・リード信号１１とメモリ・ライト信号１
２とＩ／Ｏリード信号１３とＩ／Ｏライト信号１４とリ
セット信号１９とクロック信号２０とを、並列直列変装
置ユニット１０７に接続される記憶装置ユニット１０
３、一時記憶装置ユニット１０４、入力装置ユニット１
０５又は出力装置ユニット１０６に供給すると同時に、
並列直列変換装置ユニット１０７内に設けられた並列直
列変換装置８９にも供給される。また並列直列変換装置
ユニット１０７は、演算装置ユニット１０２からの複数
本のアドレス信号９を、並列直列変換装置ユニット１０
７に接続される記憶装置ユニット１０３、一時記憶装置
ユニット１０４、入力装置ユニット１０５又は出力装置
ユニット１０６に供給すると同時に、並列直列変換装置
ユニット１０７内に設けられたデコーダ１０９にも供給
する。

【０１２８】そして、デコーダ１０９からの出力が選択
信号１１０として並列直列変換装置８９に入力される。

【０１２９】また、このデコーダ１０９にはスイッチ１
１１が接続されている。さらに、並列直列変換装置８９
から、シリアル・クロック信号２１とシリアル・データ
信号２２とがコネクタ８に接続される。なお、並列直列
変換装置８９の構造は、前記実施例４と同一である。

【０１３０】上記の構成の装置１０１において、入力装
置ユニット１０５から演算装置ユニット１０２に転送さ
れるデータを観測する場合について説明する。

【０１３１】入力装置ユニット１０５から演算装置ユニ
ット１０２にデータを転送する場合は、演算装置ユニッ
ト１０２はリセット信号１９のＯＮからＯＦＦへの解除
後に、複数本のアドレス信号１０で入力装置ユニット１
０５内のデコーダ１０８により入力装置選択信号１７を
ＯＦＦからＯＮにし、次にＩ／Ｏリード信号１３をＯＦ
ＦからＯＮにする。入力装置ユニット１０５は、入力装
置選択信号１７とＩ／Ｏリード信号１３との両方がＯＮ
になればデータを複数本のデータ信号９へ出力し、入力
装置選択信号１７又はＩ／Ｏリード信号１３のいずれか
一方がＯＦＦになれば複数本のデータ信号９へ出力する
のを中止する。演算装置ユニット１０２は、入力装置ユ
ニット１０５からデータが出力された後にＩ／Ｏリード
信号１３をＯＮからＯＦＦにし、この時点で複数本のデ
ータ信号９のデータを入力装置ユニット１０５からのデ
ータとして取り込む。

【０１３２】演算装置ユニット１０２と入力装置ユニッ
ト１０５との間に接続された並列直列変換装置ユニット
１０７は、スイッチ１１１で指定された装置５に対する
選択信号１１０が出力されれば、デコーダ１０９より選
択信号１１０をＯＮにし、この選択信号１１０がＯＮの
期間中にＩ／Ｏリード信号１３がＯＮからＯＦＦに変化
すれば、この時点で複数本のデータ信号９のデータを入
力装置ユニット１０５からのデータとして取り込む。そ
の後に、取り込んだデータをクロック信号２０により並
列データから直列データに変換し、シリアル・データ信
号２２としてシリアル・クロック信号２１に同期させて
コネクタ８へ出力する。そして、コネクタ８にロジック
・アナライザを接続することによりデータを観測する。
ここで並列直列変換装置８９の構造は、実施例４及び実
施例５と同一である。

【０１３３】以上は、入力装置ユニット１０５から演算
装置ユニット１０２にデータを転送する場合であるが、
演算装置ユニット１０２から入力装置ユニット１０５に
データを転送する場合も、記憶装置ユニット１０３と演
算装置ユニット１０２との間でデータを転送する場合
も、一時記憶装置ユニット１０４と演算装置ユニット１
０２との間でデータを転送する場合も、出力装置ユニッ
ト１０６と演算装置ユニット１０２との間でデータを転
送する場合も同様である。

【０１３４】このように、本実施例のデータ信号の観測
方法は、並列直列変換装置８９を別ユニット式装置とし
ての並列直列変換装置ユニット１０７にて形成し、演算
装置ユニット１０２と各ユニット式装置１０３〜１０６
との間に挿入可能になっている。

【０１３５】したがって、独立した複数の装置ユニット
１０３〜１０６における装置３〜６や複数のアドレスに
おけるデータ信号９を観察するに際して、観測装置への
出力端子を低減し、コストダウンを図り、設置スペース
の縮小化及び省資源化を図り、かつ独立した装置ユニッ
ト９３〜９６にも適用することが可能となっている。

【０１３６】また、外部から並列直列変換装置ユニット
１０７を随時、演算装置ユニット１０２と各装置ユニッ
ト１０３〜１０６の間に挿入接続できるため、開発段階
のみならず、製品となってからにおいても、容易にユニ
ット式装置で伝送される並列データを観測することがで
きる。さらに、並列直列変換装置ユニット１０７は、複
数の装置ユニット１０３〜１０６や複数のアドレスにお
けるデータ信号に対して１個を共用できる。したがっ
て、設置スペースの縮小化及び省資源化を図ることがで
きる。

【０１３７】

【発明の効果】請求項１の発明のデータ信号の観測方法
は、以上のように、並列直列変換手段は、演算装置から
の各装置選択信号がＯＮの期間中にリード信号又はライ
ト信号がＯＮからＯＦＦに変化した時に、アドレス信号
に基づく複数のデータ信号の取り込みを開始し、その後
に取り込んだデータ信号を演算装置のクロック信号に基
づき並列データから直列データに変換し、シリアル・デ
ータ信号としてシリアル・クロック信号に同期させてコ
ネクタへ出力する一方、このシリアル・データ信号をコ
ネクタに接続した観測装置にて観測する方法である。

【０１３８】これにより、複数の装置や複数のアドレス
におけるデータ信号を観察するに際しても、演算装置が
本来備える各装置選択信号に基づいて、かつ演算装置が
本来備えるアドレス信号に基づいて複数のデータ信号を
並列直列変換手段に導くことができる。また、並列直列
変換手段は、演算装置に容易に備えることのできるクロ
ック信号に基づき、かつ、各装置選択信号、リード信号
又はライト信号のＯＮ・ＯＦＦに基づきタイミングを計
りながら、データ信号の経時変化を捕らえることができ
る。さらに、複数の装置や複数のアドレスにおけるデー
タ信号を観察する場合においても、並列直列変換手段か
ら出力されるのは、最終的に、２つの外部出力端子、す
なわちシリアルデータ信号及びシリアル・クロック信号
のみである。

【０１３９】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができるという効果を奏
する。

【０１４０】さらに、並列直列変換手段に入力される配
線も少なくすることができるので、各装置が独立してい
る場合においても容易に適用が可能となるという効果を
奏する。

【０１４１】請求項２の発明のデータ信号の観測方法
は、以上のように、請求項１の発明のデータ信号の観測
方法において、演算装置と他の装置との間で伝送される
並列データ信号を論理和した後に直列データに変換する
方法である。

【０１４２】これにより、複数の部分に対する並列デー
タを同時に観測したい場合に、従来であれば、アドレス
の上限値と下限値とを比較する回路が別途必要であり、
さらに、各部分用にアドレスを比較する回路が必要であ
ったが、本発明では、演算装置が本来備える装置選択信
号及びアドレス信号に対応するデータ信号を論理和する
ことにより目的を達成することができる。そして、この
論理和の回路は、従来の比較回路に比べて簡単な回路で
実現することができる。さらに、並列直列変換手段は、
複数の装置や複数のアドレスにおけるデータ信号に対し
て１個を共用できる。

【０１４３】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができるという効果を奏
する。

【０１４４】請求項３の発明のデータ信号の観測方法
は、以上のように、請求項１の発明のデータ信号の観測
方法において、演算装置と他の装置との間で伝送される
並列データ信号を該当する装置の装置選択信号及びアド
レス信号に対応するものに切り替えた後に直列データに
変換する方法である。

【０１４５】これにより、複数の部分に対する並列デー
タを同時に観測したい場合に、従来であれば、アドレス
の上限値と下限値とを比較する回路が別途必要であり、
さらに、各部分用にアドレスを比較する回路が必要であ
ったが、本発明では、演算装置が本来備える装置選択信
号及びアドレス信号に対応するデータ信号を切り替える
ことにより目的を達成することができる。そして、この
切替のための回路は、従来の比較回路に比べて簡単な回
路で実現することができる。さらに、並列直列変換手段
は、複数の装置や複数のアドレスにおけるデータ信号に
対して１個を共用できる。

【０１４６】この結果、複数の装置や複数のアドレスに
おけるデータ信号を観察するに際して、観測装置への出
力端子を低減し、コストダウンを図り、設置スペースの
縮小化及び省資源化を図ることができるという効果を奏
する。

【０１４７】請求項４の発明のデータ信号の観測方法
は、以上のように、請求項１の発明のデータ信号の観測
方法において、演算装置及び他の装置をユニット式装置
として形成すると共に、各ユニット式装置に接続可能な
並列直列変換手段を設ける方法である。

【０１４８】これにより、演算装置及び他の装置がユニ
ット式装置として形成された場合に、従来では、各ユニ
ット毎に複数の装置や複数のアドレスにおけるデータ信
号の比較回路が必要であったが、本発明では、請求項１
のデータ信号の観測方法を採用するので、並列直列変換
手段を容易に独立したものとすることができる。

【０１４９】そして、この独立した並列直列変換手段が
各ユニット式装置に接続可能となっているので、独立し
た各ユニット式装置についても容易に適用できる。ま
た、並列直列変換手段は、複数の装置や複数のアドレス
におけるデータ信号に対して１個を共用できる。したが
って、設置スペースの縮小化及び省資源化を図ることが
できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデータ信号の観測方
法が適用される装置の構成を示すブロック図である。

【図２】上記の並列直列変換装置の構造を示すブロック
図である。

【図３】上記データ信号の観測方法が適用される装置の
並列直列変換方法を示すタイムチャートである。

【図４】本発明の他の実施例におけるデータ信号の観測
方法が適用される装置の構成を示すブロック図である。

【図５】上記データ信号の観測方法が適用される装置の
並列直列変換方法を示すタイムチャートである。

【図６】本発明のさらに他の実施例におけるデータ信号
の観測方法が適用される装置の構成を示すブロック図で
ある。

【図７】上記データ信号の観測方法が適用される装置の
並列直列変換方法を示すタイムチャートである。

【図８】本発明のさらに他の実施例におけるデータ信号
の観測方法が適用される装置の構成を示すブロック図で
ある。

【図９】本発明のさらに他の実施例におけるデータ信号
の観測方法が適用される装置の構成を示すブロック図で
ある。

【図１０】本発明のさらに他の実施例におけるデータ信
号の観測方法が適用される装置の構成を示すブロック図
である。

【図１１】従来例を示すものであり、マイクロ・プロセ
ッサの構成を示すブロック図である。

【図１２】上記マイクロ・プロセッサにおけるアクセス
方法を示すタイムチャートである。

【図１３】上記データ信号の観測方法に使用されるロジ
ック・アナライザの構造を示す説明図である。

【図１４】他の従来例を示すものであり、データ信号の
観測装置を示すブロック図である。

【符号の説明】

１ 装置 ２ 演算装置 ３ 記憶装置 ４ 一時記憶装置 ５ 入力装置 ６ 出力装置 ７ 並列直列変換装置 ８ コネクタ ９ データ信号 １０ アドレス信号 １１ メモリ・リード信号 １２ メモリ・ライト信号 １３ Ｉ／Ｏリード信号 １４ Ｉ／Ｏライト信号 １６ 一時記憶装置選択信号 １７ 入力装置選択信号 ２０ クロック信号 ２１ シリアル・クロック信号 ２２ シリアル・データ信号 ５８ 論理和回路 ７７ 切替装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/22 - 11/34 G06F 13/00 G06F 13/38 - 13/42 G06F 15/78

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】演算装置と他の装置とのデータ信号の伝送
   に際して、演算装置が、各装置選択信号にて各装置を選
   択し、アドレス信号にてアドレスを指定してそのアドレ
   スに該当するデータ信号の伝送を指示し、かつ、リード
   信号又はライト信号によりデータ信号の伝送方向を指示
   する装置における複数のデータ信号を並列直列変換手段
   により並列データから直列データに変換して観測するデ
   ータ信号の観測方法において、 上記並列直列変換手段は、演算装置からの各装置選択信
   号がＯＮの期間中にリード信号又はライト信号がＯＮか
   らＯＦＦに変化した時に、アドレス信号に基づく複数の
   データ信号の取り込みを開始し、その後に取り込んだデ
   ータ信号を演算装置のクロック信号に基づき並列データ
   から直列データに変換し、シリアル・データ信号として
   シリアル・クロック信号に同期させてコネクタへ出力す
   る一方、このシリアル・データ信号をコネクタに接続し
   た観測装置にて観測することを特徴とするデータ信号の
   観測方法。
2. 【請求項２】演算装置と他の装置との間で伝送される並
   列データ信号を論理和した後に直列データに変換するこ
   とを特徴とする請求項１記載のデータ信号の観測方法。
3. 【請求項３】演算装置と他の装置との間で伝送される並
   列データ信号を該当する装置の装置選択信号及びアドレ
   ス信号に対応するものに切り替えた後に直列データに変
   換することを特徴とする請求項１記載のデータ信号の観
   測方法。
4. 【請求項４】演算装置及び他の装置をユニット式装置と
   して形成すると共に、各ユニット式装置に接続可能な並
   列直列変換手段を設けることを特徴とする請求項１記載
   のデータ信号の観測方法。