JPH07121398A - Ｃｐｕバスチェック制御方式 - Google Patents
Ｃｐｕバスチェック制御方式Info
- Publication number
- JPH07121398A JPH07121398A JP5268579A JP26857993A JPH07121398A JP H07121398 A JPH07121398 A JP H07121398A JP 5268579 A JP5268579 A JP 5268579A JP 26857993 A JP26857993 A JP 26857993A JP H07121398 A JPH07121398 A JP H07121398A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- cpu bus
- control
- unit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＣＰＵバスの診断・保守解析の容易性を実現す
るため、制御システム内において、ＣＰＵバスチェック
制御回路４を追加し、制御プログラムに容易に介入する
ことを可能にすること。 【構成】ＣＰＵバス６より条件の設定及びその状態を報
告するためのバスインターフェイス部１１，ＣＰＵバス
６のアドレス，制御信号及びデータの条件設定を記憶す
る設定レジスタ部１２，ＣＰＵバス６を監視し、設定条
件との比較を行い制御プログラムに対し介入する要因を
発生する条件判定部１３，条件判定部１３からの指示に
従いＣＰＵバス６に対して割込み要求を行う割込み発生
部１４及び条件判定部１３からの指示に従いシステム外
部に条件要因の発生を報告する外部出力部１５を設け、
ＣＰＵバス６及び制御プログラムに対して介入すること
を可能とする。
るため、制御システム内において、ＣＰＵバスチェック
制御回路４を追加し、制御プログラムに容易に介入する
ことを可能にすること。 【構成】ＣＰＵバス６より条件の設定及びその状態を報
告するためのバスインターフェイス部１１，ＣＰＵバス
６のアドレス，制御信号及びデータの条件設定を記憶す
る設定レジスタ部１２，ＣＰＵバス６を監視し、設定条
件との比較を行い制御プログラムに対し介入する要因を
発生する条件判定部１３，条件判定部１３からの指示に
従いＣＰＵバス６に対して割込み要求を行う割込み発生
部１４及び条件判定部１３からの指示に従いシステム外
部に条件要因の発生を報告する外部出力部１５を設け、
ＣＰＵバス６及び制御プログラムに対して介入すること
を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、血液自動分析
装置等に代表される医療機器及び、プラントを制御する
計装制御装置等の中央処理装置を中心とした制御システ
ムに係り、特に中央処理装置における制御プログラム動
作の診断・保守に好適なプログラムチェック制御方式に
関する。
装置等に代表される医療機器及び、プラントを制御する
計装制御装置等の中央処理装置を中心とした制御システ
ムに係り、特に中央処理装置における制御プログラム動
作の診断・保守に好適なプログラムチェック制御方式に
関する。
【０００２】
【従来の技術】従来のＣＰＵバスの診断・保守は、外部
機器である大規模なインサーキットエミュレータ装置の
使用や、プログラムによるデバッグツールによる方式が
一般的であり、インサーキットエミュレータ装置等の外
部測定機を使用した場合、システム動作時において機器
を指定の測定状態とするためにはシステムの分解作業が
生じるため大がかりな準備，時間が必要であった。ま
た、プログラムによるデバッグツールによる方式におい
てはリアルタイム性を考慮したＣＰＵバスの診断・保守
は制約項目が多く困難であった。また、日立シングルチ
ップＲＩＳＣマイコンSH7032，７０３４ ハードウェア
マニュアルにおけるユーザブレーク機能は、ブレーク
条件設定の自由度が狭く限定されていた。従って詳細な
条件設定が不可能であった。また、上記条件設定は１事
象しか設定できないため条件設定のシーケンス指定は不
可能であった。
機器である大規模なインサーキットエミュレータ装置の
使用や、プログラムによるデバッグツールによる方式が
一般的であり、インサーキットエミュレータ装置等の外
部測定機を使用した場合、システム動作時において機器
を指定の測定状態とするためにはシステムの分解作業が
生じるため大がかりな準備，時間が必要であった。ま
た、プログラムによるデバッグツールによる方式におい
てはリアルタイム性を考慮したＣＰＵバスの診断・保守
は制約項目が多く困難であった。また、日立シングルチ
ップＲＩＳＣマイコンSH7032，７０３４ ハードウェア
マニュアルにおけるユーザブレーク機能は、ブレーク
条件設定の自由度が狭く限定されていた。従って詳細な
条件設定が不可能であった。また、上記条件設定は１事
象しか設定できないため条件設定のシーケンス指定は不
可能であった。
【０００３】
【発明が解決しようとする課題】上記従来技術は、制御
システム内にプログラムチェックに関する手法を取り入
れる配慮が成されておらず、制御プログラムの診断・保
守には非常に大きな労力と時間が必要であるという問題
点があった。本発明の目的は、上記従来技術の問題点で
あったＣＰＵバスの診断・保守解析の容易性を実現する
ため、制御システム内においてＣＰＵバスチェック制御
回路を追加し、制御プログラムに容易に介入することを
可能にすることにより従来技術の欠点をなくしたＣＰＵ
バスチェック制御方式を提供することにある。
システム内にプログラムチェックに関する手法を取り入
れる配慮が成されておらず、制御プログラムの診断・保
守には非常に大きな労力と時間が必要であるという問題
点があった。本発明の目的は、上記従来技術の問題点で
あったＣＰＵバスの診断・保守解析の容易性を実現する
ため、制御システム内においてＣＰＵバスチェック制御
回路を追加し、制御プログラムに容易に介入することを
可能にすることにより従来技術の欠点をなくしたＣＰＵ
バスチェック制御方式を提供することにある。
【０００４】
【課題を解決するための手段】上記目的は、ＣＰＵバス
より条件の設定及びその状態を報告するためのバスイン
ターフェイス部，ＣＰＵバスのアドレス，制御信号及び
データの条件設定を記憶する設定レジスタ部，ＣＰＵバ
スを監視し、設定条件との比較を行い制御プログラムに
対し介入する要因を発生する条件判定部，条件判定部か
らの指示に従いＣＰＵバスに対して割込み要求を行う割
込み発生部及び条件判定部からの指示に従いシステム外
部に条件要因の発生を報告する外部出力部を設け、ＣＰ
Ｕバス及び制御プログラムに対して介入することを可能
とすることにより達成される。
より条件の設定及びその状態を報告するためのバスイン
ターフェイス部，ＣＰＵバスのアドレス，制御信号及び
データの条件設定を記憶する設定レジスタ部，ＣＰＵバ
スを監視し、設定条件との比較を行い制御プログラムに
対し介入する要因を発生する条件判定部，条件判定部か
らの指示に従いＣＰＵバスに対して割込み要求を行う割
込み発生部及び条件判定部からの指示に従いシステム外
部に条件要因の発生を報告する外部出力部を設け、ＣＰ
Ｕバス及び制御プログラムに対して介入することを可能
とすることにより達成される。
【０００５】
【作用】上記手段によれば、ＣＰＵよりバスインターフ
ェイスを介して設定レジスタ部へ所定の手続きを踏み制
御プログラムに対しての介入条件を設定する。条件判定
部では、常にＣＰＵバスの監視を行い設定レジスタ部の
設定条件と比較を行い、一致した場合に割込み発生部及
び外部出力部に対して、要求信号を入力し、許可されて
いれば外部出力部より外部に対して条件一致信号の出
力、割込み発生部よりＣＰＵバスに対して割込み要求を
行う。この割込み要求により制御プログラムは、所定の
手続きを踏み動作を変更する。
ェイスを介して設定レジスタ部へ所定の手続きを踏み制
御プログラムに対しての介入条件を設定する。条件判定
部では、常にＣＰＵバスの監視を行い設定レジスタ部の
設定条件と比較を行い、一致した場合に割込み発生部及
び外部出力部に対して、要求信号を入力し、許可されて
いれば外部出力部より外部に対して条件一致信号の出
力、割込み発生部よりＣＰＵバスに対して割込み要求を
行う。この割込み要求により制御プログラムは、所定の
手続きを踏み動作を変更する。
【０００６】
【実施例】以下、本発明の実施例を図１，図２，図３に
より説明する。図１及び図３は、ＣＰＵバスチェック制
御回路の概略構成図であり、図２は、ＣＰＵバスチェッ
ク制御回路を含む制御システムの概略構成図である。
より説明する。図１及び図３は、ＣＰＵバスチェック制
御回路の概略構成図であり、図２は、ＣＰＵバスチェッ
ク制御回路を含む制御システムの概略構成図である。
【０００７】図２において、１はシステムの統括制御を
行う中央処理装置（ＣＰＵ）、２はシステムの動作手順
および各種制御，演算などのデータを記憶する記憶装置
である。また、３はＣＰＵの指令により外部機器の制御
を行う外部機器制御部、５は外部とのコミュニケーショ
ンを行う通信制御部であり、６はこれらの各ブロックを
有機的に結合しシステムの情報伝達及び制御の基幹であ
るＣＰＵバスである。４はこのＣＰＵバスを監視し、動
作を抑制するＣＰＵバスチェック制御回路である。この
システムは、外部と通信によりコミュニケーションをと
りながら、CPUの演算・制御データによりある外部機器
を制御するシステムである。
行う中央処理装置（ＣＰＵ）、２はシステムの動作手順
および各種制御，演算などのデータを記憶する記憶装置
である。また、３はＣＰＵの指令により外部機器の制御
を行う外部機器制御部、５は外部とのコミュニケーショ
ンを行う通信制御部であり、６はこれらの各ブロックを
有機的に結合しシステムの情報伝達及び制御の基幹であ
るＣＰＵバスである。４はこのＣＰＵバスを監視し、動
作を抑制するＣＰＵバスチェック制御回路である。この
システムは、外部と通信によりコミュニケーションをと
りながら、CPUの演算・制御データによりある外部機器
を制御するシステムである。
【０００８】次に図１において、ＣＰＵバスチェック制
御回路４はＣＰＵバス６と接続され、条件情報のデータ
を記憶する設定レジスタ部１２はバスインターフェイス
部１１を介してＣＰＵバス６と接続される。条件設定レ
ジスタ部１２はプログラム動作を指定条件による抑制あ
るいは介入要因を決定するためのアドレス，制御信号及
びデータレジスタを有する。そして、この条件設定レジ
スタ部１２はＣＰＵバス６の動作状態を監視し、条件設
定レジスタ部１２の指定条件との比較を行う条件判定部
１３に指定条件を伝達経路で接続され、さらにＣＰＵバ
ス６に対して割込み要求を行う割込み発生部１４及び外
部出力部１５によりシステム外部に条件要因の発生を報
告する。以上のような構成のＣＰＵバスチェック制御回
路４において、中央処理装置１から予め所定のプログラ
ム動作の抑制及び外部へ介入条件を条件設定レジスタ部
１２へ格納される。その際、常に全ての条件設定を行う
のではなく必要な条件のみマスクパターン解除を設定す
ることにより、多くの条件の中から特定の条件を抽出し
て指定することが可能となる。また、割込み発生部１４
及び外部出力部１５に対する出力許可に付いても設定さ
れる。このことにより、日立シングルチップＲＩＳＣマ
イコンSH7032，７０３４ ハードウェアマニュアルに代
表されるユーザブレーク機能における設定条件を全て指
定することなく、特定の条件のみの指定が可能となるた
め条件判定の幅を大きく拡大することが可能となる。例
えば、日立シングルチップＲＩＳＣマイコンSH7032，70
34のユーザブレーク機能では、データの転送サイズにか
かわらずＤＭＡサイクルのライトサイクルにブレーク機
能を動作させることは不可能であるが、本発明では、マ
スクパターン機能を使用することにより設定することが
可能である。次に、条件判定部１３は、ＣＰＵバス６の
状態を監視し条件設定部１２からのマスクパターンによ
り抽出された介入条件と比較し、一致した場合に割込み
発生部１４及び外部出力部１５に対して介入要求信号を
アクティブとする。これにより割込み発生部１４は、Ｃ
ＰＵバス６を介して中央処理装置１へ割込み要求を行
い、この割込み要求が受諾された時点で中央処理装置１
で定められている割込み処理に応答した後に、中央処理
装置１で動作していた制御プログラムの動作を一時中断
し、所定の制御プログラムに動作を移行する。一方、外
部出力部は、システム外部に対して、介入条件が成立し
たことを報告する信号を出力する。
御回路４はＣＰＵバス６と接続され、条件情報のデータ
を記憶する設定レジスタ部１２はバスインターフェイス
部１１を介してＣＰＵバス６と接続される。条件設定レ
ジスタ部１２はプログラム動作を指定条件による抑制あ
るいは介入要因を決定するためのアドレス，制御信号及
びデータレジスタを有する。そして、この条件設定レジ
スタ部１２はＣＰＵバス６の動作状態を監視し、条件設
定レジスタ部１２の指定条件との比較を行う条件判定部
１３に指定条件を伝達経路で接続され、さらにＣＰＵバ
ス６に対して割込み要求を行う割込み発生部１４及び外
部出力部１５によりシステム外部に条件要因の発生を報
告する。以上のような構成のＣＰＵバスチェック制御回
路４において、中央処理装置１から予め所定のプログラ
ム動作の抑制及び外部へ介入条件を条件設定レジスタ部
１２へ格納される。その際、常に全ての条件設定を行う
のではなく必要な条件のみマスクパターン解除を設定す
ることにより、多くの条件の中から特定の条件を抽出し
て指定することが可能となる。また、割込み発生部１４
及び外部出力部１５に対する出力許可に付いても設定さ
れる。このことにより、日立シングルチップＲＩＳＣマ
イコンSH7032，７０３４ ハードウェアマニュアルに代
表されるユーザブレーク機能における設定条件を全て指
定することなく、特定の条件のみの指定が可能となるた
め条件判定の幅を大きく拡大することが可能となる。例
えば、日立シングルチップＲＩＳＣマイコンSH7032，70
34のユーザブレーク機能では、データの転送サイズにか
かわらずＤＭＡサイクルのライトサイクルにブレーク機
能を動作させることは不可能であるが、本発明では、マ
スクパターン機能を使用することにより設定することが
可能である。次に、条件判定部１３は、ＣＰＵバス６の
状態を監視し条件設定部１２からのマスクパターンによ
り抽出された介入条件と比較し、一致した場合に割込み
発生部１４及び外部出力部１５に対して介入要求信号を
アクティブとする。これにより割込み発生部１４は、Ｃ
ＰＵバス６を介して中央処理装置１へ割込み要求を行
い、この割込み要求が受諾された時点で中央処理装置１
で定められている割込み処理に応答した後に、中央処理
装置１で動作していた制御プログラムの動作を一時中断
し、所定の制御プログラムに動作を移行する。一方、外
部出力部は、システム外部に対して、介入条件が成立し
たことを報告する信号を出力する。
【０００９】次に図３において、他の実施例について説
明する。ＣＰＵバスチェック制御回路４はＣＰＵバス６
と接続され、条件情報のデータを記憶する設定レジスタ
部１２はバスインターフェイス部１１を介してＣＰＵバ
ス６と接続される。条件設定レジスタ部１２は幾つかの
プログラム動作を指定条件による抑制あるいは介入要因
を決定するためのアドレス，制御信号及びデータレジス
タを有する。そして、この条件設定レジスタ部１２はＣ
ＰＵバス６の動作状態を監視し、条件設定レジスタ部１
２の指定条件との比較を行うプログラマブルシーケンサ
２２に接続される。また、シーケンス記憶部２１は、バ
スインターフェイス部１１を介してＣＰＵバス６と接続
され、シーケンス制御データを記憶する。さらにＣＰＵ
バス６に対して割込み要求を行う割込み発生部１４及び
外部出力部１５によりシステム外部に条件要因の発生を
報告する。以上のような構成のＣＰＵバスチェック制御
回路４において、中央処理装置１から予め、所定のプロ
グラム動作の抑制及び外部へ介入条件を条件設定レジス
タ部１２へ、またシーケンス記憶部２１へはプログラマ
ブルシーケンサ２２の動作を規定するシーケンス制御デ
ータが格納される。その際、常に全ての条件設定を行う
のではなく必要な条件のみマスクパターン解除を設定す
ることにより、多くの条件の中から特定の条件を抽出し
て指定することが可能となる。また、割込み発生部１４
及び外部出力部１５に対する出力許可に付いても設定さ
れる。このことにより、日立シングルチップＲＩＳＣマ
イコンSH7032，７０３４ ハードウェア マニュアルに
代表されるユーザブレーク機能における設定条件を全て
指定することなく、特定の条件のみの指定が可能となる
ため条件判定の幅を大きく拡大することが可能となる。
例えば、日立シングルチップＲＩＳＣマイコンSH7032，
７０３４のユーザブレーク機能では、データの転送サイ
ズにかかわらずＤＭＡサイクルのライトサイクルにブレ
ーク機能を動作させることは不可能であるが、本発明で
は、マスクパターン機能を使用することにより設定する
ことが可能である。
明する。ＣＰＵバスチェック制御回路４はＣＰＵバス６
と接続され、条件情報のデータを記憶する設定レジスタ
部１２はバスインターフェイス部１１を介してＣＰＵバ
ス６と接続される。条件設定レジスタ部１２は幾つかの
プログラム動作を指定条件による抑制あるいは介入要因
を決定するためのアドレス，制御信号及びデータレジス
タを有する。そして、この条件設定レジスタ部１２はＣ
ＰＵバス６の動作状態を監視し、条件設定レジスタ部１
２の指定条件との比較を行うプログラマブルシーケンサ
２２に接続される。また、シーケンス記憶部２１は、バ
スインターフェイス部１１を介してＣＰＵバス６と接続
され、シーケンス制御データを記憶する。さらにＣＰＵ
バス６に対して割込み要求を行う割込み発生部１４及び
外部出力部１５によりシステム外部に条件要因の発生を
報告する。以上のような構成のＣＰＵバスチェック制御
回路４において、中央処理装置１から予め、所定のプロ
グラム動作の抑制及び外部へ介入条件を条件設定レジス
タ部１２へ、またシーケンス記憶部２１へはプログラマ
ブルシーケンサ２２の動作を規定するシーケンス制御デ
ータが格納される。その際、常に全ての条件設定を行う
のではなく必要な条件のみマスクパターン解除を設定す
ることにより、多くの条件の中から特定の条件を抽出し
て指定することが可能となる。また、割込み発生部１４
及び外部出力部１５に対する出力許可に付いても設定さ
れる。このことにより、日立シングルチップＲＩＳＣマ
イコンSH7032，７０３４ ハードウェア マニュアルに
代表されるユーザブレーク機能における設定条件を全て
指定することなく、特定の条件のみの指定が可能となる
ため条件判定の幅を大きく拡大することが可能となる。
例えば、日立シングルチップＲＩＳＣマイコンSH7032，
７０３４のユーザブレーク機能では、データの転送サイ
ズにかかわらずＤＭＡサイクルのライトサイクルにブレ
ーク機能を動作させることは不可能であるが、本発明で
は、マスクパターン機能を使用することにより設定する
ことが可能である。
【００１０】次に、プログラマブルシーケンサ２２は、
順次シーケンス記憶部２１からシーケンス制御情報を読
みだし決定する。その際、ＣＰＵバス６の状態を監視し
条件設定部１２からのマスクパターンにより抽出された
介入条件と比較し、一致した場合にシーケンス記憶部２
１より次のシーケンス制御情報を読みだし、この動作を
終了条件を満たすまで反復する。終了条件が満たされる
とプログラマブルシーケンサ２２は、割込み発生部１４
及び外部出力部１５に対して介入要求信号をアクティブ
とする。これにより割込み発生部１４は、ＣＰＵバス６
を介して中央処理装置１へ割込み要求を行い、この割込
み要求が受諾された時点で中央処理装置１で定められて
いる割込み処理に応答した後に、中央処理装置１で動作
していた制御プログラムの動作を一時中断し、所定の制
御プログラムに動作を移行する。一方、外部出力部は、
システム外部に対して、介入条件が成立したことを報告
する信号を出力する。
順次シーケンス記憶部２１からシーケンス制御情報を読
みだし決定する。その際、ＣＰＵバス６の状態を監視し
条件設定部１２からのマスクパターンにより抽出された
介入条件と比較し、一致した場合にシーケンス記憶部２
１より次のシーケンス制御情報を読みだし、この動作を
終了条件を満たすまで反復する。終了条件が満たされる
とプログラマブルシーケンサ２２は、割込み発生部１４
及び外部出力部１５に対して介入要求信号をアクティブ
とする。これにより割込み発生部１４は、ＣＰＵバス６
を介して中央処理装置１へ割込み要求を行い、この割込
み要求が受諾された時点で中央処理装置１で定められて
いる割込み処理に応答した後に、中央処理装置１で動作
していた制御プログラムの動作を一時中断し、所定の制
御プログラムに動作を移行する。一方、外部出力部は、
システム外部に対して、介入条件が成立したことを報告
する信号を出力する。
【００１１】このように、中央処理装置１を中心とした
制御システムにおいてＣＰＵバスチェック制御回路を設
けることにより、ＣＰＵバス及び制御プログラムに対し
て動作の介入を行うことが可能になるため、ＣＰＵバス
チェック及び制御プログラムの診断・保守を容易に実現
する効果がある。また、介入条件の外部出力により複数
の制御システムにおける診断・保守事象を容易かつ正確
に補足することができる。また、図３の例においては、
プログラマブルシーケンサ２２をコントローラとした
が、他の種々のものが適用可能である。
制御システムにおいてＣＰＵバスチェック制御回路を設
けることにより、ＣＰＵバス及び制御プログラムに対し
て動作の介入を行うことが可能になるため、ＣＰＵバス
チェック及び制御プログラムの診断・保守を容易に実現
する効果がある。また、介入条件の外部出力により複数
の制御システムにおける診断・保守事象を容易かつ正確
に補足することができる。また、図３の例においては、
プログラマブルシーケンサ２２をコントローラとした
が、他の種々のものが適用可能である。
【００１２】
【発明の効果】本発明によれば、簡単な回路構成にて、
ＣＰＵバス及び制御プログラムに対して動作の介入を行
うことが可能になるため、ＣＰＵバスチェック及び制御
プログラムの診断・保守を容易に実現することができ、
診断・保守に対する労力と時間を削減できる効果があ
る。
ＣＰＵバス及び制御プログラムに対して動作の介入を行
うことが可能になるため、ＣＰＵバスチェック及び制御
プログラムの診断・保守を容易に実現することができ、
診断・保守に対する労力と時間を削減できる効果があ
る。
【図１】本発明の一実施例であるＣＰＵバスチェック制
御回路の概略構成図である。
御回路の概略構成図である。
【図２】本発明の一実施例であるＣＰＵバスチェック制
御回路を含む制御システムの概略構成図である。
御回路を含む制御システムの概略構成図である。
【図３】本発明の一実施例であるＣＰＵバスチェック制
御回路の概略構成図である。
御回路の概略構成図である。
１…ＣＰＵ、２…記憶装置、３…外部機器制御部、４…
ＣＰＵバスチェック制御回路、５…通信制御部、６…Ｃ
ＰＵバス、１１…ＣＰＵバスインターフェイス部、１２
…設定レジスタ部、１３…条件判定部、１４…割込み発
生部、１５…外部出力部、２１…シーケンス記憶部、２
２…プログラマブルシーケンサ。
ＣＰＵバスチェック制御回路、５…通信制御部、６…Ｃ
ＰＵバス、１１…ＣＰＵバスインターフェイス部、１２
…設定レジスタ部、１３…条件判定部、１４…割込み発
生部、１５…外部出力部、２１…シーケンス記憶部、２
２…プログラマブルシーケンサ。
フロントページの続き (72)発明者 中野 道夫 茨城県勝田市堀口字長久保832番地２ 日 立計測エンジニアリング株式会社内 (72)発明者 依田 貴幸 茨城県勝田市堀口字長久保832番地２ 日 立計測エンジニアリング株式会社内
Claims (2)
- 【請求項１】システムの統括制御を行う中央処理装置
（ＣＰＵ）とシステムの動作手順および各種制御，演算
などのデータを記憶する記憶装置と外部記憶機器の制御
部を有する制御システムにおいて、システムの情報伝達
及び制御の基幹であるＣＰＵバスと介入条件を設定する
条件設定レジスタとのインターフェイスを行うバスイン
ターフェイス部とプログラム動作を指定条件により抑制
するためのアドレス，制御信号及びデータレジスタを有
する条件設定レジスタ部とＣＰＵバスの動作状態を監視
し、条件設定レジスタ部の指定条件との比較を行いプロ
グラム制御を変える要因を発生させる条件判定部と条件
判定部からの指示に従いＣＰＵバスに対して割込み要求
を行う割込み発生部と条件判定部からの指示に従いシス
テム外部に条件要因の発生を報告する外部出力部とを備
えたことを特徴とするＣＰＵバスチェック制御方式。 - 【請求項２】請求項１記載のプログラムチェック制御方
式において、条件判定部をいくつかの条件の設定及び条
件に対する順序動作を指定し、指定動作により条件要因
を発生するプログラマブルシーケンサ部と指定動作を記
憶するシーケンス記憶部を備えたことを特徴とするプロ
グラムチェック制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268579A JPH07121398A (ja) | 1993-10-27 | 1993-10-27 | Ｃｐｕバスチェック制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268579A JPH07121398A (ja) | 1993-10-27 | 1993-10-27 | Ｃｐｕバスチェック制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121398A true JPH07121398A (ja) | 1995-05-12 |
Family
ID=17460489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268579A Pending JPH07121398A (ja) | 1993-10-27 | 1993-10-27 | Ｃｐｕバスチェック制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012011872A1 (de) | 2011-08-08 | 2013-02-14 | Okuma Corporation | Steuervorrichtung mit einer Bus-Diagnosefunktion |
-
1993
- 1993-10-27 JP JP5268579A patent/JPH07121398A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012011872A1 (de) | 2011-08-08 | 2013-02-14 | Okuma Corporation | Steuervorrichtung mit einer Bus-Diagnosefunktion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1089184B1 (en) | Microcomputer debug architecture and method | |
| EP1089183B1 (en) | Microcomputer debug architecture and method | |
| EP1089181B1 (en) | Microcomputer debug architecture and method | |
| CN113377701B (zh) | 基于复杂可编程逻辑器件cpld的串口控制系统及其通信方法 | |
| JPH07121398A (ja) | Ｃｐｕバスチェック制御方式 | |
| CN104021050B (zh) | 服务器 | |
| US5031178A (en) | Apparatus and method for ground isolated system diagnostics | |
| FI91335B (fi) | Menetelmä ja laite tietojen syöttämiseksi signaaliteknisesti varmoihin laskinlaitteisiin | |
| CN113721557A (zh) | 基于关联参数的石化装置运行工艺参数监测方法及装置 | |
| US7109886B2 (en) | Traffic control malfunction management unit with co-channel monitoring | |
| RU6251U1 (ru) | Имитатор ир-60 для отладки корабельных цифровых управляющих систем | |
| JPS60122432A (ja) | 計算機システムにおける割込機能診断方式 | |
| KR20010076544A (ko) | 원자력발전소에서 온라인 진단기능을 갖는 제어봉구동장치 자동제어기 | |
| KR19990015306A (ko) | 교환기와 외부 장치간의 입출력 데이터 모니터링 방법 | |
| KR890003489B1 (ko) | 프로그램 가능한 감시 제어시스템 | |
| KR100215754B1 (ko) | 전동기 구동 시스템의 폴트/알람 로거 장치 | |
| JPS58129859A (ja) | プロセス信号伝送方法 | |
| JPS62274957A (ja) | プラント監視装置の健全性診断方法 | |
| JP2766549B2 (ja) | プラント監視装置 | |
| JPS59185449A (ja) | 変復調装置試験機能を内蔵した端末装置 | |
| JPH02208744A (ja) | 計算機の試験装置 | |
| JPH04157952A (ja) | 交換ソフトウェア自動試験方式 | |
| JPS62299130A (ja) | プログラム制御式汎用ハイウエ−試験装置 | |
| JPS63276137A (ja) | 遠隔保守診断方式 | |
| JPS6021655A (ja) | 遠隔制御装置の初期設定方式 |