JPH02208744A - 計算機の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、計算機の試験技術に係り、特に診断プログ
ラムにより自動的に試験が可能な計算機の試験装置に関
するものである。

（従来の技術） 近年、特に汎用計算機において、データ処理という一次
機能以外の目的の入出力信号のインターフェースを持つ
場合が増えている。第５図はこのような計算機システム
の構成例を示すブロック図である。図において、１は計
算機本体のＢＰＵ（基本処理装置）、２ｇ、２ｂはチャ
ネル制御装置で、これらのＢＰＵ　１及びチャネル制御
装置２ａ、２ｂによりＣＰＬＪ　（中央処理装置）が構
成され、このＣＰＵ内には図示してしないがメモリ、サ
ービスプロセッサ等も含まれている。

３ａ、３ｂは入出力装置で、計算機本体のチャネル制御
装置２ａ、２ｂとそれぞれインタフェースケーブル４ａ
、４ｂによって接続されてい、る。

５は計算機が設置されている場所の室温を検知する室温
センサ、６は異常表示用（警報用）のブザーで、これら
の室温センサ５及びブザー６は計算機本体のコネクタ７
と外部信号線８で接続されている。

なお、上記の例ではチャネル制御装置２ａ。

２ｂ及び入出力装置３ａ、３ｂが簡単のため二組の場合
を示したが、これらの装置は通常システムに必要な数だ
け存在する。

次に動作について説明する。

ＢＰＵＩは、ソフトウェア（以下Ｓ／Ｗという）による
命令に従って各種演算や入出力命令の起動、入出力割り
込みや外部割り込み等の各種別り込み処理を行い、Ｓ／
ＷインタフェースによりＳ／Ｗの機能を実現し、システ
ムとして必要なデータ処理を行う。その際、入出力命令
があった場合には、チャネル制御装置２ａ、２ｂがその
入出力命令の入出力アドレスに応じてＢＰＵＩから必要
な情報を得て動作し、インタフェースケーブル４ａ、４
ｂを介して入出力装置３ａ、３ｂを接続し、データ転送
及び入出力割り込み処理を行う。

また、室温センサ５は計算機室の室温を検知しており、
その温度が所定値を越えて室温異常を検出すると、オペ
レータ室や守衛室に置かれたブザー６を鳴らすと同時に
、外部信号線８を通してＢＰＵＩに異常信号を送り、外
部割り込み処理を発生させる。これにより、室温異常が
オペレータ等に通知され、空調機の点検等が行われる。

そして、Ｓ／Ｗによりシステムダウンに備えて、ジョブ
の進行状態のセーブ、優先度の低いジョブの停止などシ
ステムに応じた処理が行われる。

ところで、上記のような計算機のハードウェア（以下Ｈ
／Ｗという）の試験を行う場合、通常以下のような診断
プログラムを用いたチエツクが行われる。

先ず、ＢＰＵＩに対しては、初期値と演算プログラムの
実行によって得られた結果を期待値と比較することで演
算機能がチエツクされるが、その際初期値と演算プログ
ラムは必要に応じて変えられる。また、入出力装置３ａ
、３ｂ及びチャネル制御装置２ａ、２ｂに対しては、例
えば入出力装置１３ａ、３ｂが磁気テープ装置であれば
、初期データを磁気テープに書き込み、次いで磁気テー
プをリワインドして書き込まれたデータを読み取り、そ
の読み取ワたデータと初期データとを比較することでイ
ンタフェースケーブル４ａ、４ｂを含めて各々の機能が
チエツクされる。すなわち、所定のテストプログラムを
流せば各々の機能を自動的にチェッすることができる。

次に、ＢＰＬＩＩの外部割り込み機能のチエツクについ
て述べる。第６図は外部信号線８の接続状態の詳細を示
したものである。室温センサ５の内部は、例えばバイメ
タルのような温度に応じてオン（ＯＮ）、オフ（ＯＦＦ
）する温度スイッチ９と手動でオン、オフさせる試験用
の試験スイッチ１０からなり、ＢＰＵＩと外部信号線８
で接続されている。外部信号線８の一方は、コネクタ７
を介してＢＰＵＩの内部のレシーバ１１の入力端と接続
され、またプルアップ抵抗１２を介して直流電源の正極
側と接続されている。外部信号線８の他方は、ＢＰＵＩ
の内部で直流電源の負極（アース）側と接続されている
。そして、ＢＰｔＪｌはレシーバ１１の入力がＨ（高レ
ベル）からしく低レベル）に変化した時に外部割り込み
を発生する機能を持っている。

上記温度スイッチ９及び試験スイッチ１０は通常オフと
なっており、この時外部信号線８はＨにプルアップされ
、レシーバ１１の入力はＨとなフている。しかし、例え
ば室温が上昇して温度スイッチ９がオンした時、あるい
は試験スイッチ１０をオンさせた時には、レシーバ１１
の入力はＬに変化し、ＢＰＵＩはその入力の立ち下がり
を検知して上記外部割り込みを発生させる。

第７図は上記外部信号［８からの信号によりＢＰＵＩに
外部割り込みを発生させる診断プログラムの動作を示す
フローチャートである。

ステップＳｌでこのプログラムの動作がスタートすると
、先ずステップＳ２で外部割り込みをチエツクするため
のフラグをセットし、次にステップＳ３でＳ／Ｗによる
外部割り込みをイネーブルにする。従）て、こね以後外
部割り込みが入り得る状態となる。

次にステップＳ４でＳ／Ｗによるタイマをスタートさせ
、例えば″１０秒以内に室温センサの試験スイッチをオ
ンにしなさい”というメツセージをオペレータコンソー
ルに表示する。そして、ステップＳＳで上記タイマの計
測時間を監視し、決められた時間（１０秒）が経過する
と、ステップＳ６で異常報告をする。しかし、オペレー
タがステップＳ４でタイマをセットしてから規定時間（
１０秒）内に室温センサ５の試験スイッチ１０をオンに
し、且つ外部信号線８、コネクタ７、プルアップ抵抗１
２、レシーバ！！及びＢＰＵＩが正常であれば、外部割
り込みが発生してステップＳ７に飛び、ここで外部割り
込み先のアドレスを指定する。次に、ステップＳ８で上
記フラグをチエツクし、フラグが有れば、ステップＳ８
で正常報告をし、フラグが無ければ異常報告をする。

この時、ステップＳ８でフラグをチエツクするのは、診
断プログラムの他の項目を試験している時に外部割り込
みが発生したら異常であることを認識するためである。

このように、外部割り込み機能の試験に際しては、オペ
レータにより試験スイッチをオンさせる動作が必要とな
る。ＢＰＵｌの演算機能や入出力装置３ａ、３ｂの機態
の試験では、診断プログラム自体をループするように作
成すれば人手介入することなく連続的に試験を行うこと
ができるが、外部割り込み機能の試験では、上記診断プ
ログラムでステップＳ９の後ステップＳ、ヘループして
も人手介入を必要とし、試験スイッチをオン、オフしな
ければならない。

（発明が解決しようとする課題〕 従来の計算機の試験装置にあっては、上記のように外部
割り込み機能の試験に際して、診断プログラムを作成し
ても各試験スイッチをオン、オフする人手介入が必要と
なり、特に多数回試験を行う場合には試験が困難である
という問題点があった。

この発明は、このような問題点を解消するためになされ
たもので、人手を介入することなく外部割り込み機能の
試験を行うことができる計算機の試験装置を得ることを
目的としている。

〔課題を解決するための手段） この発明に係る計算機の試験装置は、計算機本体と入出
力装置間のインタフェース信号を入力し、該インタフェ
ース信号が所定の条件を満足した時に上記計算機本体に
外部割り込み信号を出力するように構成したのである。

（作用） この発明の計算機の試験装置においては、計算機本体と
入出力装置間のインタフェース信号が所定の条件を満足
すると、計算機本体に外部割り込み信号が出力される。

〔実施例〕

以下、この発明の一実施例を第１図ないし第４図に基づ
いて説明する。

第１図はこの発明に係る試験装置の基本構成を示すブロ
ック図である。図において、１３は試験装置本体、１４
は計算機本体のチャネル制御装置と接続される入力コネ
クタ、１５は入出力装置と接続される出力コネクタ、１
６〜１９はこれらの入出力コネクタ間のインタフェース
信号のラインで、１６は出力制御信号線、１７は入力制
御信号線、１８は出力データバス、１９は入力データバ
スとなっている。２０は直流電源に接続されたプルアッ
プ抵抗群、２１は信号条件設定用のスイッチ群、２２は
これらの抵抗群２０及びスイッチ群２１によって設定さ
れた信号群と出力データバス１８の値（８ビツト＋１パ
リテイビツト）を比較する比較器で、両者が一致すると
出力がＨ（高レベル）となる。２３はＮＡＮＤゲートで
、比較器２２の出力と上記出力制御信号線１６からの選
択信号がＨになると出力がＬ（低レベル）となる。

２４はＮＡＮＤゲート２３の出力波形を成形する波形成
形器で、ＮＡＮＤゲート２３の出方を計算機本体のＢＰ
Ｕ内のレシーバに対応した電圧レベルのパルス幅信号に
変換する。２５は外部信号線と接続される外部コネクタ
である。

第２図は上記試験装置を計算機に接続した一例を示す図
であり、第５図及び第６図と同一符号は同一構成部分を
示している。上述のように、入力コネクタ１４は計算機
本体のチャネル装置２ａとインタフェースケーブル４ａ
で接続され、出力コネクタ１５は入出力装置３ａとイン
タフェースケーブル４ａで接続されており、入力コネク
タ１４と出力コネクタ１５の間にはチャネルＩＩＪ御装
置２ａと入出力装置３ａとの間で定義されたインタフェ
ース信号が無加工で入力される。また、外部コネクタ２
５は外部信号！１１８を介して計算機本体のＢＰＵＩの
コネクタ７と接続され、更に上述のレシーバ１１と接続
されている。なお、チャネル装置２ｂと入出力装置３ｂ
は、直接インタフェースケーブル４ｂで接続されている
。

次に動作について説明する。

上記のように計算機に接続された試験装置は、チャネル
制御装置２ａと入出力装置３ａとの間で規定されたイン
タフェース信号を利用しており、そのインタフェース信
号を入力コネクタ！４から入力し、該インタフェース信
号がスイッチ群２１で設定された所定の条件を満足した
時に外部コネクタ２５から計算機本体のＢＰＵＩに外部
割り込み信号を出力するようになっている。

先ず、入出力動作の起動時について、第３図のタイムチ
ャートを用いて説明する。各入出力装置３ａ、３ｂには
それぞれＩＯアドレスが設定されており、例えば入出力
装置３ａに対して“４Ａ”（１６進表示）というアドレ
スが設定されていれば、その入出力装置３ａに入出力命
令を行う時、チャネル制御装置２ａは出力データバス１
８にアドレス“４Ａ”をセットし、出力制御信号線１６
にＮＡＮＤゲート２３に入力させる選択信号をセットす
る。これで入出力装置３ａは、自分のアドレス“４Ａ″
と出力データバス１８にセットされたアドレスの一致及
び上記選択信号のＡＮＤ条件により、入力制御信号線１
７を通して動作受付信号をチャネル制御装置２ａに返す
。

チャネル制御装置２ａは、入出力装置３ａからの動作受
付信号を受けると、そのアドレス“４Ａ“での応答を認
識し、インタフェース信号により入出力装置３ａとデー
タ転送を行う。

また、入出力装置３ａは、上記自分のアドレス”４Ａ”
と出力データバス１８にセットされたアドレスが不一致
で選択信号が有る場合には、入力制御信号線１７を通し
て動作不能信号をチャネル制御装置２ａに返す、チャネ
ル制御装置２ａは、その動作不能信号を受けると、その
アドレスに対する動作は不能であることを認識する。

ここで、試験装置内のスイッチ群２１が第１図のように
全てのスイッチが開放状態の時、チャネル制御装置２ａ
がアドレス″’ＦＦ”に起動をかけると、入出力装置３
ａは上記のように動作不能信号を返すので、入出力命令
は動作不能として終了する。この時、試験装置本体１３
内では、出力データバス１８にセットされたアドレスが
“ＦＦ”なので比較器２２の出力はＨとなり、出力制御
信号線１６を通しての選択信号もＨであるので、ＮＡＮ
Ｄゲート２３の出力はＬどなる。このＬの信号は、波形
成形器２４、外部コネクタ２５、外部信号線８及び計算
機本体のコネクタ７を経てＢＰＵＩ内のレシーバ１１に
入力される。これによりＢＰＵＩが正常であれば外部割
り込みが発生する。すなわち、試験装置本体１３に入出
力するインタフェース信号を加工することなく、診断プ
ログラムを実行させることにより、Ｓ／Ｗで自動的に外
部割り込みを発生させることができる。

第４図は上記診断プログラムによる動作の一例を示すフ
ローチャートである。ステップＳＩＯ〜ステップＳ＋３
の動作は従来の第７図のステップＳ、〜ステップＳ４の
動作と同じであるので省略するが、ステップＳ＋３では
非常に短い時間（通常数ｍ秒以下）をタイマにセットし
てスタートさせる。すなわち、従来では外部割り込み発
生に人手介入を必要としていたので、１０秒程度の時間
を見込む必要があったが、本実施例では、次の入出力命
令で試験装置本体１３の出力制御信号線１６と出力デー
タバス１８にデータと選択信号がそれぞれ伝わる時間、
試験装置本体１３内での動作時間、試験装置本体１３か
らＢＰＬｌｌまでの外部割り込み信号の伝送時間及びＢ
ＰＵＩでの割り込み発生時間等Ｈ／Ｗの動作時間だけで
あるので、極〈短時間見込めばよい。次に、ステップＳ
１４でアドレス“ＦＦ”に対して入出力命令を出し、ス
テップＳＩ８で動作不能であるか否かをチエツクする。

この時、前述のようにチャネル制御装置２ａは出力デー
タバス１８にアドレス“ＦＦ”をセットし、また選択信
号を送出するが、入出力装置３ａは動作不能信号を返す
ので、チャネル制御装置２ａは動作不能を認識し、上記
入出力命令は終了することになる。

上記ステップＳ＋５で動作不能と判定されると、ステッ
プＳＩ６に進み、ここでステップＳ＋３で指定した時間
をチエツクする。そして、タイムオーバーしていればス
テップＳ３．で異常報告する。

ここで、上記ステップＳ＋４でチャネル制御装置２ａに
より出力データパス１８にアドレス“ＦＦ”がセットさ
れ、また選択信号が送出されると、試験装置本体１３か
らＬの外部割り込み信号がＢＰＵＩへ送出されるので、
ＢＰＵＩが正常であれば、外部割り込みが発生する。

この時、外部割り込み先のアドレスにプログラムはジャ
ンプし、ステップＳ＋８に移行する。そして、従来と同
様ステップＳ＋Ｓて外部割り込みのフラグをチエツクし
、フラグが有ればステップＳ２゜で正常報告をし、動作
を終了（ＥＮＤ）する。

このように、診断プログラムを用いてＳ／Ｗで自動的に
外部割り込み信号を発生させることができ、ステップＳ
２゜からステップＳ１゜にループさせれば従来のように
試験スイッチをその都度オン。

オフさせる必要がなく、人手介入を必要としない。従っ
て、多数回試験をする場合に省力化を図ることができ、
試験が容易となる。

なお、上記実施例では入出力装置３ａのアドレスを”４
Ａ“とし、試験装置本体１３のアドレスを“ＦＦ”とし
ているが、これらのアドレスは一致していなければよい
。これは、両者のアドレスが一致していると、入出力装
置３ａを試験する診断プログラムを実行しても外部割り
込みを発生させてしまうからである。

（発明の効果） 以上のように、この発明によれば、計算機本体と入出力
装置間のインタフェース信号が所定の条件を満足した時
に外部割り込み信号を出力するようにしたため、人手を
介入することなく計算機の外部割り込み機能を試験する
ことができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による試験装置の基本構成
を示すブロック図、第２図は第１図の試験装置を計算機
に接続した一例を示すブロック図、第３図は人出力の起
動時の動作を示すタイムチャート、第４図は第１図の試
験装置を使用した時の診断プログラムの動作の一例を示
すフローチャート、第５図は従来例を示すブロック図、
第６図は第５図の外部信号線の接続状態の詳細を示す構
成図、第７図は従来装置を使用した時の診断プログラム
の動作の一例を示すフローチャートである。 １　……ＢＰＵ ２ａ、２ｂ・−・−チャネル制御装置 ３ａ、３ｂ・−・−入出力装置 ４ａ、４ｂ−−インタフェース信号線 ７・−・−コネクタ ８・−一外部信号線 １１１−−レシーバ １３・−一試験装置本体 １４−−−一人力コネクタ １５−・−出力コネクタ １６−−−−出力制御信号線 １７−−−−−人力制御信号線 １Ｂ−−−一出力データバス １９−−−一人力データバス ２０−・−プルアップ抵抗群 ２１−・−スイッチ群 ２２・−一比較器 ２３−−−−　Ｎ　Ａ　Ｎ　Ｄゲート ２５・−・−外部コネクタ なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 計算機本体と入出力装置間のインタフェース信号を入力
   し、該インタフェース信号が所定の条件を満足した時に
   上記計算機本体に外部割り込み信号を出力することを特
   徴とする計算機の試験装置。