JPH04148345A - 外部シュミレーション制御方式 - Google Patents
外部シュミレーション制御方式Info
- Publication number
- JPH04148345A JPH04148345A JP27211390A JP27211390A JPH04148345A JP H04148345 A JPH04148345 A JP H04148345A JP 27211390 A JP27211390 A JP 27211390A JP 27211390 A JP27211390 A JP 27211390A JP H04148345 A JPH04148345 A JP H04148345A
- Authority
- JP
- Japan
- Prior art keywords
- input
- information
- simulation
- firmware
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 47
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000012544 monitoring process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は外部シュミレーション制御方式に関し、より
詳しくは、制御の対象となるメカ部の入出カニニットが
未完成で未だ十分に動作しない時点においても、この動
作を外部の疑似ホストコンピュータ中でシュミレーショ
ンさせてデバッグが実施できるように工夫した。メカフ
ァームウェアのデバッグにおける外部シュミレーション
制御方式に関するものである。
詳しくは、制御の対象となるメカ部の入出カニニットが
未完成で未だ十分に動作しない時点においても、この動
作を外部の疑似ホストコンピュータ中でシュミレーショ
ンさせてデバッグが実施できるように工夫した。メカフ
ァームウェアのデバッグにおける外部シュミレーション
制御方式に関するものである。
[従来の技術]
従来、この種の外部シュミレーション制御方式は、メカ
部の入出カニニットにおいて実物ユニットの代用品とし
ての疑似入出カニニットを用意するか、またはファーム
ウェア中の入出力命令発行部で実際の入出力命令を発行
しない疑似入出力命令発行部を用意してファームウェア
をデバックスる方式となっていた。
部の入出カニニットにおいて実物ユニットの代用品とし
ての疑似入出カニニットを用意するか、またはファーム
ウェア中の入出力命令発行部で実際の入出力命令を発行
しない疑似入出力命令発行部を用意してファームウェア
をデバックスる方式となっていた。
[発明が解決しようとする課題]
上述した従来の外部シュミレーション制御方式は、まず
疑似人出カニニットを用意する方式においては、ファー
ムウェアとの接続に実物の接続ケーブルを用いる方式と
なるので、この接続部と接続ケー7’ルを完成させてお
く必要があること。また、この疑似入出カニニットの作
成はハードウェアで実現することから、実物の入出カニ
ニットを開発する技術者が担当することとなり、実物の
入出カニニット開発の妨げとなるという欠点がある。
疑似人出カニニットを用意する方式においては、ファー
ムウェアとの接続に実物の接続ケーブルを用いる方式と
なるので、この接続部と接続ケー7’ルを完成させてお
く必要があること。また、この疑似入出カニニットの作
成はハードウェアで実現することから、実物の入出カニ
ニットを開発する技術者が担当することとなり、実物の
入出カニニット開発の妨げとなるという欠点がある。
また、疑似入出力命令発行部を用意する方式においては
、実物の入出力命令発行部が使用されないので、この入
出力命令発行部を除くファームウェアの部分しかデバッ
グできないこと。
、実物の入出力命令発行部が使用されないので、この入
出力命令発行部を除くファームウェアの部分しかデバッ
グできないこと。
また、このデバッグを終えた後、疑似入出力命令発行部
と実物の入出力命令発行部を入替えることとなるので、
ファームウェアの形態がデバッグした時点と最終時点と
で異なるという欠点がある。
と実物の入出力命令発行部を入替えることとなるので、
ファームウェアの形態がデバッグした時点と最終時点と
で異なるという欠点がある。
[課題を解決するための手段]
この発明の外部シュミレーション制御方式は。
デバッグの対象となるファームウェアに、入出力命令の
発行に関する情報が格納された入出力命令発行部と、外
部シュミレータに前記情報を送出するための入出力命令
発行情報送出領域とを設け。
発行に関する情報が格納された入出力命令発行部と、外
部シュミレータに前記情報を送出するための入出力命令
発行情報送出領域とを設け。
疑似ホストコンピュータに、前記ファームウェアをデバ
ッグするための検査プログラムと、シュミレータモード
時において前記検査プログラムから要求された動作をシ
ュミレーションする動作シュミレーション部を備えた前
記外部シュミレータとを設け、更に、前記動作シュミレ
ーション部を実行するときにシュミレーションすべき動
作状態や情報を格納してある動作状態情報ファイルと、
前記検査プログラムの動作要求内容に関する情報。
ッグするための検査プログラムと、シュミレータモード
時において前記検査プログラムから要求された動作をシ
ュミレーションする動作シュミレーション部を備えた前
記外部シュミレータとを設け、更に、前記動作シュミレ
ーション部を実行するときにシュミレーションすべき動
作状態や情報を格納してある動作状態情報ファイルと、
前記検査プログラムの動作要求内容に関する情報。
動作要求動作を前記ファームウェアが行なうとき実行さ
せる命令の発行情報、並びに前記動作シュミレーション
部が発行した動作情報を出力し前記ファームウェアの処
理が正常に行なわれているかを確認し判断するためのシ
ュミレーションモニタリングリストと、前記シュミレー
ションモニタリングリストの出力情報を格納し、前記動
作シュミレーション部に情報を渡すために設けられてい
る動作要求情報送出領域と、動作状態/入出力命令発行
情報受入領域とを有してなることを要旨とするものであ
る。
せる命令の発行情報、並びに前記動作シュミレーション
部が発行した動作情報を出力し前記ファームウェアの処
理が正常に行なわれているかを確認し判断するためのシ
ュミレーションモニタリングリストと、前記シュミレー
ションモニタリングリストの出力情報を格納し、前記動
作シュミレーション部に情報を渡すために設けられてい
る動作要求情報送出領域と、動作状態/入出力命令発行
情報受入領域とを有してなることを要旨とするものであ
る。
[作用]
上記手段を採ることで、メカ部における入出カニニット
が未完成の段階でも、そのファームウェアのデバッグが
行える結果、メカ部の完成を待つことなく早期にファー
ムウェアのデバッグが可能となる。
が未完成の段階でも、そのファームウェアのデバッグが
行える結果、メカ部の完成を待つことなく早期にファー
ムウェアのデバッグが可能となる。
また、メカ部の入出カニニットが完成してその機能確認
を最終的に行う場合には、既に高い信頼性のファームウ
ェアを確保することができる。
を最終的に行う場合には、既に高い信頼性のファームウ
ェアを確保することができる。
また、疑似入出カニニットとツブ−ムラエアとの接続ケ
ープを完成させておく必要がないので。
ープを完成させておく必要がないので。
従来の疑似入カニニットを用意する方式に比べて入出カ
ニニットを開発する技術者の工数が少なく。
ニニットを開発する技術者の工数が少なく。
よって装置全体の開発効率が向上する。
更に、ファームウェアを最終形態でデバッグできるので
、疑似入力命令発行部を用意する方式に比べてデバッグ
の効率及び信頼性の向上が図られる。
、疑似入力命令発行部を用意する方式に比べてデバッグ
の効率及び信頼性の向上が図られる。
[実施例]
次に本発明の実施例を図面を参照して説明する。
この実施例は、大別すると、ファームウェアCFW、メ
カ部MEC,並びに疑似ホストコンピュータSHTから
構成されるものである。但し、ファームウェアのデバッ
グの際にメカ部MECは必要ではない。
カ部MEC,並びに疑似ホストコンピュータSHTから
構成されるものである。但し、ファームウェアのデバッ
グの際にメカ部MECは必要ではない。
上記のファームウェアCFWは、ROMに格納されたも
ので1本発明による外部シュミレーション制御上必要で
ある入出力命令発行情報送出領域l0ISと、それ以外
の制御機能遂行のための従来と同様構成の部分とからな
る。
ので1本発明による外部シュミレーション制御上必要で
ある入出力命令発行情報送出領域l0ISと、それ以外
の制御機能遂行のための従来と同様構成の部分とからな
る。
また疑似ホストコンピュータSITは、デバッグを行な
うための検査プログラムTSP、本発明による外部シュ
ミレーション制御方式を実現するために必要な外部シュ
ミレータSIMと、これらの間の情報を受は渡すなどの
働きをする動作要求情報送出領域MRI S、並びに動
作状態/入出力命令発行情報受入領域101Rからなる
。
うための検査プログラムTSP、本発明による外部シュ
ミレーション制御方式を実現するために必要な外部シュ
ミレータSIMと、これらの間の情報を受は渡すなどの
働きをする動作要求情報送出領域MRI S、並びに動
作状態/入出力命令発行情報受入領域101Rからなる
。
この実施例の動作を説明すれば次の通りである。
まず疑似ホストコンピュータSHTの検査プログラムT
SPにおいてメカ部に対する動作要求REQか出される
と、この動作要求REQに関する動作要求情報M1が動
作要求情報送出領域MRISに格納される。
SPにおいてメカ部に対する動作要求REQか出される
と、この動作要求REQに関する動作要求情報M1が動
作要求情報送出領域MRISに格納される。
すると、動作要求情報送出領域MRISからその動作を
要求するための動作要求情報M2がファームウェアCF
Wに送られるとともに、シュミレーションモニタリング
リストSMLに出力するための動作要求情報M3が動作
シュミレーション部MC3に送られる。
要求するための動作要求情報M2がファームウェアCF
Wに送られるとともに、シュミレーションモニタリング
リストSMLに出力するための動作要求情報M3が動作
シュミレーション部MC3に送られる。
ファームウェアCFWにおいては、送られてきた動作要
求情報M2は、まず入口処理部NETにおいてその動作
制御部MCI、MC2,MC3゜・・・で使用し易い形
に加工された後、動作要求情報M2による制御要求の対
象である動作制御部MCI、MC2,MC3,・・・に
移される。
求情報M2は、まず入口処理部NETにおいてその動作
制御部MCI、MC2,MC3゜・・・で使用し易い形
に加工された後、動作要求情報M2による制御要求の対
象である動作制御部MCI、MC2,MC3,・・・に
移される。
動作制御部MCI、MC2,MC3,・・・は、上記制
御要求に基き、要求された動作を遂行するための一連の
入出力命令情報を、入出力発行部インターフアイスIN
Tを介して入出力命令発行情報01.102,103.
・・・に送る。
御要求に基き、要求された動作を遂行するための一連の
入出力命令情報を、入出力発行部インターフアイスIN
Tを介して入出力命令発行情報01.102,103.
・・・に送る。
この一連の入出力命令情報に基いて入出力命令発行部1
01.IO2,103,・・・からはその入出力動作を
要求するための情報が発行される。この情報はメカ部M
ECの対応する入出カニニットUNI、UN2.UN3
.・・・に送られるとともに。
01.IO2,103,・・・からはその入出力動作を
要求するための情報が発行される。この情報はメカ部M
ECの対応する入出カニニットUNI、UN2.UN3
.・・・に送られるとともに。
入出力命令発行情報送出領域101Sへ格納する。
この時、シュミレーションモードにおいては。
ファームウェアCFWの入出力発行部101,102.
103.・・・とメカ部MECの入出カニニットUNI
、UN2.UN3.・・・とは接続されるため、入出力
命令の実行状態はすべて入出カニニット未接続であるこ
とが入出力発行部101,102.103.・・・から
入出力状態処理部STAに通知される。
103.・・・とメカ部MECの入出カニニットUNI
、UN2.UN3.・・・とは接続されるため、入出力
命令の実行状態はすべて入出カニニット未接続であるこ
とが入出力発行部101,102.103.・・・から
入出力状態処理部STAに通知される。
この通知された状態は入出力状態処理部STAで動作制
御部が受取りやすい形に加工された後。
御部が受取りやすい形に加工された後。
入出力命令発行部インターフアイスINTを介して入出
力命令要求元の動作制御部MCI、MC2゜MC3,・
・・に渡される。そして以上の要求された動作の実行か
完了すると、実行の制御が動作制御部MCI、MC2,
MC3,・・・から出口処理部EXTに移される。
力命令要求元の動作制御部MCI、MC2゜MC3,・
・・に渡される。そして以上の要求された動作の実行か
完了すると、実行の制御が動作制御部MCI、MC2,
MC3,・・・から出口処理部EXTに移される。
出口処理部EXTにおいては、動作制御部MC1、MC
2,MC3,・・・から渡された要求動作の実行状態と
、入出力命令発行情報送出領域l0ISから取り出され
た入出力命令発行情報I2とが結合され、入出力命令発
行情報I3として疑似ホストコンピュータSHTの動作
状態/入出力命令発行情報受入領域101Rへ送られる
。その後。
2,MC3,・・・から渡された要求動作の実行状態と
、入出力命令発行情報送出領域l0ISから取り出され
た入出力命令発行情報I2とが結合され、入出力命令発
行情報I3として疑似ホストコンピュータSHTの動作
状態/入出力命令発行情報受入領域101Rへ送られる
。その後。
実行の制御は入口処理部ENTに戻され1次の動作要求
を待つ。
を待つ。
一方、疑似ホストコンピュータSITでは、動作状態/
入出力命令発行情報受入領域101Rにおいて受取られ
た情報が、動作シュミレーション部MC5に入出力命令
情報情報工4として送られ。
入出力命令発行情報受入領域101Rにおいて受取られ
た情報が、動作シュミレーション部MC5に入出力命令
情報情報工4として送られ。
またこの入出力命令発行情報I4は動作シュミレーショ
ン部MCSからシュミレーションモニタリングリストS
MLにaカされる。この後、疑似ホストコンピュータS
ETでの実行の制御は、動作状態検査命令STCに移り
、その動作状態が調べられる。
ン部MCSからシュミレーションモニタリングリストS
MLにaカされる。この後、疑似ホストコンピュータS
ETでの実行の制御は、動作状態検査命令STCに移り
、その動作状態が調べられる。
ところで、シュミレーションモードにおいては。
入出カニニットが未接続のため異常であるので。
実行の制御は外部シュミレータSIMに移される。
即ち、外部シュミレータSIMにおいて、シュミレーシ
ョンモードか否かが調べられ、シュミレーションモード
でない場合はそのまま異常処理プログラム部IRPに実
行の制御が移される。またシュミレーションモードの場
合には要求された動作が動作シュミレーション部MC8
でシュミレーションされる。
ョンモードか否かが調べられ、シュミレーションモード
でない場合はそのまま異常処理プログラム部IRPに実
行の制御が移される。またシュミレーションモードの場
合には要求された動作が動作シュミレーション部MC8
でシュミレーションされる。
動作シュミレーション部MC8でのシュミレーションに
は2つのモードを指定するこてができる。
は2つのモードを指定するこてができる。
1つは正常動作のシュミレーションで、この場合は9動
作シュミレーション部MC8に組込まれた機能によって
、正常状態及び正常時情報が設定される。他の1つは異
常動作のシュミレーションで5この場合には、動作シュ
ミレーション部MCSによって動作状態情報ファイルS
IFから異常状態値、並びに異常時情報が順次読取られ
、設定される。
作シュミレーション部MC8に組込まれた機能によって
、正常状態及び正常時情報が設定される。他の1つは異
常動作のシュミレーションで5この場合には、動作シュ
ミレーション部MCSによって動作状態情報ファイルS
IFから異常状態値、並びに異常時情報が順次読取られ
、設定される。
そして動作シュミレーション部MC3からは。
以上説明した動作要求情報、動作状態/入出力命令発行
情報、及びシュミレーションされた動作状態などがシュ
ミレーションモニタリングリストSMLに出力される。
情報、及びシュミレーションされた動作状態などがシュ
ミレーションモニタリングリストSMLに出力される。
この後、実行の制御が異常処理プログラム部lRPに移
される。異常処理プログラム部IRPにおいては、正常
状態ならば直ちに検査プログラムに戻るが、異常状態な
らばそれに対する異常処理を行なった後、検査プログラ
ムの動作状態検査命令STCの次に実行の制御が移され
る。
される。異常処理プログラム部IRPにおいては、正常
状態ならば直ちに検査プログラムに戻るが、異常状態な
らばそれに対する異常処理を行なった後、検査プログラ
ムの動作状態検査命令STCの次に実行の制御が移され
る。
[発明の効果]
以上説明した通り1本発明の外部シュミレーション制御
方式によれば、メカ部の入出カニニットがまだ未完成な
場合でもそのメカ部制御のためのファームウェアのデバ
ッグが可能であり、このためそのデバッグを早期に着手
でき、また完成したメカ部の入出カニニットを最終的に
機能確認する場合にはより高いファームウェアの信頼性
が確保てきる。
方式によれば、メカ部の入出カニニットがまだ未完成な
場合でもそのメカ部制御のためのファームウェアのデバ
ッグが可能であり、このためそのデバッグを早期に着手
でき、また完成したメカ部の入出カニニットを最終的に
機能確認する場合にはより高いファームウェアの信頼性
が確保てきる。
その他1人出カニニットを開発する技術者の工数を必要
としないので、装置全体の開発効率が向上し、またファ
ームウェアのデバッグを最終形態で行えるため、デバッ
グの効率及び信頼性の向上を図ることができるなどの効
果がある。
としないので、装置全体の開発効率が向上し、またファ
ームウェアのデバッグを最終形態で行えるため、デバッ
グの効率及び信頼性の向上を図ることができるなどの効
果がある。
第1図は1本発明の実施例の回路構成を示した説明図で
ある。 CFW・・・ファームウェア、MEC・・・メカ部、E
NT・・・入口処理部、EXT・・・出口処理部、IN
T・・・入出力命令発行部インターフェイス、IOI。 102.103・・・入出力命令発行部、l0IR・・
・動作状態/入出力命令発行情報受入領域、101S・
・・入出力命令発行情報送出領域、IRP・・・異常処
理プログラム部、MCI、MC2,MC3・・・動作制
御部、MCP・・・動作制御プログラム部、 MC5・
・・動作シュミレーション部、MRIS・・・動作要求
情報送出領域、SIF・・・動作状態情報ファイル。 SIM・・・外部シュミレータ、SML・・・シュミレ
ーションモニタリングリスト、REQ・・・動作要求命
令、SHT・・・疑似ホストコンピュータ、SMC・・
・シュミレーションモード検査命令、STA・・・入出
力状態処理部、STC・・・動作状態検査命令、 TS
P・・・検査プログラム、UNl、UN2.UN3・・
・入出カニニット。
ある。 CFW・・・ファームウェア、MEC・・・メカ部、E
NT・・・入口処理部、EXT・・・出口処理部、IN
T・・・入出力命令発行部インターフェイス、IOI。 102.103・・・入出力命令発行部、l0IR・・
・動作状態/入出力命令発行情報受入領域、101S・
・・入出力命令発行情報送出領域、IRP・・・異常処
理プログラム部、MCI、MC2,MC3・・・動作制
御部、MCP・・・動作制御プログラム部、 MC5・
・・動作シュミレーション部、MRIS・・・動作要求
情報送出領域、SIF・・・動作状態情報ファイル。 SIM・・・外部シュミレータ、SML・・・シュミレ
ーションモニタリングリスト、REQ・・・動作要求命
令、SHT・・・疑似ホストコンピュータ、SMC・・
・シュミレーションモード検査命令、STA・・・入出
力状態処理部、STC・・・動作状態検査命令、 TS
P・・・検査プログラム、UNl、UN2.UN3・・
・入出カニニット。
Claims (1)
- (1)デバッグの対象となるファームウェア(CFW)
は、入出力命令の発行に関する情報が格納された入出力
命令発行部(IO1〜IO3)と、外部シュミレータ(
SIM)に前記情報を送出するための入出力命令発行情
報送出領域(IOIS)とを有し、 疑似ホストコンピュータ(SHT)は、前記ファームウ
ェア(CFW)をデバッグするための検査プログラム(
TSP)と、シュミレータモード時において前記検査プ
ログラム(TSP)から要求された動作をシュミレーシ
ョンする動作シュミレーション部(MCS)を備えた前
記外部シュミレータ(SIM)とを有し、更に 前記動作シュミレーシュン部(MCS)を実行するとき
にシュミレーションすべき動作状態や情報を格納してあ
る動作状態情報ファイル(SIF)と、 前記検査プログラム(TSP)の動作要求内容に関する
情報、動作要求動作を前記ファームウェア(CFW)が
行うとき実行される命令の発行情報、並びに前記動作シ
ュミレーション部(MCS)が発行した動作情報を出力
し、前記ファームウェア(CFW)の処理が正常に行な
われているか否か判断するためのシュミレーションモニ
タリングリスト(SML)と、 前記シュミレーションモニタリングリスト(SML)の
出力情報を格納し、前記動作シュミレーション部(MC
S)に情報を渡すために儲けられている動作要求情報送
出領域(MRIS)と、動作状態/入出力命令発行情報
受入領域(IOIR)とを有してなることを特徴とする
外部シュミレーション制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27211390A JPH04148345A (ja) | 1990-10-12 | 1990-10-12 | 外部シュミレーション制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27211390A JPH04148345A (ja) | 1990-10-12 | 1990-10-12 | 外部シュミレーション制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04148345A true JPH04148345A (ja) | 1992-05-21 |
Family
ID=17509267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27211390A Pending JPH04148345A (ja) | 1990-10-12 | 1990-10-12 | 外部シュミレーション制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04148345A (ja) |
-
1990
- 1990-10-12 JP JP27211390A patent/JPH04148345A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7908518B2 (en) | Method, system and computer program product for failure analysis implementing automated comparison of multiple reference models | |
US6279123B1 (en) | System for viewing and monitoring embedded processor operation | |
JPS5851292B2 (ja) | 診断/デバツク計算システム | |
JP2010539576A (ja) | 航空機搭載システムのオペレーション・ソフトウェアの妥当性をテストするための自動スクリプト生成の方法および同方法を実施するためのデバイス | |
JP2001518662A (ja) | 自動化したコンピュータ・ソフトウェアの妥当性検査および検証 | |
JP2001273165A (ja) | 中央処理装置の挙動モデルの細粒度妥当性を検証するための方法および装置 | |
US20060150021A1 (en) | Device and method for analyzing embedded systems | |
US8165864B2 (en) | Method, system and computer program product for verifying address generation, interlocks and bypasses | |
US20020087917A1 (en) | Method and system for testing a processor | |
JP2003316603A (ja) | プログラム検証システム | |
JPH04148345A (ja) | 外部シュミレーション制御方式 | |
US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
JP2828590B2 (ja) | マイクロプログラム検証方法 | |
US20020184001A1 (en) | System for integrating an emulator and a processor | |
US7210111B1 (en) | Systems and methods for conducting future signal checks | |
JP2004252585A (ja) | プログラム検証システム | |
JPS60122432A (ja) | 計算機システムにおける割込機能診断方式 | |
JP2944729B2 (ja) | リモートチヤネル装置 | |
JP2000207249A (ja) | シミュレ―ション装置 | |
JPH06175874A (ja) | インサーキットエミュレータ装置 | |
JPH0567164A (ja) | 論理シミユレーシヨン方式 | |
JPS62279760A (ja) | 蓄積プログラム制御電子交換システムの入出力装置系信号シミユレ−タ | |
JPH03252829A (ja) | 仮想計算機のテスト方式 | |
JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 |