JPH04211834A - オペレーティングシステムによる外部割り込みシミュレート方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オペレーティングシス
テム（以下ＯＳと記す）による外部割り込みシミュレー
ト方式に関し、特にリアルタイムＯＳの外部割り込みシ
ミュレート方式に関する。

【０００２】

【従来の技術】リアルタイムシステムのアプリケーショ
ンプログラムは、１つ以上のアプリケーションタスク及
び、いくつかの外部割り込み処理ハンドラから成ってい
る。アプリケーションプログラムはマルチタスク構造と
なっており、タスク優先順位及びイベントドリブンによ
るタスクスケジューリングをもとに動作する。即ち外部
事象（タイマトリガ等）が発生すると、その外部事象に
対応した外部割り込み処理ハンドラが、外部割り込みコ
ントローラの制御下で起動する。動作中の外部割り込み
処理ハンドラに対応する外部事象のレベル（割り込み優
先順位）よりも高いレベルの外部事象が発生する場合も
、同様により高いレベルの外部事象に対応した外部割り
込み処理ハンドラが起動する。それぞれの外部割り込み
事象には、一般にレベルが付けられている。

【０００３】外部割り込み処理ハンドラの内部では、普
通いくつかのシステムコールを発行し、外部割り込み終
了システムコールに於て、外部割り込み処理の終了を外
部割り込みコントローラに通知し、割り込み元に復帰す
る。

【０００４】これらの外部割り込み発生から外部割り込
みハンドラ処理終了までを、一例として日本電気（株）
製のμＰＤ７０１１６（ＣＰＵ）及びμＰＤ７１０５９
（外部割り込みコントローラ）からなるマイクロコンピ
ュータシステムによって図５で説明する。

【０００５】ここでは外部割り込みとしてマスク可能な
外部割り込みを考える。ＣＰＵの外部割り込み受付条件
（ＩＥフラグ＝１）及び外部割り込みコントローラの割
り込み受付条件の双方が満足されていれば、外部割り込
みが発生する。

【０００６】アプリケーションタスク５１の処理中では
、ＣＰＵのＩＥフラグ情報により外部割り込み不能状態
（ｄｉ状態）及び外部割り込み可能状態（ｅｉ状態）の
それぞれの区域が存在する。アプリケーションタスクが
発行したシステムコール処理中の場合もアプリケーショ
ンタスクの延長線上にあると考え、同様にｄｉ及びｅｉ
状態の区域を考えることができる。この区域のうち、ｅ
ｉ状態の区域５２の外部割り込み可能命令を実行中であ
ることが、外部割り込み発生の第一条件である。

【０００７】次に外部割り込みコントローラの動作を説
明する。外部割り込みコントローラには、ＩＳＲ，ＩＭ
Ｒ，ＩＲＲの３つの内部レジスタをもつ。ＩＲＲ（割り
込み要求レジスタ）はまだＣＰＵによって受け付けられ
ていない外部割り込み要求のレベルを保持するためのレ
ジスタであり、外部割り込み事象が発生すると対応する
ビットがセットされる。ＩＳＲ（イン・サービス・レジ
スタ）は処理中の外部割り込み事象レベルを保持するた
めのレジスタであり、割り込み要求がＣＰＵによって受
け付けられると対応するビットがセットされる。ＩＭＲ
（割り込みマスク・レジスタ）は外部割り込み処理をマ
スクする外部割り込み事象レベルを保持するためのレジ
スタである。１つの外部割り込みコントローラは最大８
種類の外部割り込みを制御でき、その各々に外部割り込
みコントローラがカスケード接続でき、接続する方をス
レーブと呼ぶ。接続された方はマスタである。つまりマ
スタに８個のスレーブを接続すると、最大６４種類の割
り込みを制御できる。

【０００８】ここで便宜上、マスタ及び最大８個のスレ
ーブに接続する外部事象のレベルを８ｂｉｔのデータで
管理する。最上位ｂｉｔが０で、上位３ｂｉｔでマスタ
のレベル０〜７を示し、マスタの入力端子に直接外部事
象を接続していれば下位４ｂｉｔの最上位を１とし、そ
れにスレーブを接続していれば下位４ｂｉｔの最上位を
０とし、下位３ｂｉｔにそのスレーブ内のレベルを示す
。これにより外部割り込み事象が一意的に決定する。 これを事象番号と呼び、下位４ｂｉｔの最上位ｂｉｔが
１の事象番号が示す事象をマスタ事象、それ以外をスレ
ーブ事象と呼ぶ。

【０００９】マスタに接続する外部割り込み事象はマス
タレベルにより、外部割り込み処理ハンドラ５３の起動
の可否を決定する。つまり、或マスタレベルの外部割り
込み処理中にそのレベルと同じか低位のレベルの外部割
り込み事象が発生しても、外部割り込み処理を保留する
。レベルは０が最上位で７が最下位である。スレーブに
関しても同様であるが、それが接続されているマスタの
外部割り込み処理判断に於て、外部割り込み処理中のマ
スタレベルと同レベルの場合にも、マスタ側では保留に
しない処理が、マスタのみの場合と異なる。（μＰＤ７
１０５９では、マスタは拡張ネストモード、スレーブは
全て通常ネストモードの動作である）。

【００１０】３つのレジスタは８種類の外部割り込みを
制御するため、８ｂｉｔで構成されている。マスタ事象
の外部割り込みが発生すると、マスタＩＲＲのマスタレ
ベルのｂｉｔがセットされる。スレーブ事象の外部割り
込みが発生すると、スレーブＩＲＲのスレーブレベルの
ｂｉｔ及びマスタＩＲＲのマスタレベルのｂｉｔがセッ
トされる。その事象番号がマスタ事象の場合、そのマス
タレベル以上の割り込み処理中のものがないときに、割
り込み処理に移される。その事象番号がスレーブ事象の
場合、そのスレーブが接続されているマスタレベルより
も上位のレベルに割り込み処理中のものがなく、かつ、
そのスレーブレベルよりも上位か同じレベルに割り込み
中のものがないときに、割り込み処理に移される。割り
込み処理に移る際、その事象番号がマスタ事象の場合、
マスタＩＳＲのマスタレベルｂｉｔがセットされ、マス
タＩＲＲのマスタレベルｂｉｔがリセットされる。その
事象番号がスレーブ事象の場合、当該スレーブＩＳＲの
スレーブレベルｂｉｔがセットされ、当該スレーブＩＲ
Ｒのスレーブレベルｂｉｔがリセットされ、マスタＩＳ
Ｒのマスタレベルｂｉｔがセットされ、マスタＩＲＲの
マスタレベルｂｉｔがリセットされる。さらに、対応す
る外部割り込み処理ハンドラが起動される。また、割り
込み処理に移る前に、ＩＭＲにより８種類の外部割り込
み処理をマスク（保留）することができる。

【００１１】また、外部割り込みコントローラは非同期
に発生する外部事象による割り込みを制御、処理するも
のである。

【００１２】以上のハードウェア環境により動作するリ
アルタイムシステムを開発及び評価するには、実際のシ
ステムの外部事象により外部割り込みハンドラ処理を動
作させて、システム評価を行なうのが最適であった。或
は外部割り込み事象を外部トリガ発生機能を持ったイン
サーキットエミュレータ等を利用して発生させて評価を
行っていた。

【００１３】

【発明が解決しようとする課題】以上のように、ハード
ウェアによる外部割り込み制御によりリアルタイムシス
テムを評価する場合、まず評価はハードウェアが限定さ
れた実機システムにおいて行わなければならない。また
、開発用及び評価用に汎用システムを用いるにしても、
実際の外部割り込み事象が発生する要因が実機と異なる
。

【００１４】また、システムを開発するには、実機ハー
ドウェアを開発し、それにともなってソフトウェアを開
発しなければならず、評価は全ての開発が完了しなけれ
ば行えない。

【００１５】本発明の目的は、上述の欠点を除去し、外
部割り込みをソフトウェアでシミュレートする方式を提
供する。

【００１６】

【課題を解決するための手段】本発明のオペレーティン
グシステムによる外部割り込みシミュレート方式は、Ｃ
ＰＵ及び外部割り込み制御機能を有するマイクロコンピ
ュータシステムと、前記マイクロコンピュータシステム
上で動作するオペレーティングシステムとオペレーティ
ングシステムの制御下で動作するアプリケーションプロ
グラムとで構成し、外部割り込みを発生させる手段とを
有するオペレーティングシステムによる外部割り込みシ
ミュレート方式において、前記外部割り込みを、ターゲ
ットシステムの前記外部割り込み以外の外部割り込み要
因による外部割り込みに対応付ける手段と、前記外部割
り込み対応付けられた割り込み処理ハンドラをシミュレ
ートさせる手段とを具備することを特徴とするものであ
る。

【００１７】

【実施例】次に、本発明の実施例を図面を用いて説明す
る。

【００１８】図１は本方式を実現するためのシステム構
成をブロック図にしたものであり、ハードウェア資源と
して、１はマイクロコンピュータシステム、２はＣＰＵ
、３はマスタ外部割り込みコントローラ、４はスレーブ
外部割り込みコントローラ、５はタイマ、６はキーボー
ド、ソフトウェア資源として、７はリアルタイムＯＳ、
８はアプリケーションタスク、９は外部割り込み処理ハ
ンドラを示す。

【００１９】第１の実施例では外部割り込みの発生を外
部割り込み事象の１つであるキーボード６により割り込
み処理をシミュレートする方式である。キーボード６は
各々のキーにキーコードが設定してあり、入力時にそれ
がキーコードのポートにデータとして出力される。それ
と同時にキーボードの割り込み事象が発生する。即ちキ
ーボードの外部割り込み処理ハンドラにてキーボードを
読み、それに従って、外部割り込みの発生と判断し、外
部割り込みハンドラ処理を保留するか、起動するかを識
別することにより実現する。

【００２０】本実施例を実現するために、キーボード割
り込み処理ハンドラを作成しなければならない。その流
れ図を図４で説明する。ステップ４０１において、キー
ボード割り込みが発生すれば、キーコードをデータポー
トから読む。ステップ４０２において、キーボード割り
込みが、シミュレート中の外部割り込みハンドラ処理時
にも発生するように、割り込みコントローラに割り込み
終了を通知する。ステップ４０３において、予め定義し
ておいた、事象番号に対応したキーであるか判断し、そ
うでなければステップ４０８に移る。ステップ４０４に
おいて、そうであればシミュレートする事象番号の計算
を行なう。ステップ４０５において、その事象番号がマ
スタ事象でなければ、ステップ４０６において、当該の
スレーブＩＲＲ情報のスレーブレベルｂｉｔをセットす
る。ステップ４０７において、マスタのＩＲＲ情報のマ
スタレベルｂｉｔをセットする。ステップ４０８におい
て、割り込み終了ルーチンに移る。

【００２１】但しリアルタイムＯＳ初期化部にて、キー
ボード割り込みが発生できる状態（マスタ割り込みコン
トローラのＩＭＲレジスタの当該ｂｉｔが０）であり、
必要に応じてキーボードインターフェース部の初期化を
行なうことが必須である。

【００２２】外部割り込み終了システムコールは、それ
を発行した時点でのもっとも高いレベルの外部割り込み
に対応するＩＳＲ情報の当該ｂｉｔをリセットする。そ
の後、外部割り込み終了ルーチンに移る。

【００２３】図２は外部割り込み終了ルーチンの流れ図
である。図３は変数名一覧である。本シミュレート方式
で特別に使用する内部データは、マスタ１個，スレーブ
８個（最大）各々のＩＲＲ，ＩＳＲ，ＩＭＲ情報及び割
り込み処理ベクタアドレス情報であり、以下はこれに関
する処理である。本処理は、シミュレートの為の割り込
みが発生し、割り込み終了時にマスク可能外部割り込み
禁止状態で行なうものである。ステップ２０１で割り込
み復帰後のＣＰＵのＩＥフラグを調べる。外部割り込み
処理ハンドラの起動条件を満たさない場合は通常割り込
み復帰処理をステップ２１８でおこなう。

【００２４】ステップ２０２において、次にマスタのＩ
ＲＲ情報と、ＩＭＲ情報の１の補数との論理積をＴＭＩ
Ｒに置き、これが０であればステップ２１８に移る。ス
テップ２０３において、マスタのサービス中マスタレベ
ルをＭＳＨＲＢに置く、但しＩＳＲ情報が０の場合はＦ
Ｆ（１６）である。ステップ２０４において、ＴＭＩＲ
が０の場合ステップ２１８に移る。ステップ２０５にお
いて、マスタの最上位割り込み要求のマスタレベルをＭ
ＲＨＢに置く。ステップ２０６において、ＭＳＨＢとＭ
ＲＨＢとを比較し、前者の方が小さければステップ２１
８に移る。つまりサービス中の外部割り込みが最上位で
ある。前者と後者が等しい場合はステップ２０７におい
て、スレーブがなければステップ２１７においてＴＭＩ
Ｒのマスタレベルｂｉｔをクリアしステップ２０４に戻
る。前者の方が大きくて、ステップ２１４において、ス
レーブがなければ、ステップ２１５において、マスタの
外部割り込み処理ハンドラを起動する。スレーブがあれ
ばステップ２０８において、マスタレベルｎに接続して
いるスレーブのＩＲＲ情報とＩＭＲ情報の１の補数との
論理積をＴＳＩＲに置き、これが０であればステップ２
１７に移る。ここでｎはマスタレベルＭＲＨＢを示す。 ステップ２０９において、マスタレベルｎに接続してい
るスレーブのサービス中スレーブレベルをＳＳＨＲＢに
置く、但しＩＳＲ情報が０の場合はＦＦ（１６）である
。ステップ２１０において、ＴＳＩＲが０の場合ステッ
プ２１７に戻る。ステップ２１１において、当該のスレ
ーブの最上位割り込み要求のスレーブレベルをＳＲＨＢ
に置く。ステップ２１２において、ＳＳＨＢとＳＲＨＢ
とを比較し、前者の方が小さくなければ、ステップ２１
６において、ＴＳＩＲのスレーブレベルｂｉｔをクリア
し、ステップ２１０に戻る。前者の方が小さければ、ス
テップ２１３において、スレーブの外部割り込み処理ハ
ンドラを起動する。

【００２５】ここでステップ２１３，２１５のシミュレ
ートする外部割り込みハンドラ処理は、ＣＰＵのＩＥフ
ラグ、ＰＳレジスタ及びＰＣレジスタを除くレジスタを
復帰して（ｄｉ状態で）、当該の外部割り込み処理ハン
ドラに制御を移すことである。

【００２６】具体例を示す。キーボードのＰＦ１の入力
により、発生させる事象番号が１８（１６）（マスタ１
番の事象）の場合を考える。そこでＰＦ１を入力すると
きの動作を順に説明する。

【００２７】まず、図４のステップ４０１において、キ
ーコードをデータポートから読む。ステップ４０２にお
いて、キーボード割り込みが、シミュレート中の外部割
り込みハンドラ処理時にも発生するように、割り込みコ
ントローラに割り込み終了を通知する。ステップ４０３
において、予めＰＦ１に事象番号が定義されているので
、ステップ４０４で事象番号１８（１６）を算出し、ス
テップ４０５において、マスタのレベルか判断し、そう
であるので、ステップ４０７において、マスタＩＲＲ情
報は００（１６）から事象番号より第１ビットをセット
すると０２（１６）になる。ステップ４０８において、
割り込み終了ルーチンにｂｒａｎｃｈとする。

【００２８】次に図２のステップ２０１において、復帰
後状態はｅｉ状態であるので、ステップ２０２に移る。 ステップ２０２において、マスタのＩＲＲ情報とマスタ
のＩＭＲ情報の１の補数との論理積を求めＴＭＩＲにお
く。この場合マスタのＩＭＲ情報の第１ビットは０で、
かつ、マスタのＩＲＲ情報は０２（１６）であるので、
ＴＭＩＲは０２（１６）となる。よって０でないので、
ステップ２０３において、マスタのＩＳＲ情報により、
その中のサービス中（ビット値１）の最も高いレベルの
番号をＭＳＨＢにおく。サービス中の割り込みが無けれ
ば（マスタのＩＳＲ情報が０ならば）、ＦＦ（１６）を
ＭＳＨＢにおく。この場合タスク動作中にこのルーチン
に移ったので、マスタＩＳＲ情報は０となり、ＦＦ（１
６）がＭＳＨＢにおかれる。ステップ２０４において、
ＴＭＩＲは０２（１６）であるので、ステップ２０５に
おいて、マスタの最上位の割り込み要求のマスタレベル
をＭＲＨＢにおく。 この場合、マスタのＩＲＲ情報の第１ビットが１で最上
位のため、０１（１６）がＭＲＨＢにおかれる。ステッ
プ２０６において、ＭＳＨＢとＭＲＨＢを比較し、この
場合、ＦＦ（１６）と０１（１６）であるため、ステッ
プ２１４に移る。ステップ２１４において、ＭＲＨＢの
レベルにスレーブが接続されていないので、ステップ２
１５において、アプリケーションプログラムから発行し
たシステムコールにより定義した、事象番号１８の割り
込み処理ハンドラに制御を移す。

【００２９】次に発生させる事象番号が２０（１６）（
マスタ２番に接続されているスレーブ０番の事象）の場
合を考える。そこでＰＦ１を入力するときの動作を順に
説明する。

【００３０】まず、図４のステップ４０１において、キ
ーコードをデータポートから読む。ステップ４０２にお
いて、キーボード割り込みがシミュレート中の外部割り
込みハンドラ処理時にも発生するように、割り込みコン
トローラに割り込み終了を通知する。ステップ４０３に
おいて、予めＰＦ１に事象番号が定義されているので、
ステップ４０４で事象番号が２０（１６）を算出し、ス
テップ４０５において、マスタのレベルか判断し、そう
でないので、ステップ４０６において、マスタ２番に接
続しているスレーブのＩＲＲ情報は００（１６）から事
象番号より第０ビットをセットすると０１（１６）にな
る。ステップ４０７において、マスタＩＲＲ情報は００
（１６）から事象番号より第２ビットをセットすると０
４（１６）になる。ステップ４０８において、割り込み
終了ルーチンにｂｒａｎｃｈする。

【００３１】次に図２のステップ２０１において、復帰
後状態はｅｉ状態であるので、ステップ２０２に移る。 ステップ２０２において、マスタのＩＲＲ情報とマスタ
のＩＭＲ情報の１の補数との論理積を求めＴＭＩＲにお
く。この場合マスタのＩＭＲ情報の第２ビットは０で、
かつ、マスタのＩＲＲ情報は０４（１６）であるので、
ＴＭＩＲは０４（１６）となる。よって０でないので、
ステップ２０３において、マスタのＩＳＲ情報により、
その中のサービス中（ビット値１）の最も高いレベルの
番号をＭＳＨＢにおく。サービス中の割り込みが無けれ
ば（マスタのＩＳＲ情報が０ならば）、ＦＦ（１６）を
ＭＳＨＢにおく。この場合タスク動作中にこのルーチン
に移ったので、マスタのＩＳＲ情報は０となり、ＦＦ（
１６）がＭＳＨＢにおかれる。ステップ２０４において
、ＴＭＩＲは０４（１６）であるので、ステップ２０５
において、マスタの最上位の割り込み要求のマスタレベ
ルをＭＲＨＢにおく。この場合、マスタのＩＲＲ情報の
第２ビットが１で最上位のため、０２（１６）がＭＲＨ
Ｂにおかれる。ステップ２０６において、ＭＳＨＢとＭ
ＲＨＢを比較し、この場合ＦＦ（１６）と０２（１６）
であるため、ステップ２１４に移る。ステップ２１４に
おいて、ＭＲＨＢのレベルにスレーブが接続されてるの
でステップ２０８に移る。ステップ２０８において、マ
スタ２番に接続しているスレーブのＩＲＲ情報と同スレ
ーブのＩＭＲ情報の１の補数との論理積をＴＩＳＲにお
く。この場合マスタ２番に接続しているスレーブのＩＭ
Ｒ情報の第０ビットは０で、かつ、同スレーブのＩＲＲ
情報は０１（１６）であるので、ＴＳＩＲは０１（１６
）となる。よって０でないので、ステップ２０９におい
て、マスタ２番に接続しているスレーブのＩＳＲ情報に
より、その中のサービス中（ビット値１）の最も高いレ
ベルの番号をＳＳＨＢにおく。サービス中の割り込みが
無ければ（そのスレーブのＩＳＲ情報が０ならば）、Ｆ
Ｆ（１６）をＳＳＨＢにおく。この場合タスク動作中に
このルーチンに移ったので、同スレーブのＩＳＲ情報は
０となり、ＦＦ（１６）がＳＳＨＢにおかれる。ステッ
プ２１０において、ＴＳＩＲは０１（１６）であるので
、ステップ２１１において、同スレーブの最上位の割り
込み要求のスレーブレベルをＳＲＨＢにおく。この場合
、同スレーブのＩＲＲ情報の第０ビットが１で最上位の
ため、００（１６）がＳＲＨＢにおかれる。ステップ２
１２において、ＳＳＨＢとＳＲＨＢを比較し、この場合
、ＦＦ（１６）と００（１６）であるため、ステップ２
１３に移る。ステップ２１３において、アプリケーショ
ンプログラムから発行したシステムコールにより定義し
た、事象番号２０の割り込み処理ハンドラに制御を移す
。

【００３２】

【発明の効果】以上説明したように本発明は、リアルタ
イムシステムを評価する場合、外部割り込み発生要因と
して実機システムを用いる代わりに汎用システムによる
外部割り込み要因を使用し、非同期に発生する外部割り
込みの発生をシミュレートすることができるため、評価
環境おける制限が極めて減少する。

【００３３】また、構築した評価環境により、容易にシ
ステム評価が実現できる。

【００３４】さらに、汎用システムを使用することによ
りシステム評価が可能なため、ソフトウェア開発とハー
ドウェア開発を切り放して行えるため、システム開発の
効率が上がる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】割り込み処理ルーチンの流れ図である

【図３】
図２に使用した変数名の一覧を示す図である。

【図４】キーボード割り込み処理ハンドラの流れ図であ
る。

【図５】タスク状態遷移図である。

【符号の説明】

１　　　　マイクロコンピュータシステム２　　　　Ｃ
ＰＵ ３　　　　マスタ外部割り込みコントローラ４　　　　
スレーブ外部割り込みコントローラ５　　　　タイマ ６　　　　ギーボード ７　　　　リアルタイムＯＳ ８　　　　アプリケーションタスク ９　　　　外部割り込み処理ハンドラ ５１　　　　アプリケーションタスク ５２　　　　ｅｉ区域

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　ＣＰＵ及び外部割り込み制御機能を有
   するマイクロコンピュータシステムと、前記マイクロコ
   ンピュータシステム上で動作するオペレーティングシス
   テムと、前記オペレーティングシステムの制御下で動作
   するアプリケーションプログラムとで構成し、外部割り
   込みを発生させる手段とを有するオペレーティングシス
   テムによる外部割り込みシミュレート方式において、前
   記外部割り込みを、ターゲットシステムの前記外部割り
   込み以外の外部割り込み要因による外部割り込みに対応
   付ける手段と、前記外部割り込み対応付けられた割り込
   み処理ハンドラをシミュレートさせる手段とを具備する
   ことを特徴とする、オペレーティングシステムによる外
   部割り込みシミュレート方式。
2. 【請求項２】　　ＣＰＵ及び外部割り込み制御機能を有
   するマイクロコンピュータシステムと、前記マイクロコ
   ンピュータシステム上で動作するオペレーティングシス
   テムと、前記オペレーティングシステムの制御下で動作
   するアプリケーションプログラムとで構成し、外部割り
   込みを発生させる手段とを有するオペレーティングシス
   テムによる外部割り込みシミュレート装置において、前
   記外部割り込みを、ターゲットシステムの前記外部割り
   込み以外の外部割り込み要因による外部割り込みに対応
   付ける手段と、前記外部割り込み対応付けられた割り込
   み処理ハンドラをシミュレートさせる手段とを具備する
   ことを特徴とする、オペレーティングシステムによる外
   部割り込みシミュレート装置。