JPH04211833A - 外部割込みシミュレート方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オペレーティングシス
テム（以下ＯＳと記す）による外部割り込みシミュレー
ト方式に関し、特にリアルタイムＯＳの外部割り込みシ
ミュレート方式に関する。

【０００２】

【従来の技術】リアルタイムシステムのアプリケーショ
ンプログラムは、１つ以上のアプリケーションタスク及
び、いくつかの外部割り込み処理ハンドラから成ってい
る。アプリケーションプログラムはマルチタスク構造と
なっており、タスク優先順位及びイベントドリブンによ
るタスクスケジューリングをもとに動作する。即ち外部
事象（タイマトリガ等）が発生すると、その外部事象に
対応した外部割り込み処理ハンドラが、外部割り込みコ
ントローラの制御下で起動する。動作中の外部割り込み
処理ハンドラに対応する外部事象のレベル（割り込み優
先順位）よりも高いレベルの外部事象が発生する場合も
、同様により高いレベルの外部事象に対応した外部割り
込み処理ハンドラが起動する。それぞれの外部割り込み
事象には、一般にレベルが付けられている。

【０００３】外部割り込み処理ハンドラの内部では、普
通いくつかのシステムコールを発行し、外部割り込み終
了システムコールに於て、外部割り込み処理の終了を外
部割り込みコントローラに通知し、割り込み元に復帰す
る。

【０００４】これらの外部割り込み発生から外部割り込
みハンドラ処理終了までを、一例として日本電気株式会
社製のμＰＤ７０１１６（ＣＰＵ）及びμＰＤ７１０５
９（外部割り込みコントローラ）からなるマイクロコン
ピュータシステムによって図５で説明する。

【０００５】ここでは外部割り込みとしてマスク可能な
外部割り込みを考える。ＣＰＵの外部割り込み受付条件
（ＩＥフラグ＝１）及び外部割り込みコントローラの割
り込み受付条件の双方が満足されていれば、外部割り込
みが発生する。

【０００６】アプリケーションタスク５１の処理中では
、ＣＰＵのＩＥフラグ情報により、外部割り込み不能状
態（ｄｉ処理）及び外部割り込み可能状態（ｅｉ状態）
のそれぞれの区域が存在する。アプリケーションタスク
から発行したシステムコール（ＯＳ５１）処理中の場合
もアプリケーションタスクの延長線上にあると考え、同
様にｄｉ及びｅｉ状態の区域を考えることができる。こ
の区域のうち、ｅｉ状態の区域５２の外部割り込み可能
命令を実行中であることが、外部割り込み発生の第一条
件である。

【０００７】次に外部割り込みコントローラの動作を説
明する。外部割り込みコントローラには、ＩＳＲ，ＩＭ
Ｒ，ＩＲＲの３つの内部レジスタをもつ。ＩＲＲ（割り
込み要求レジスタ）はまだＣＰＵによって受け付けられ
ていない外部割り込み要求のレベルを保持するためのレ
ジスタであり、外部割り込み事象が発生すると対応すう
ビットがセットされる。ＩＳＲ（イン・サービス・レジ
スタ）は処理中の外部割り込み事象レベルを保持するた
めのレジスタであり、割り込み要求がＣＰＵによって受
け付けられると、対応するビットがセットされる。ＩＭ
Ｒ（割り込みマスク・レジスタ）は外部割り込み処理を
マスクする外部割り込み事象レベルを保持するためのレ
ジスタである。１つの外部割り込みコントローラは最大
８種類の外部割り込みを制御でき、その各々に外部割り
込みコントローラがカスケード接続でき、接続する方を
スレーブと呼ぶ。接続された方はマスタである。つまり
マスタに８個のスレーブを接続すると、最大６４種類の
割り込みを制御できる。

【０００８】ここで便宜上、マスタ及び最大８個のスレ
ーブに接続する外部事象のレベルを８ｂｉｔのデータで
管理する。最上位ｂｉｔが０で、上位３ｂｉｔでマスタ
のレベル０〜７を示し、マスタの入力端子に直接外部事
象を接続していれば下位４ｂｉｔの最上位を１とし、そ
れにスレーブを接続していれば下位４ｂｉｔの最上位を
０とし、下位３ｂｉｔにそのスレーブ内のレベルを示す
。これにより外部割り込み事象が一意的に決定する。 これを事象番号と呼び、下位４ｂｉｔの最上位ｂｉｔが
１の事象番号が示す事象をマスタ事象、それ以外をスレ
ーブ事象と呼ぶ。

【０００９】マスタに接続する外部割り込み事象はマス
タレベルにより、外部割り込み処理ハンドラ５３の起動
の可否を決定する。つまり、或マスタレベルの外部割り
込み処理中にそのレベルと同じか低位のレベルの外部割
り込み事象が発生しても、外部割り込み処理を保留する
。レベルは０が最上位で７が最下位である。スレーブに
関しても同様であるが、それが接続されているマスタの
外部割り込み処理判断に於て、外部割り込み処理中のマ
スタレベルと同レベルの場合にも、マスタ側では保留に
しない処理が、マスタのみの場合と異なる。（μＰＤ７
１０５９では、マスタは拡張ネストモード、スレーブは
全て通常ネストモードの動作である。）３つのレジスタ
は８種類の外部割り込みを制御するため、８ｂｉｔで構
成されている。マスタ事象の外部割り込みが発生すると
、マスタＩＲＲのマスタレベルのｂｉｔがセットされる
。スレーブ事象の外部割り込みが発生すると、スレーブ
ＩＲＲのスレーブレベルのｂｉｔ及びマスタＩＲＲのマ
スタレベルのｂｉｔがセットされる。その事象番号がマ
スタ事象の場合、そのマスタレベル以上の割り込み処理
中のものがないときに、割り込み処理に移される。その
事象番号がスレーブ事象の場合、そのスレーブが接続さ
れているマスタレベルよりも上位のレベルに割り込み処
理中のものがなく、かつ、そのスレーブレベルよりも上
位か同じレベルに割り込み中のものがないときに、割り
込み処理に移される。割り込み処理に移る際、その事象
番号がマスタ事象の場合、マスタＩＳＲのマスタレベル
ｂｉｔがセットされ、マスタＩＲＲのマスタレベルｂｉ
ｔがリセットされる。その事象番号がスレーブ事象の場
合、当該スレーブＩＳＲのスレーブレベルｂｉｔがセッ
トされ、当該スレーブＩＲＲのスレーブレベルｂｉｔが
リセットされ、マスタＩＳＲのマスタレベルｂｉｔがセ
ットされ、マスタＩＲＲのマスタレベルｂｉｔがリセッ
トされる。さらに、対応する外部割り込み処理ハンドラ
が起動される。また、割り込み処理に移る前に、ＩＭＲ
により８種類の外部割り込み処理をマスク（保留）する
ことができる。

【００１０】また、外部割り込みコントローラは非同期
に発生する外部事象による割り込みを制御，処理するも
のである。

【００１１】以上のハードウェア環境により動作するリ
アルタイムシステムを開発及び評価するには、実際のシ
ステムの外部事象により外部割り込みハンドラ処理を動
作させて、システム評価を行なうのが最適であった。或
は外部割り込み事象を外部トリガ発生機能を持ったイン
サーキットエミュレータ等を利用して発生させて評価を
行っていた。

【００１２】

【発明が解決しようとする課題】以上のように、ハード
ウェアによる外部割り込み制御によりリアルタイムシス
テムを評価する場合、まず評価はハードウェアが限定さ
れた実機システムにおいて行わなければならない。また
、開発用及び評価用に汎用システムを用いるにしても、
実際の外部割り込み事象を発生させる要因が実機と異な
る。

【００１３】また、システムを開発するには、実機ハー
ドウェアを開発し、それにともなってソフトウェアを開
発しなければならず、評価は全ての開発が完了しなけれ
ば行えない。

【００１４】さらに、外部割り込み事象を発生させるタ
イミングがインサーキットエミュレータ等を用いない限
り一定にならないので、評価の再現性が少ないといった
欠点がある。

【００１５】本発明の目的は、上述の欠点を除去し、外
部割り込みをソフトウェアでシミュレートする方式を提
供することにある。

【００１６】

【課題を解決するための手段】本発明のオペレーティン
グシステムによる外部割り込みシミュレート方式は、Ｃ
ＰＵ及び外部割り込み制御機能を有するマイクロコンピ
ュータシステムと、前記マイクロコンピュータシステム
上で動作するオペレーティングシステムと、前記オペレ
ーティングシステムの制御下で動作するアプリケーショ
ンプログラムとで構成し、ソフトウェア割り込みを発生
させる手段を有するオペレーティングシステムによる外
部割り込みシミュレート方式において、前記ソフトウェ
ア割り込みを、ターゲットシステムの外部割り込み要因
による外部割り込みに対応付ける手段と、前記ソフトウ
ェア割り込みに対応付けられた割り込み処理ハンドラを
シミュレートする手段とを有することを特徴とするもの
である。

【００１７】

【実施例】次に、本発明の実施例を図面を用いて説明す
る。

【００１８】図１は本方式を実現するためのシステム構
成をブロック図にしたものであり、ハードウェア資源と
して、１はマイクロコンピュータシステム、２はＣＰＵ
、３はマスタ外部割り込みコントローラ、４はスレーブ
外部割り込みコントローラ、５はタイマ、ソフトウェア
資源として、６はリアルタイムＯＳ、７はアプリケーシ
ョンタスク、８は外部割り込み処理ハンドラ、９はソフ
トウェア割り込み処理ハンドラを示す。

【００１９】第１の実施例は外部割り込みの発生をソフ
トウェア割り込みによりシミュレートする方式である。 特定のアドレスから命令をフェッチ，実行した場合に、
ソフトウェア割り込みが発生するように、アプリケーシ
ョンタスク動作前に、そのアドレスの命令をソフトウェ
ア割り込み命令に置き換える。置き換えたもとの命令は
保存しておく。また、ソフトウェア割り込み発生時に使
用する事象番号を定義しておく。

【００２０】ソフトウェア割り込みが発生した場合に実
行されるソフトウェア割り込み処理ハンドラの流れ図を
図４で説明する。ステップ４０１において、置換した命
令コードを保存しておいたもとの命令コードに戻す。ス
テップ４０２において、スタック上のリターンアドレス
を置換したソフトウェア割り込み命令分戻す。ステップ
４０３において、定義した事象番号を算出する。ステッ
プ４０４において、それがマスタのレベルでなければス
テップ４０５において、当該のスレーブＩＲＲ情報のス
レーブレベルｂｉｔをセットする。ステップ４０６にお
いて、マスタのＩＲＲ情報のマスタレベルｂｉｔをセッ
トする。ステップ４０７において、割り込み終了ルーチ
ンに移る。

【００２１】外部割り込み終了システムコールは、それ
を発行した時点でのもっとも高いレベルの外部割り込み
に対応するＩＳＲ情報の当該ｂｉｔをリセットする。そ
の後、外部割り込み終了ルーチンに移る。

【００２２】図２は割り込み終了ルーチンの流れ図であ
る。図３は変数名一覧である。本シミュレート方式で特
別に使用する内部データは、マスタ１個，スレーブ８個
（最大）各々のＩＲＲ，ＩＳＲ，ＩＭＲ情報及び割り込
み処理ベクトルアドレス情報であり、以下はこれに関す
る処理である。本処理は、シミュレートの為の割り込み
が発生し、割り込み終了時にマスク可能外部割り込み禁
止状態で行なうものである。ステップ２０１で割り込み
復帰後のＣＰＵのＩＥフラグを調べる。外部割り込み処
理ハンドラの起動条件を満たさない場合は通常割り込み
復帰処理をステップ２１８において、おこなう。

【００２３】ステップ２０２において、次にマスタのＩ
ＲＲ情報と、ＩＭＲ情報の１の補数との論理積をＴＭＩ
Ｒに置き、これが０であればステップ２１８に移る。ス
テップ２０３において、マスタのサービス中マスタレベ
ルをＭＳＨＲＢに置く、但しＩＳＲ情報が０の場合はＦ
Ｆ（１６）である。ステップ２０４において、ＴＭＩＲ
が０の場合ステップ２０８に移る。ステップ２０５にお
いて、マスタの最上位割り込み要求のマスタレベルをＭ
ＲＨＢに置く。ステップ２０６において、ＭＳＨＢとＭ
ＲＨＢとを比較し、前者の方が小さければステップ２１
８に移る。つまりサービス中の外部割り込みが最上位で
ある。前者と後者が等しい場合はステップ２０７におい
て、スレーブがなければステップ２１７においてＴＭＩ
Ｒのマスタレベルｂｉｔをクリアしステップ２０４に戻
る。前者の方が大きくて、ステップ２１４において、ス
レーブがなければ、ステップ２１５において、マスタの
外部割り込み処理ハンドラを起動する。スレーブがあれ
ばステップ２０８において、マスタレベルｎに接続して
いるスレーブのＩＲＲ情報とＩＭＲ情報の１の補数との
論理積をＴＳＩＲに置き、これが０であればステップ２
１７に移る。ここでｎはマスタレベルＭＲＨＢを示す。 ステップ２０９において、マスタレベルｎに接続してい
るスレーブのサービス中スレーブレベルをＳＳＨＲＢに
置く、但しＩＳＲ情報が０の場合はＦＦ（１６）である
。ステップ２１０において、ＴＳＩＲが０の場合ステッ
プ２１７に戻る。ステップ２１１において、当該のスレ
ーブの最上位割り込み要求のスレーブレベルをＳＲＨＢ
に置く。ステップ２１２において、ＳＳＨＢとＳＲＨＢ
とを比較し、前者の方が小さくなければ、ステップ２１
６において、ＴＳＩＲのスレーブレベルｂｉｔをクリア
し、ステップ２１０に戻る。前者の方が小さければ、ス
テップ２１３において、スレーブの外部割り込み処理ハ
ンドラを起動する。

【００２４】ここでステップ２１３，２１５とシミュレ
ートする外部割り込みハンドラ処理は、ＣＰＵのＩＥフ
ラグ、ＰＳレジスタ及びＰＣレジスタを除くレジスタを
復帰して（ｄｉ状態で）、当該の外部割り込み処理ハン
ドラに制御を移ることである。

【００２５】具体例を示す。アプリケーションタスク内
のｅｉ区域の特定アドレスに、内部割り込み命令をＯＳ
が埋め込む。その際埋め込む前の命令を退避しておく。 発生させる事象番号が１８（１６）（マスタ１番の事象
）の場合を考える。そこでその特定アドレスの命令を実
行するときの動作を順に説明する。

【００２６】まず、図４のステップ４０１において、定
義時に退避しておいた命令コードを復帰する。ステップ
４０２において、その特定アドレスを指すように、スタ
ック上のリターンアドレスをもとに戻す。ステップ４０
３において、事象番号が１８（１６）であり、ステップ
４０４において、マスタのレベルか判断し、そうである
ので、ステップ４０６において、マスタＩＲＲ情報は０
０（１６）から事象番号より第１ビットをセットすると
０２（１６）になる。ステップ４０７において、割り込
み終了ルーチンにｂｒａｎｃｈする。

【００２７】次に図２のステップ２０１において、復帰
後状態はｅｉ状態であるので、ステップ２０２に移る。 ステップ２０２において、マスタのＩＲＲ情報とマスタ
のＩＭＲ情報の１の補数との論理積を求めてＴＭＩＲに
おく。この場合マスタのＩＭＲ情報の第１ビットは０で
、かつ、マスタのＩＲＲ情報は０２（１６）であるので
、ＴＭＲ情報の第１ビットは０２（１６）となる。よっ
て０でないので、ステップ２０３において、マスタのＩ
ＳＲ情報により、その中のサービス中（ビット値１）の
最も高いレベルの番号をＭＳＨＢにおく。サービス中の
割り込みが無ければ（マスタのＩＳＲ情報が０ならば）
、ＦＦ（１６）をＭＳＨＢにおく。この場合タスク動作
中このルーチンに移ったので、マスタのＩＳＲ情報は０
となり、ＦＦ（１６）がＭＳＨＢにおかれる。ステップ
２０４において、ＴＭＩＲは０２（１６）であるので、
ステップ２０５において、マスタの最上位の割り込み要
求のマスタレベルをＭＲＨＢにおく。この場合、マスタ
のＩＲＲ情報の第１ビットが１で最上位のため、０１（
１６）がＭＲＨＢにおかれる。ステップ２０６において
、ＭＳＨＢとＭＲＨＢを比較し、この場合、ＦＦ（１６
）と０１（１６）であるため、ステップ２１４に移る。 ステップ２１４において、ＭＲＨＢのレベルにスレーブ
が接続されていないので、ステップ２１５において、ア
プリケーションプログラムから発行したシステムコール
により定義した、事象番号１８の割り込み処理ハンドラ
に制御を移す。

【００２８】次に発生させる事象番号が２０（１６）（
マスタ２番に接続されているスレーブ０番の事象）の場
合を考える。そこでその特定アドレスの命令を実行する
ときの動作を順に説明する。

【００２９】まず、図４のステップ４０１において、定
義時に退避しておいた命令コードを復帰する。ステップ
４０２において、その特定アドレスを指すように、スタ
ック上のリターンアドレスをもとに戻す。ステップ４０
３において、事象番号が２０（１６）であり、ステップ
４０４において、マスタのレベルか判断し、そうでない
ので、ステップ４０５において、マスタ２番に接続して
いるスレーブのＩＲＲ情報は００（１６）から事象番号
より第０ビットをセットすると０１（１６）になる。ス
テップ４０６において、マスタＩＲＲ情報は００（１６
）から事象番号より第２ビットをセットすると０４（１
６）になる。ステップ４０７において、割り込み終了ル
ーチンにｂｒａｎｃｈする。

【００３０】次に図２のステップ２０１において、復帰
後状態はｅｉ状態であるので、ステップ２０２に移る。 ステップ２０２において、マスタのＩＲＲ情報とマスタ
のＩＭＲ情報の１の補数との論理積を求めＴＭＩＲにお
く。この場合マスタのＩＭＲ情報の第２ビットは０で、
かつ、マスタのＩＲＲ情報は０４（１６）であるので、
ＴＭＩＲは０４（１６）となる。よって０でないので、
ステップ２０３において、マスタのＩＳＲ情報により、
その中のサービス中（ビット値１）の最も高いレベルの
番号をＭＳＨＢにおく。サービス中の割り込みが無けれ
ば（マスタのＩＳＲ情報が０ならば）、ＦＦ（１６）を
ＭＳＨＢにおく。この場合タスク動作中にこのルーチン
に移ったので、マスタのＩＳＲ情報は０となり、ＦＦ（
１６）がＭＳＨＢにおかれる。ステップ２０４において
、ＴＭＩＲは０４（１６）であるので、ステップ２０５
において、マスタの最上位の割り込み要求のマスタレベ
ルをＭＲＨＢにおく。この場合、マスタのＩＲＲ情報の
第２ビットが１で最上位のため、０２（１６）がＭＲＨ
Ｂにおかれる。ステップ２０６において、ＭＳＨＢとＭ
ＲＨＢを比較し、この場合、ＦＦ（１６）と０２（１６
）であるため、ステップ２１４に移る。ステップ２１４
において、ＭＲＨＢのレベルにスレーブが接続されてい
るので、ステップ２０８に移る。ステップ２０８におい
て、マスタ２番に接続しているスレーブのＩＲＲ情報と
同スレーブのＩＭＲ情報の１の補数との論理積をＴＩＳ
Ｒにおく。この場合マスタ２番に接続しているスレーブ
のＩＭＲ情報の第０ビットは０で、かつ、同スレーブの
ＩＲＲ情報は０１（１６）であるので、ＴＳＩＲは０１
（１６）となる。よって０でないので、ステップ２０９
において、マスタ２番に接続しているスレーブのＩＳＲ
情報により、その中のサービス中（ビット値１）の最も
高いレベルの番号をＳＳＨＢにおく。サービス中の割り
込みが無ければ（そのスレーブのＩＳＲ情報が０ならば
）、ＦＦ（１６）をＳＳＨＢにおく。 この場合タスク動作中にこのルーチンに移ったので、同
スレーブのＩＳＲ情報は０となり、ＦＦ（１６）がＳＳ
ＨＢにおかれる。ステップ２１０において、ＴＳＩＲは
０１（１６）であるので、ステップ２１１において、同
スレーブの最上位の割り込み要求のスレーブレベルをＳ
ＲＨＢにおく。この場合、同スレーブのＩＲＲ情報の第
０ビットが１で最上位のため、００（１６）がＳＲＨＢ
におかれる。 ステップ２１２において、ＳＳＨＢとＳＲＨＢを比較し
、この場合、ＦＦ（１６）と００（１６）であるため、
ステップ２１３に移る。ステップ２１３において、アプ
リケーションプログラムから発行したシステムコールに
より定義した、事象番号２０の割り込み処理ハンドラに
制御を移す。

【００３１】

【発明の効果】以上説明したように本発明は、リアルタ
イムシステムを評価する場合、実機システムではなく汎
用システムを使用し、ソフトウェア割り込みにより、外
部割り込みの発生をシミュレートすることができるため
、評価のハードウェア環境に関する制限が極めて少なく
なる。従って、構築した評価環境で、容易にシステム評
価が実現できる。

【００３２】また、シミュレートする外部割り込みが発
生するアドレスを明示的に指定できるので、評価の再現
性に優れ、エラーの検出等が極めて容易に行なえる効果
がある。

【００３３】さらに、汎用システムを使用してシステム
評価を行うことが可能なため、ソフトウェア開発とハー
ドウェア開発を切り放して行え、システム開発の効率が
上がる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】割り込み処理ルーチンの流れ図である。

【図３】図２に使用した変数名の一覧を示す図である。

【図４】内部割り込み処理ハンドラの流れ図である。

【図５】タスク状態遷移図である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　ＣＰＵ及び外部割り込み制御機能を有
   するマイクロコンピュータシステムと、前記マイクロコ
   ンピュータシステム上で動作するオペレーティングシス
   テムと、前記オペレーティングシステムの制御下で動作
   するアプリケーションプログラムとで構成し、ソフトウ
   ェア割り込みを発生させる手段を有するオペレーティン
   グシステムによる外部割り込みシミュレート方式におい
   て、前記下ファイル割り込みを、ターゲットシステムの
   外部割り込み要因による外部割り込みに対応付ける手段
   と、前記下ファイル割り込みに対応付けられた割り込み
   処理ハンドラをシミュレートする手段とを有することを
   特徴とする外部割り込みシミュレート方式。
2. 【請求項２】　　ＣＰＵ及び外部割り込み制御機能を有
   するマイクロコンピュータシステムと、前記マイクロコ
   ンピュータシステム上で動作するオペレーティングシス
   テムと、前記オペレーティングシステムの制御下で動作
   するアプリケーションプログラムとで構成し、ソフトウ
   ェア割り込みを発生させる手段を有する外部割り込みシ
   ミュレート装置において、前記ソフトウェア割り込みを
   、ターゲットシステムの外部割り込み要因による外部割
   り込みに対応付ける手段と、前記ソフトウェア割り込み
   に対応付けられた割り込み処理ハンドラをシミュレート
   する手段とを有することを特徴とする外部割り込みシミ
   ュレート装置。