JPH11272494A - ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式 - Google Patents

ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式

Info

Publication number
JPH11272494A
JPH11272494A JP10072836A JP7283698A JPH11272494A JP H11272494 A JPH11272494 A JP H11272494A JP 10072836 A JP10072836 A JP 10072836A JP 7283698 A JP7283698 A JP 7283698A JP H11272494 A JPH11272494 A JP H11272494A
Authority
JP
Japan
Prior art keywords
firmware
debugger
simulation
general
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10072836A
Other languages
English (en)
Inventor
Sumie Morita
純恵 森田
Shigeru Sekine
茂 関根
Eiji Ishioka
英二 石岡
Tomoki Someya
知輝 染谷
Noboru Ise
登 伊勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10072836A priority Critical patent/JPH11272494A/ja
Priority to US09/182,039 priority patent/US6272454B1/en
Publication of JPH11272494A publication Critical patent/JPH11272494A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3664Environments for testing or debugging software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 ワイドバンドスイッチにおいて、マイクロプ
ロセッサを搭載する装置の組込み型ファームウエアの機
能をオフライン/オンラインにおいて試験・デバックす
るための試験・デバック環境の共通化を実現することに
ある。 【解決手段】 ターゲットファームウエア101内のR
S232Cドライバ106は、RS232Cインタフェ
ースを制御する。OSデバッガ105は、ターゲットフ
ァームウエアの実体である他機能ブロック103の入出
力をRS232C機能ブロック104を介してスチール
し、その入出力をRS232Cドライバ1005との間
で交換する。この構成により、ターゲットファームウエ
ア101を実行する装置に対して、汎用のRS232C
インタフェース等を使ってパソコン等を簡単に接続する
ことができ、PC側デバッガ109を用いたデバック動
作を容易に実現することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ワイドバンドスイ
ッチ(交換機)において、マイクロプロセッサを搭載す
る装置の組込み型ファームウエアの機能をオフライン/
オンラインにおいて試験・デバックするための試験・デ
バック環境の共通化技術に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】従来、
ナローバンドスイッチにおいて、ファームウエアの規模
は小さかったため、その開発工数は少なかった。また、
試験も、装置毎にハードウエアの構成が異なっていたり
していたため、個々の装置毎に対応して行われていた。
【0003】従って、ファームウエアのバグはあっては
ならぬものであり、オンラインシステムにおいて、その
システムの設置現場で問題が発生した場合には、その調
査に多大な工数と労力を必要とした。
【0004】近年、スイッチのワイドバンド化に伴い、
ソフトウエアに対する負荷を軽減するために、ハードウ
エアを制御するファームウエアの複雑性及び規模は拡大
する一方である。当然、ファームウエアを搭載する装置
の種類によってその機能が異なるため、1つのシステム
内に数十種類のファームウエアが存在する。また、規模
の拡大による品質劣化もあって、システムの設置現場で
の問題発生率も高くなってきた。
【0005】また、ファームウエアのデバックには、従
来、インサーキットエミュレータが使用されているが、
ハードウエアの動作速度の高速化に伴い、対象装置がオ
ンラインで動作している場合に、インサーキットエミュ
レータの動作が対象装置の動作に追い付かずインサーキ
ットエミュレータが正常に動作できない場合が発生して
いた。特に、二重化された装置において、この不具合は
多く発生している。
【0006】本発明の課題は、ファームウエアのデバッ
クを簡単に実現することにある。
【0007】
【課題を解決するための手段】本発明の第1の態様は、
ワイドバンドスイッチシステム等を構成する各装置内の
ターゲットファームウエアを実行する装置に対してデバ
ックを行うための装置を前提とする。
【0008】そして、ターゲットファームウエアを実行
する装置に、RS232C等の汎用インタフェースに対
する入出力を制御する汎用インタフェースドライバモジ
ュール(RS232Cドライバ106)と、ターゲット
ファームウエアの入出力をスチールし、その入出力を汎
用インタフェースドライバモジュールとの間で交換する
デバッガモジュール(OSデバッガ105)とを含む。
【0009】上記本発明の第1の態様の構成により、ワ
イドバンドスイッチシステム等を構成する各種ファーム
ウエアを実行する装置に対して、汎用のRS232Cイ
ンタフェース等を使ってパソコン等を簡単に接続するこ
とができ、パソコン側のデバッガを用いたデバック動作
を容易に実現することができる。
【0010】また、ターゲットファームウエアは、デバ
ック状態を意識する必要がないため、オンライン動作が
可能である。この結果、システムの設置現場におけるそ
のシステムのデバック作業を容易に行うことが可能とな
る。
【0011】更に、デバッガモジュール及び汎用インタ
フェースドライバモジュールは、例えばターゲットファ
ームウエアを実行するオペレーティングシステムとは分
離独立した特権レベル0の空間で動作させることによ
り、ワイドバンドスイッチシステム等を構成する高速に
動作する各種装置に対するデバックが可能となる。
【0012】上述の発明の構成において、デバッガモジ
ュールが管理するメモリエリアに、所望のファームウエ
ア又は試験用プログラムをロードするファイルロードモ
ジュール(OSデバッガ105)を更に含むように構成
することができる。
【0013】この構成により、社内出荷用検査時におい
ても、ワイドバンドスイッチシステム等を構成する各種
ファームウエアを実行する装置に対して、汎用のRS2
32Cインタフェース等を使ってパソコン等を簡単に接
続することができ、試験用プログラムを簡単にロードし
て、出荷試験等を実施することが可能となる。
【0014】また、本発明の第1の態様において、デバ
ッガモジュールは、汎用インタフェースを介して、イン
サーキットエミュレータに相当するデバック機能を提供
することにより、高機能なデバック環境を容易に実現す
ることができる。
【0015】本発明の第2の態様は、ワイドバンドスイ
ッチシステム等を構成する各装置内のターゲットファー
ムウエアを実行する装置に対してデバック又はシミュレ
ーションを行うための装置を前提とする。
【0016】そして、ターゲットファームウエア、ター
ゲットファームウエアのシミュレーションプログラム、
又はハードウエアのシミュレーションプログラムを実行
する装置に、汎用インタフェースに対する入出力を制御
する汎用インタフェースドライバモジュール(RS23
2Cドライバ1005)と、ターゲットファームウエ
ア、ターゲットファームウエアのシミュレーションプロ
グラム、又はハードウエアのシミュレーションプログラ
ムの入出力をスチールし、それをコシミュレーションを
実行している他の装置又は端末との間で確立されている
ソケットに対して入出力し、更にそのソケットによる通
信データを汎用インタフェースドライバモジュールとの
間で交換するコネクタモジュール(ファームウエアコネ
クタ1004、ハードウエアコネクタ1008)を含
む。
【0017】上述の本発明の第2の態様の構成により、
ターゲット装置に、実際の周辺装置等を接続しなくて
も、その周辺装置等の動作を擬似する端末を汎用インタ
フェースを使って簡単に接続することができ、その端末
によってターゲット装置の動作をシミュレートすること
が可能となる。
【0018】上述の本発明の第2の態様の構成におい
て、コネクタモジュールは、複数のターゲットファーム
ウエア、ターゲットファームウエアのシミュレーション
プログラム、又はハードウエアのシミュレーションプロ
グラムの入出力をスチールし、それに各ファームウエア
又はハードウエアを一意に識別するための識別子を付与
するように構成することができる。
【0019】この構成により、ターゲット装置に接続さ
れるべき複数の周辺装置等を全く接続しなくても、その
ターゲット装置単体と、それに汎用インタフェースを介
して接続される端末だけで、ターゲット装置の試験等を
実施することができる。
【0020】特に、上述の構成において、それぞれ独立
したファームウエアを搭載する複数の装置間でのコシミ
ュレーション、又は二重化された各装置間の通信に対す
るコシミュレーションを容易に実現することが可能とな
る。
【0021】
【発明の実施の形態】以下、図面を参照しながら本発明
の各実施の形態について詳細に説明する。 <本発明の第1の実施の形態>図1は、本発明の第1の
実施の形態の構成図である。
【0022】本発明の第1の実施の形態は、汎用インタ
フェースであるRS232Cシリアルインタフェース
(以下、RS232Cインタフェースと省略する)が、
ターゲットファームウエア101を実行する全装置に搭
載され、ターゲットファームウエア101が入出力する
コマンド/ステータスを、パソコン等に搭載されるPC
側デバッガ109と簡単に通信できることが、本発明に
関連する特徴である。
【0023】図1において、まず、ターゲットファーム
ウエア101は、例えば、インテル社のi80486プ
ロセッサ上で動作する。ターゲットファームウエア10
1内に実装されるOSデバッガ105は、PC側デバッ
ガ109からのコマンドを、PC側のRS232Cイン
タフェース回路108、ターゲットファームウエア10
1側のRS232Cインタフェース回路107、及びO
Sデバッガ105内のRS232Cドライバ106を介
して受信する。
【0024】OSデバッガ105は、その受信したコマ
ンドを、その内容に応じて、自分自身で処理するか、又
はRS232Cドライバ106を介してRS232C機
能ブロック104に引き渡す。
【0025】RS232C機能ブロック104は、OS
デバッガ105内のRS232Cドライバ106から受
信したコマンドを、OS(オペレーティングシステム)
102の制御下で各種ファームウエア動作を実行する他
機能ブロック103に引き渡す。他機能ブロック103
は、上記コマンドに対して、それをRS232Cインタ
フェース回路107から受信したことは意識せずに、そ
のブロックが実現する入力コマンドとして処理する。
【0026】一方、デバックモード時に、他機能ブロッ
ク103は、通常の動作としてステータスを出力する。
このステータスは、RS232C機能ブロック104に
よって、OSデバッガ105内のRS232Cドライバ
106に引き渡される。
【0027】OSデバッガ105は、RS232C機能
ブロック104からRS232Cドライバ106に引き
渡されたステータスを、その内容に応じて、自分自身で
処理するか、又はターゲットファームウエア101側の
RS232Cインタフェース回路107及びPC側のR
S232Cインタフェース回路108を介して、PC側
デバッガ109に転送する。
【0028】OSデバッガ105は、メモリリード/ラ
イト等の、既存の専用デバックコマンドと、i8048
6プロセッサのデバック機能を利用したブレーク機能を
サポートする。
【0029】RS232C機能ブロック104は、OS
102が管理する特権レベル3のアプリケーションとし
て動作する。一方、OSデバッガ105は、OS102
とは分離独立した空間で動作する特権レベル0のプログ
ラムである。
【0030】OSデバッガ105は、マルチタスク動作
を実現するが、これらのタスクは、OS102が起動す
るのではなく、マルチタスク機能をサポートするi80
486プロセッサが直接起動する。
【0031】OS102は、OSデバッガ105の動作
に対して、全く関知及び認識をしない。以上の本発明の
第1の実施の形態の構成により、ワイドバンドスイッチ
システムを構成する各種ファームウエアを実行する装置
に対して、汎用のRS232Cインタフェースを使って
パソコン等を簡単に接続することができ、PC側デバッ
ガ109を用いたデバック動作を容易に実現することが
できる。
【0032】また、他機能ブロック103は、デバック
状態を意識する必要がないため、オンライン動作が可能
である。この結果、システムの設置現場におけるそのシ
ステムのデバック作業を容易に行うことが可能となる。
【0033】更に、OSデバッガ105及びそれに含ま
れるRS232Cドライバは、OS102とは分離独立
した特権レベル0の空間で動作するため、ワイドバンド
スイッチシステムを構成する高速に動作する各種装置に
対するデバックが可能となる。
【0034】図2は、図1のOSデバッガ105側に実
装されるOSデバッガ側I/Oバッファ201と、図1
のRS232C機能ブロック104側に実装されるRS
232C機能ブロック側I/Oバッファ202の構成を
示す図である。
【0035】OSデバッガ105は、コマンド受信用及
びステータス送信用の2つのI/Oバッファを有し、そ
れらのI/Oバッファは各々1,200hバイトのサイ
ズを有する。
【0036】一方、RS232C機能ブロック104
は、OSデバッガ105のI/Oバッファは使用せず
に、このブロック専用のコマンド受信用及びステータス
送信用の2つの独立したI/Oバッファを使用する。 <本発明の第2の実施の形態>図3は、本発明の第2の
実施の形態の構成図である。
【0037】本発明の第2の実施の形態は、本発明の第
1の実施の形態の構成を基本とし、PC側デバッガ10
9からターゲットファームウエア101内のOSデバッ
ガ105が管理するメモリエリアに、所望のファームウ
エア又は試験用プログラムをロード可能であることが、
本発明に関連する特徴である。
【0038】これにより、社内出荷用検査時において
も、ワイドバンドスイッチシステムを構成する各種ファ
ームウエアを実行する装置に対して、汎用のRS232
Cインタフェースを使ってパソコン等を簡単に接続する
ことができ、試験用プログラムを簡単にロードして、出
荷試験等を実施することが可能となる。
【0039】図3において、ロードファイル301は、
例えば32ビット拡張フォーマットであるインテルHE
Xフォーマットを有する。PC側デバッガ109は、そ
のロードファイル301のデータフォーマットをOSデ
バッガ105側のデータフォーマットに変換し、その変
換されたロードファイル301を、図1の本発明の第1
の実施の形態の構成において説明したRS232Cイン
タフェースを介して、OSデバッガ105が管理するメ
モリエリアにロードする。
【0040】図1で説明した通常のデバック用コマンド
/ステータスの送受信時には、RS232Cインタフェ
ースのデータ転送速度は2,400bpsであるが、図
3に示されるファイルロード時は、そのデータ転送速度
は9,600bpsに切り替えられる。ファイルロード
終了時には、上記データ転送速度は2,400bpsに
戻される。
【0041】ファイルロードが開始されると、ターゲッ
トファームウエア101内の他機能ブロック103は、
無条件にブレーク状態に設定される。ファイルロードが
完了すると、他機能ブロック103の状態は、ファイル
ロード開始前の状態に戻される。ファイルロード開始前
の状態がターゲット実行状態であればそのターゲット実
行状態が復元され、ブレーク状態であればそのブレーク
状態が復元される。
【0042】ファイルロード中にブレーク/トリガの検
出を防止するため、ファイルロード開始時に、一時解除
されているものも含めて設定されている全てのブレーク
/トリガポイントが解除される。なお、ファイルロード
が完了しても、そのブレーク/トリガポイントの再設定
は行われない。
【0043】図4は、図3に示される本発明の第2の実
施の形態の構成が実現するファイルロードの動作シーケ
ンスを示す図である。OSデバッガ105は、ファイル
ロード開始要求を受信し、それに応答してPC側デバッ
ガ109へファイルロード開始確認を送信した直後に、
RS232Cインタフェースのデータ転送速度を9,6
00bpsに切り替える。
【0044】転送速度の切替えによる通信の正常性を確
認するために、PC側デバッガ109は、ファイルロー
ド開始確認を受信後、通信チェック要求をOSデバッガ
105に送信する。
【0045】PC側デバッガ109は、通信チェック要
求の送信時に2秒の応答監視タイマを起動し、通信チェ
ック要求に対するOSデバッガ105からの応答(通信
チェック確認)を待つ。
【0046】PC側デバッガ109は、2秒以内に通信
チェック確認を受信できない場合には、応答監視タイマ
を再起動して、通信チェック要求をリトライする。リト
ライを含む5回の通信チェック要求に対してOSデバッ
ガ105から応答がない場合は、PC側デバッガ109
はファイルロード処理を異常終了する。
【0047】PC側デバッガ109は、通信チェック確
認を受信後、確認要求を送信し、OSデバッガ105
に、PC側デバッガ109とOSデバッガ105間の通
信の正常性を通知する。OSデバッガ105は、確認要
求を受信後、確認応答を送信する。
【0048】その後、PC側デバッガ109からOSデ
バッガ105に対してデータ転送コマンドによるデータ
転送が開始される。1回のデータ転送コマンドに対して
は、OSデバッガ105は必ずACKステータスを返信
する。
【0049】OSデバッガ105は、PC側デバッガ1
09からファイルロード終了要求を受信すると、PC側
デバッガ109へファイルロード収容確認を送信した直
後に、RS232Cインタフェースのデータ転送速度を
2,400bpsに戻す。
【0050】通信の正常性の確認は、ファイルロード開
始時と同様のシーケンスを用いて、応答監視タイマを起
動して行われる。OSデバッガ105は、データ転送速
度が正常に2,400bpsに戻され、2,400bp
sの確認応答を送信後に、ファイルロード処理を終了す
る。
【0051】図5は、図3に示される本発明の第2の実
施の形態の構成が実現するファイルロードキャンセルの
動作シーケンスを示す図である。ファイルロード開始時
の基本動作は、図4の動作シーケンスと同じである。
【0052】ファイルロードのキャンセル処理は、ファ
イルロード中に、PC側デバッガ109を操作するユー
ザからキャンセルを指定された場合に、PC側デバッガ
109側からOSデバッガ105に対して、ファイルロ
ード中止要求が送信されることによって実行される。
【0053】OSデバッガ105は、ファイルロード中
止要求を受信すると、ファイルロードを強制終了し、P
C側デバッガ109に対して、ファイルロード中止確認
を送信する。
【0054】その後の処理は、図4の動作シーケンスに
示されるファイルロード終了時の基本動作と同じであ
る。図6に、ファイルロード時にPC側デバッガ109
とOSデバッガ105間で通信されるコマンド/ステー
タスのデータフォーマットの一例として、ファイルロー
ド開始要求のフォーマットを示す。このように、コマン
ド/ステータスは、RS232Cインタフェース上で、
バイナリシーケンスとして通信される。 <本発明の第3の実施の形態>本発明の第3の実施の形
態は、コシミュレーションシステムを実現する。
【0055】まず、図7を用いて、コシミュレーション
システムについて説明する。一般に、ワイドバンドスイ
ッチシステムは、図7に示されるように、例えば、回線
を終端する回線系ハードウエア704、二重化されたス
イッチハードウエア703(#1/#2)、回線系ハー
ドウエア704及びスイッチハードウエア703等を共
通に制御する二重化された共通スイッチプロセッサ70
1(#1/#2)、及びシステム全体を制御するメイン
プロセッサ702等の多種類のハードウエア及びそのハ
ードウエアを制御する多種類の機能ブロックから構成さ
れている。
【0056】ここで、例えば共通スイッチプロセッサ7
01に注目した場合、この機能ブロックは、以下の各種
機能を有する。 A:メインプロセッサ702と共通スイッチプロセッサ
701間における通信制御。
【0057】B:二重化された共通スイッチプロセッサ
701における#1系と#2系間の通信制御。 C/D:共通スイッチプロセッサ701と回線系ハード
ウエア704間における通信制御(但し、Dは回線系ハ
ードウエア704側の機能)。
【0058】E:共通スイッチプロセッサ701とスイ
ッチハードウエア703間における通信制御 このような各種機能A〜C,Eを有する共通スイッチプ
ロセッサ701を試験する場合に、ワイドバンドスイッ
チシステムの動作自体が複雑であるため、従来は、この
共通スイッチプロセッサ701に、メインプロセッサ7
02、スイッチハードウエア703、及び回線系ハード
ウエア704等を実際に接続して試験を実施する必要が
あった。
【0059】そこで、本発明の第3の実施の形態では、
図8に示されるように、共通スイッチプロセッサ701
等における各種機能(A〜C,E)毎に、その機能を実
現するファームウエアの入出力を、実際のハードウエア
に対するコネクタとは別に、RS232Cドライバ/R
S232Cインタフェース回路802に接続できる機構
が用意され、その機構には、RS232Cインタフェー
スを介して、メインプロセッサを擬似する端末801が
接続される。
【0060】そして、各機能の入出力信号は、デバック
モード時でないときには実際のハードウエアに対して入
出力され(図8のS1→S3)、デバックモード時であ
るときには実際のハードウエアではなくRS232Cイ
ンタフェースに対して入出力される(図8のS1→S
2)。
【0061】図8に示される構成により、共通スイッチ
プロセッサ701に、例えば実際のメインプロセッサ7
02を接続しなくても、メインプロセッサを擬似する端
末801によって、メインプロセッサ702の動作をシ
ミュレートすることが可能となる。
【0062】更に、本発明の第3の実施の形態では、図
9に示されるように、例えば共通スイッチプロセッサ7
01内の全ての入出力ファームウエアA〜C,Eが、共
通のRS232Cドライバ901及びRS232Cイン
タフェース回路902に接続され、この回路に、RS2
32Cインタフェースを介して、1台の端末903が接
続されるように構成される。
【0063】ここで、デバックフラグが4種類定義さ
れ、これらが、各機能A、B、C、及びEのそれぞれに
割り当てられる。そして、共通スイッチプロセッサ70
1と端末903の間で通信される全てのコマンドには、
図9の904として示されるように、そのコマンドが対
応する機能に対して定義されているデバックフラグの識
別子が付加されることにより、共通スイッチプロセッサ
701及び端末903の双方で、各コマンドの振り分け
を行うことが可能となる。
【0064】図9に示される構成により、共通スイッチ
プロセッサ701に、メインプロセッサ702、スイッ
チハードウエア703、及び回線系ハードウエア704
を全く接続しなくても、共通スイッチプロセッサ701
単体と、それに接続される端末903だけで、共通スイ
ッチプロセッサ701を試験することが可能となる。
【0065】図10は、本発明をコシミュレーションシ
ステムに適用した第3の実施の形態の、更に別の構成を
示している。この構成においては、実際のハードウエア
は全く存在せず、ファームウエア1002(#1/#
2)やハードウエア1007は、端末1001(#1/
#2/#3)上でシミュレートされ、端末1001同士
の接続のみによって、ワイドバンドスイッチシステムを
構成するファームウエア/ハードウエアの動作を試験す
ることが可能となる。
【0066】この場合に、端末1001(#1)内でシ
ミュレートされるファームウエア1002(#1)と、
端末1001(#2)内でシミュレートされるファーム
ウエア1002(#2)、及び端末1001(#3)内
でシミュレートされるハードウエア1007は、それぞ
れ、コマンド/ステータス変換部1003(#1)/フ
ァームウエアコネクタ1004(#1)と、コマンド/
ステータス変換部1003(#2)/ファームウエアコ
ネクタ1004(#2)、及びハードウエアコネクタ1
008(Port#1又はPort#2)を介して、相互に通信
することができる。
【0067】ファームウエアコネクタ1004及びハー
ドウエアコネクタ1008は、それらに対応するファー
ムウエア1002及びハードウエア1007が実際のシ
ステム上での他のファームウエア1002又はハードウ
エア1007との間の全ての通信動作を、端末1001
同士間での通信動作に変換する機能を有する。
【0068】より具体的には、ファームウエアコネクタ
1004及びハードウエアコネクタ1008は、ファー
ムウエア1002又はハードウエア1007間の通信動
作を端末1001同士間でのTCP/IPプロトコルに
従ったソケット通信に変換する。
【0069】また、コマンド/ステータス変換部100
3は、ファームウエア1002が入出力するDMAコマ
ンド/ステータス又はSDコマンド/Scanステータ
スと、ファームウエアコネクタ1004が制御するソケ
ットの番号との間の変換処理等を実行する。
【0070】更に、本発明に特に関連する機能として、
ファームウエアコネクタ1004及びハードウエアコネ
クタ1008は、上記ソケット通信をRS232Cイン
タフェースの通信に変換するためのRS232Cドライ
バ1005を含む。そして、端末1001同士間の通信
は、このRS232Cドライバ1005によって制御さ
れるRS232Cインタフェース回路1006を介して
実行される。
【0071】図10に示される構成により、端末100
1同士のみによってワイドバンドスイッチシステムを構
成するファームウエア1002又はハードウエア100
7をシミュレートするコシミュレーションシステムにお
いても、汎用インタフェースであるRS232Cインタ
フェースによって端末1001同士を接続することによ
り、極めて容易にシミュレーション環境を構築すること
が可能となる。<デバッガ機能の詳細>上述の本発明の
第1〜第3の実施の形態において実現されるデバッガ機
能の一覧を、図11に示す。
【0072】
【発明の効果】本発明の第1の態様の構成によれば、ワ
イドバンドスイッチシステム等を構成する各種ファーム
ウエアを実行する装置に対して、汎用のRS232Cイ
ンタフェース等を使ってパソコン等を簡単に接続するこ
とができ、パソコン側のデバッガを用いたデバック動作
を容易に実現することが可能となる。
【0073】また、ターゲットファームウエアは、デバ
ック状態を意識する必要がないため、オンライン動作が
可能である。この結果、システムの設置現場におけるそ
のシステムのデバック作業を容易に行うことが可能とな
る。
【0074】更に、デバッガモジュール及び汎用インタ
フェースドライバモジュールは、例えばターゲットファ
ームウエアを実行するオペレーティングシステムとは分
離独立した特権レベル0の空間で動作させることによ
り、ワイドバンドスイッチシステム等を構成する高速に
動作する各種装置に対するデバックが可能となる。
【0075】また、本発明の第1の態様の構成により、
社内出荷用検査時においても、ワイドバンドスイッチシ
ステム等を構成する各種ファームウエアを実行する装置
に対して、汎用のRS232Cインタフェース等を使っ
てパソコン等を簡単に接続することができ、試験用プロ
グラムを簡単にロードして、出荷試験等を実施すること
が可能となる。
【0076】また、本発明の第1の態様において、デバ
ッガモジュールは、汎用インタフェースを介して、イン
サーキットエミュレータに相当するデバック機能を提供
することにより、高機能なデバック環境を容易に実現す
ることができる。
【0077】本発明の第2の態様の構成によれば、ター
ゲット装置に、実際の周辺装置等を接続しなくても、そ
の周辺装置等の動作を擬似する端末を汎用インタフェー
スを使って簡単に接続することができ、その端末によっ
てターゲット装置の動作をシミュレートすることが可能
となる。
【0078】また、本発明の第2の態様の構成により、
ターゲット装置に接続されるべき複数の周辺装置等を全
く接続しなくても、そのターゲット装置単体と、それに
汎用インタフェースを介して接続される端末だけで、タ
ーゲット装置の試験等を実施することが可能となる。
【0079】特に、上述の構成において、それぞれ独立
したファームウエアを搭載する複数の装置間でのコシミ
ュレーション、又は二重化された各装置間の通信に対す
るコシミュレーションを容易に実現することが可能とな
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の構成図である。
【図2】本発明の第1の実施の形態におけるOSデバッ
ガとRS232C機能ブロックの各I/Oバッファの説
明図である。
【図3】本発明の第2の実施の形態の構成図である。
【図4】本発明の第2の実施の形態におけるファイルロ
ードシーケンスを示す図である。
【図5】本発明の第2の実施の形態におけるファイルロ
ードキャンセルシーケンスを示す図である。
【図6】本発明の第2の実施の形態におけるコマンドの
データフォーマット例を示す図である。
【図7】コシミュレーションシステムの説明図である。
【図8】本発明の第3の実施の形態の構成図(その1)
である。
【図9】本発明の第3の実施の形態の構成図(その2)
である。
【図10】本発明の第3の実施の形態の構成図(その
3)である。
【図11】本発明の第1〜第3の実施の形態で実現され
るデバッガ機能の一覧を示す図である。
【符号の説明】
101 ターゲットファームウエア 102 OS 103 他機能ブロック 104 RS232C機能ブロック 105 OSデバッガ 106、901、1005、1009 RS232
Cドライバ 107、108、902、1006、1010 R
S232Cインタフェース回路 109 PC側デバッガ 201 OSデバッガ側I/Oバッファ 202 RS232C機能ブロック側I/Oバッフ
ァ 301 ロードファイル 701 共通スイッチプロセッサ 702 メインプロセッサ 703 スイッチハードウエア 704 回線系ハードウエア 801 メインプロセッサを擬似する端末 802 RS232Cドライバ/RS232Cイン
タフェース回路 903、1001 端末 904 コマンド形式 1002 ファームウエア 1003 コマンド/ステータス変換部 1004 ファームウエアコネクタ 1007 ハードウエア 1008 ハードウエアコネクタ
フロントページの続き (72)発明者 石岡 英二 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 染谷 知輝 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 伊勢 登 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 装置内のターゲットファームウエアを実
    行する装置に対してデバックを行うための装置であっ
    て、 前記ターゲットファームウエアを実行する装置に、 汎用インタフェースに対する入出力を制御する汎用イン
    タフェースドライバモジュールと、 前記ターゲットファームウエアの入出力をスチールし、
    その入出力を前記汎用インタフェースドライバモジュー
    ルとの間で交換するデバッガモジュールと、 を含むことを特徴とするワイドバンドスイッチのデバッ
    ク装置。
  2. 【請求項2】 請求項1に記載の装置であって、 前記デバッガモジュールが管理するメモリエリアに、所
    望のファームウエア又は試験用プログラムをロードする
    ファイルロードモジュールを更に含む、 ことを特徴とするワイドバンドスイッチのデバック装
    置。
  3. 【請求項3】 請求項1に記載の装置であって、 前記デバッガモジュールは、前記汎用インタフェースを
    介して、インサーキットエミュレータに相当するデバッ
    ク機能を提供する、 ことを特徴とするワイドバンドスイッチのデバック装
    置。
  4. 【請求項4】 装置内のターゲットファームウエアを実
    行する装置に対してデバック又はシミュレーションを行
    うための装置であって、 前記ターゲットファームウエア、該ターゲットファーム
    ウエアのシミュレーションプログラム、又はハードウエ
    アのシミュレーションプログラムを実行する装置に、 汎用インタフェースに対する入出力を制御する汎用イン
    タフェースドライバモジュールと、 前記ターゲットファームウエア、該ターゲットファーム
    ウエアのシミュレーションプログラム、又はハードウエ
    アのシミュレーションプログラムの入出力をスチール
    し、それをコシミュレーションを実行している他の装置
    又は端末との間で確立されているソケットに対して入出
    力し、更にそのソケットによる通信データを前記汎用イ
    ンタフェースドライバモジュールとの間で交換するコネ
    クタモジュールと、 を含むことを特徴とするワイドバンドスイッチのコシミ
    ュレーション装置。
  5. 【請求項5】 請求項4に記載の装置であって、 前記コネクタモジュールは、複数の前記ターゲットファ
    ームウエア、該ターゲットファームウエアのシミュレー
    ションプログラム、又はハードウエアのシミュレーショ
    ンプログラムの入出力をスチールし、それに各ファーム
    ウエア又はハードウエアを一意に識別するための識別子
    を付与する、 ことを特徴とするワイドバンドスイッチのコシミュレー
    ション装置。
  6. 【請求項6】 請求項4に記載の装置であって、 前記コシミュレーションは、それぞれ独立したファーム
    ウエアを搭載する複数の装置間で実行される、 ことを特徴とするワイドバンドスイッチのコシミュレー
    ション装置。
  7. 【請求項7】 請求項4に記載の装置であって、 前記コシミュレーションは、二重化された各装置間の通
    信に対して実行される、 ことを特徴とするワイドバンドスイッチのコシミュレー
    ション装置。
  8. 【請求項8】 請求項1乃至7の何れか1項に記載の装
    置であって、 前記汎用インタフェースは、RS232Cシリアルイン
    タフェースである、 ことを特徴とするワイドバンドスイッチのデバック装置
    又はコシミュレーション装置。
JP10072836A 1998-03-20 1998-03-20 ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式 Withdrawn JPH11272494A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10072836A JPH11272494A (ja) 1998-03-20 1998-03-20 ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式
US09/182,039 US6272454B1 (en) 1998-03-20 1998-10-29 Debugging and cosimulation method for wide band switch firmware

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10072836A JPH11272494A (ja) 1998-03-20 1998-03-20 ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式

Publications (1)

Publication Number Publication Date
JPH11272494A true JPH11272494A (ja) 1999-10-08

Family

ID=13500904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10072836A Withdrawn JPH11272494A (ja) 1998-03-20 1998-03-20 ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式

Country Status (2)

Country Link
US (1) US6272454B1 (ja)
JP (1) JPH11272494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824729A (zh) * 2016-03-11 2016-08-03 深圳航天科技创新研究院 一种具备通用性的虚拟验证平台及实现方法
KR20190024506A (ko) * 2017-08-28 2019-03-08 주식회사 수산이앤에스 원전 제어기, 원전 제어기의 펌웨어 수정용 커넥터, 및 원전 제어기의 펌웨어 수정 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6832345B2 (en) * 2001-06-04 2004-12-14 International Business Machines Corporation Method for coexistence and cooperation between system firmware and debug code
US7243059B2 (en) * 2003-04-24 2007-07-10 International Business Machines Corporation Simulation of hardware based on smart buffer objects
US8504875B2 (en) * 2009-12-28 2013-08-06 International Business Machines Corporation Debugging module to load error decoding logic from firmware and to execute logic in response to an error
CN113645052B (zh) * 2020-04-27 2022-11-08 中移物联网有限公司 一种固件调试方法及相关设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262045A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd Dspファームウェアデバッグ装置
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824729A (zh) * 2016-03-11 2016-08-03 深圳航天科技创新研究院 一种具备通用性的虚拟验证平台及实现方法
CN105824729B (zh) * 2016-03-11 2019-05-31 深圳航天科技创新研究院 一种具备通用性的虚拟验证平台及实现方法
KR20190024506A (ko) * 2017-08-28 2019-03-08 주식회사 수산이앤에스 원전 제어기, 원전 제어기의 펌웨어 수정용 커넥터, 및 원전 제어기의 펌웨어 수정 시스템

Also Published As

Publication number Publication date
US6272454B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
US8898638B1 (en) Method and system for remote software debugging
JPH05506119A (ja) 回路内エミュレータ
JPH11194977A (ja) 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
JPH11272494A (ja) ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式
US7437283B2 (en) System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool
JPH10254738A (ja) エミュレータ装置及びエミュレーション方法
JP2003177937A (ja) エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法
JP2004252585A (ja) プログラム検証システム
JP3085730B2 (ja) 複合cpuシステムの並列シミュレーション方式
JP2002198990A (ja) データ通信方式およびデータ通信用ic
US11698875B2 (en) IC, monitoring system and monitoring method thereof
JP2001318805A (ja) 組み込みシステムのテスト方法及びテストシステム
JPH1083318A (ja) 電子回路解析装置
JP4344147B2 (ja) コンピュータの拡張機能検査装置
JPH08335201A (ja) 入出力制御試験システム装置
JP3265284B2 (ja) エミュレータ
JP2002268911A (ja) 電子計算機用開発支援装置
JP2000215079A (ja) Cpuデバッガ
JPS61188637A (ja) インサ−キツトエミユレ−タ
JPS6123263A (ja) 試験方式
JPH1083316A (ja) マルチcpuシステム
JPH11167501A (ja) プログラムデバッグシステムとそのデバッグ方法
JPS6131493B2 (ja)
JPH01187643A (ja) システム開発装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607