JPH08335201A - 入出力制御試験システム装置 - Google Patents
入出力制御試験システム装置Info
- Publication number
- JPH08335201A JPH08335201A JP7142271A JP14227195A JPH08335201A JP H08335201 A JPH08335201 A JP H08335201A JP 7142271 A JP7142271 A JP 7142271A JP 14227195 A JP14227195 A JP 14227195A JP H08335201 A JPH08335201 A JP H08335201A
- Authority
- JP
- Japan
- Prior art keywords
- input
- firmware
- output control
- control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 中央処理装置または周辺装置を介することな
く、入出力制御装置内のファームウェアの試験や動作確
認を行うことの出来る入出力制御装置を得る。 【構成】 切替手段により切り替えられ、中央処理装置
との間のインターフェース処理動作を含み前記中央処理
装置内の処理を模擬するＣＰＵインターフェース模擬フ
ァームウェアと、該ＣＰＵインターフェース模擬プログ
ラファームウェアと入出力制御装置をコントロールする
入出力制御用ファームウェアとの間でデータ授受を行う
データ処理手段と、該データ処理手段により授受される
データを出力するデータ出力手段とを備えた入出力制御
装置である。
く、入出力制御装置内のファームウェアの試験や動作確
認を行うことの出来る入出力制御装置を得る。 【構成】 切替手段により切り替えられ、中央処理装置
との間のインターフェース処理動作を含み前記中央処理
装置内の処理を模擬するＣＰＵインターフェース模擬フ
ァームウェアと、該ＣＰＵインターフェース模擬プログ
ラファームウェアと入出力制御装置をコントロールする
入出力制御用ファームウェアとの間でデータ授受を行う
データ処理手段と、該データ処理手段により授受される
データを出力するデータ出力手段とを備えた入出力制御
装置である。
Description
【０００１】
【産業上の利用分野】この発明は、入出力制御装置自身
のプログラム試験・動作確認を中央処理装置や周辺装置
を介することなく行うことの出来る入出力制御試験シス
テム装置に関するものである。
のプログラム試験・動作確認を中央処理装置や周辺装置
を介することなく行うことの出来る入出力制御試験シス
テム装置に関するものである。
【０００２】
【従来の技術】入出力制御装置のプログラム（以下、ハ
ードウェア的な要素を含めファームウェアという）動作
についての試験や動作確認は、中央処理装置内のソフト
ウェア上へ入出力制御装置のテスト用のファームウェア
を搭載し動作させ、システムバスを介して前記入出力制
御装置のファームウェアにアクセスすることにより行っ
ている。
ードウェア的な要素を含めファームウェアという）動作
についての試験や動作確認は、中央処理装置内のソフト
ウェア上へ入出力制御装置のテスト用のファームウェア
を搭載し動作させ、システムバスを介して前記入出力制
御装置のファームウェアにアクセスすることにより行っ
ている。
【０００３】図１２は、入出力制御装置を用いた計算機
システム装置の構成を示すブロック図である。図におい
て、１は計算機システム本体、１ａは中央処理装置、１
ｂはシステムバス、１ｃはシステムバス１ｂにより中央
処理装置１ａと接続された入出力制御装置である。中央
処理装置１ａは各入出力制御装置１ｃを制御する。ま
た、中央処理装置１ａ、各入出力制御装置１ｃはシステ
ムバス１ｂに接続される。システムバス１ｂは、中央処
理装置１ａと各入出力制御装置１ｃとの間のデータ転送
・通信に使用される。２は入出力制御装置１ｃに接続す
るディスクやプリンタなどの周辺装置を示す。
システム装置の構成を示すブロック図である。図におい
て、１は計算機システム本体、１ａは中央処理装置、１
ｂはシステムバス、１ｃはシステムバス１ｂにより中央
処理装置１ａと接続された入出力制御装置である。中央
処理装置１ａは各入出力制御装置１ｃを制御する。ま
た、中央処理装置１ａ、各入出力制御装置１ｃはシステ
ムバス１ｂに接続される。システムバス１ｂは、中央処
理装置１ａと各入出力制御装置１ｃとの間のデータ転送
・通信に使用される。２は入出力制御装置１ｃに接続す
るディスクやプリンタなどの周辺装置を示す。
【０００４】図１３は、図１２の中央処理装置１ａの内
部ソフトウェア構成と、図１２の入出力制御装置１ｃの
内部ファームウェア構成とを示す説明図である。図にお
いて、中央処理装置１ａの内部ソフトウェアは、アプリ
ケーションプログラム３、計算機システム本体１の全体
を管理・コントロールするオペレーティングシステム
（以下、ＯＳという）４、入出力制御装置１ｃや中央処
理装置１ａとシステムバス１ｂのインターフェースをコ
ントロールするＩ／Ｏドライバ（以下、入出力ドライバ
という）５で構成されている。入出力制御装置１ｃの内
部には、入出力制御装置内ファームウェア６が設けられ
ている。
部ソフトウェア構成と、図１２の入出力制御装置１ｃの
内部ファームウェア構成とを示す説明図である。図にお
いて、中央処理装置１ａの内部ソフトウェアは、アプリ
ケーションプログラム３、計算機システム本体１の全体
を管理・コントロールするオペレーティングシステム
（以下、ＯＳという）４、入出力制御装置１ｃや中央処
理装置１ａとシステムバス１ｂのインターフェースをコ
ントロールするＩ／Ｏドライバ（以下、入出力ドライバ
という）５で構成されている。入出力制御装置１ｃの内
部には、入出力制御装置内ファームウェア６が設けられ
ている。
【０００５】図１４は、入出力制御装置１ｃの制御のた
めのファームウェアの開発および試験を行う際の従来の
入出力制御試験システム装置の構成を示す概念図であ
る。図において１１は入出力制御装置１ｃ内のファーム
ウェアをテストするためのテストプログラムである。
めのファームウェアの開発および試験を行う際の従来の
入出力制御試験システム装置の構成を示す概念図であ
る。図において１１は入出力制御装置１ｃ内のファーム
ウェアをテストするためのテストプログラムである。
【０００６】次に、従来の入出力制御試験システム装置
による入出力制御装置１ｃの制御のためのファームウェ
アの開発および試験方法について、図１３および図１４
を参照して説明する。先ず、図１３に示す中央処理装置
１ａ内のアプリケーションプログラム３を、図１４に示
す入出力制御装置をテストするためのテストプログラム
１１に置き換えて動作させる。テストプログラム１１か
ら発行される入出力制御装置１ｃをコントロールするた
めのコマンドおよびデータは、ＯＳ４と入出力ドライバ
５とを介し、システムバス１ｂを経て入出力制御装置１
ｃに送られる。前記コマンドを受け取った入出力制御装
置１ｃ内の入出力制御装置内ファームウェア６は、コマ
ンド内容に従い、周辺装置をコントロールするとともに
入出力制御装置１ｃ全体を管理・コントロールする。入
出力制御装置内ファームウェア６の実行結果、すなわち
前記コマンドに対するステータスは、入出力制御装置内
ファームウェア６により入出力制御装置１ｃから発行さ
れ、システムバス１ｂを介して中央処理装置１ａに送ら
れ、入出力ドライバ５、ＯＳ４を経由してテストプログ
ラム１１に戻る。
による入出力制御装置１ｃの制御のためのファームウェ
アの開発および試験方法について、図１３および図１４
を参照して説明する。先ず、図１３に示す中央処理装置
１ａ内のアプリケーションプログラム３を、図１４に示
す入出力制御装置をテストするためのテストプログラム
１１に置き換えて動作させる。テストプログラム１１か
ら発行される入出力制御装置１ｃをコントロールするた
めのコマンドおよびデータは、ＯＳ４と入出力ドライバ
５とを介し、システムバス１ｂを経て入出力制御装置１
ｃに送られる。前記コマンドを受け取った入出力制御装
置１ｃ内の入出力制御装置内ファームウェア６は、コマ
ンド内容に従い、周辺装置をコントロールするとともに
入出力制御装置１ｃ全体を管理・コントロールする。入
出力制御装置内ファームウェア６の実行結果、すなわち
前記コマンドに対するステータスは、入出力制御装置内
ファームウェア６により入出力制御装置１ｃから発行さ
れ、システムバス１ｂを介して中央処理装置１ａに送ら
れ、入出力ドライバ５、ＯＳ４を経由してテストプログ
ラム１１に戻る。
【０００７】このように中央処理装置１ａは、テストプ
ログラム１１により入出力制御装置１ｃをコントロール
するコマンドを発行し、このとき上記手順を通してテス
トプログラム１１に戻ってくるステータスの値によって
判定を行い、入出力制御装置内ファームウェア６の試験
・動作確認が行われる。
ログラム１１により入出力制御装置１ｃをコントロール
するコマンドを発行し、このとき上記手順を通してテス
トプログラム１１に戻ってくるステータスの値によって
判定を行い、入出力制御装置内ファームウェア６の試験
・動作確認が行われる。
【０００８】
【発明が解決しようとする課題】従来の入出力制御試験
システム装置は以上のように構成されているので、入出
力制御装置ファームウェアの試験・動作確認は、中央処
理装置１ａ、システムバス１ｂ、入出力制御装置１ｃ、
周辺装置２の各ハードウェア、中央処理装置１ａ内のテ
ストプログラム１１、ＯＳ４や入出力ドライバの各ソフ
トウェア、入出力制御装置１ｃ内のファームウェアなど
がそれぞれ備っており、これら各要素が動作することで
可能となるものであり、上記ハードウェア，ソフトウェ
ア、ファームウェアが一つでも足りない場合は、試験・
動作確認を行うことができない問題点があった。
システム装置は以上のように構成されているので、入出
力制御装置ファームウェアの試験・動作確認は、中央処
理装置１ａ、システムバス１ｂ、入出力制御装置１ｃ、
周辺装置２の各ハードウェア、中央処理装置１ａ内のテ
ストプログラム１１、ＯＳ４や入出力ドライバの各ソフ
トウェア、入出力制御装置１ｃ内のファームウェアなど
がそれぞれ備っており、これら各要素が動作することで
可能となるものであり、上記ハードウェア，ソフトウェ
ア、ファームウェアが一つでも足りない場合は、試験・
動作確認を行うことができない問題点があった。
【０００９】また、入出力制御装置１ｃに実装するファ
ームウェアと、中央処理装置１ａ上の入出力ドライバ５
並びにＯＳ４のソフトウェアを同時に試験・動作確認す
る場合、入出力ドライバ５とＯＳ４のソフトウェア試験
が終わるまで入出力制御装置１ｃの機能を活かした入出
力制御装置のファームウェア試験・動作確認は困難であ
るなどの問題点もあった。
ームウェアと、中央処理装置１ａ上の入出力ドライバ５
並びにＯＳ４のソフトウェアを同時に試験・動作確認す
る場合、入出力ドライバ５とＯＳ４のソフトウェア試験
が終わるまで入出力制御装置１ｃの機能を活かした入出
力制御装置のファームウェア試験・動作確認は困難であ
るなどの問題点もあった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、中央処理装置または周辺装置を
介することなく、入出力制御装置内のファームウェアの
試験や動作確認を行うことの出来る入出力制御試験シス
テム装置を得ることを目的とする。
ためになされたもので、中央処理装置または周辺装置を
介することなく、入出力制御装置内のファームウェアの
試験や動作確認を行うことの出来る入出力制御試験シス
テム装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１の発明に係る入
出力制御試験システム装置は、切替手段により切り替え
られ、中央処理装置との間のインターフェース処理動作
を含み前記中央処理装置内の処理を模擬するＣＰＵイン
ターフェース模擬ファームウェアと、該ＣＰＵインター
フェース模擬プログラファームウェアと自入出力制御装
置をコントロールするための入出力制御用ファームウェ
アとの間でデータ授受を行うデータ処理手段と、該デー
タ処理手段により授受されるデータを出力するデータ出
力手段とを備えたものである。
出力制御試験システム装置は、切替手段により切り替え
られ、中央処理装置との間のインターフェース処理動作
を含み前記中央処理装置内の処理を模擬するＣＰＵイン
ターフェース模擬ファームウェアと、該ＣＰＵインター
フェース模擬プログラファームウェアと自入出力制御装
置をコントロールするための入出力制御用ファームウェ
アとの間でデータ授受を行うデータ処理手段と、該デー
タ処理手段により授受されるデータを出力するデータ出
力手段とを備えたものである。
【００１２】請求項２の発明に係る入出力制御試験シス
テム装置は、切替手段により切り替えられる周辺装置に
対する制御処理を模擬する周辺装置コントロール模擬フ
ァームウェアと、該周辺装置コントロール模擬ファーム
ウェアと自入出力制御装置をコントロールするための入
出力制御用ファームウェアとの間でデータ授受を行うデ
ータ処理手段と、該データ処理手段により授受されるデ
ータを出力するデータ出力手段とを備えたものである。
テム装置は、切替手段により切り替えられる周辺装置に
対する制御処理を模擬する周辺装置コントロール模擬フ
ァームウェアと、該周辺装置コントロール模擬ファーム
ウェアと自入出力制御装置をコントロールするための入
出力制御用ファームウェアとの間でデータ授受を行うデ
ータ処理手段と、該データ処理手段により授受されるデ
ータを出力するデータ出力手段とを備えたものである。
【００１３】請求項３の発明に係る入出力制御試験シス
テム装置は、切替手段により切り替えられるＣＰＵイン
ターフェース模擬ファームウェアと周辺装置コントロー
ル模擬ファームウェアと、前記ＣＰＵインターフェース
模擬ファームウェアと前記周辺装置コントロール模擬フ
ァームウェアとの入出力制御用ファームウェアとの間で
データ授受を行うデータ処理手段と、該データ処理手段
により授受されるデータを出力するデータ出力手段とを
備えたものである。
テム装置は、切替手段により切り替えられるＣＰＵイン
ターフェース模擬ファームウェアと周辺装置コントロー
ル模擬ファームウェアと、前記ＣＰＵインターフェース
模擬ファームウェアと前記周辺装置コントロール模擬フ
ァームウェアとの入出力制御用ファームウェアとの間で
データ授受を行うデータ処理手段と、該データ処理手段
により授受されるデータを出力するデータ出力手段とを
備えたものである。
【００１４】請求項４の発明に係る入出力制御試験シス
テム装置は、ＣＰＵ処理模擬ファームウェアと該ＣＰＵ
処理模擬ファームウェアを起動するための起動手段とを
実装した第１の入出力制御装置と、自入出力制御装置を
コントロールするための入出力制御用ファームウェアを
実装した第２の入出力制御装置と、前記第１の入出力制
御装置と前記第２の入出力制御装置間で前記システムバ
スを介してデータ授受を行う装置間データ制御手段と、
該装置間データ制御手段により授受されたデータを出力
するデータ出力手段とを備えたものである。
テム装置は、ＣＰＵ処理模擬ファームウェアと該ＣＰＵ
処理模擬ファームウェアを起動するための起動手段とを
実装した第１の入出力制御装置と、自入出力制御装置を
コントロールするための入出力制御用ファームウェアを
実装した第２の入出力制御装置と、前記第１の入出力制
御装置と前記第２の入出力制御装置間で前記システムバ
スを介してデータ授受を行う装置間データ制御手段と、
該装置間データ制御手段により授受されたデータを出力
するデータ出力手段とを備えたものである。
【００１５】請求項５の発明に係る入出力制御試験シス
テム装置は、ＣＰＵ模擬ファームウェアを実装した第１
の入出力制御装置と、周辺装置をコントロールする周辺
装置制御ファームウェアあるいは切替手段により切り替
えられる周辺装置コントロール模擬ファームウェアと入
出力制御用ファームウェアとの間でデータ授受を行うデ
ータ処理手段とを有した第２の入出力制御装置と、前記
第１の入出力制御装置と前記第２の入出力制御装置間で
前記システムバスを介してデータ授受を行う装置間デー
タ制御手段と、該装置間データ制御手段により授受され
たデータを出力するデータ出力手段とを備えたものであ
る。
テム装置は、ＣＰＵ模擬ファームウェアを実装した第１
の入出力制御装置と、周辺装置をコントロールする周辺
装置制御ファームウェアあるいは切替手段により切り替
えられる周辺装置コントロール模擬ファームウェアと入
出力制御用ファームウェアとの間でデータ授受を行うデ
ータ処理手段とを有した第２の入出力制御装置と、前記
第１の入出力制御装置と前記第２の入出力制御装置間で
前記システムバスを介してデータ授受を行う装置間デー
タ制御手段と、該装置間データ制御手段により授受され
たデータを出力するデータ出力手段とを備えたものであ
る。
【００１６】請求項６の発明に係る入出力制御試験シス
テム装置は、周辺装置制御ファームウェアがアクセスす
るＩ／Ｏ空間を疑似するシステムバスアドレス空間へ切
り替えを行うための切替手段を備えた第１の入出力制御
装置と、周辺装置内の処理を模擬する周辺装置模擬ファ
ームウェアが実装されシステムバスに接続されている第
２の入出力制御装置と、前記システムバスアドレス空間
を使用して前記入出力制御装置の間でデータ授受を行う
ための装置間データ制御手段と、該装置間データ制御手
段により授受されるデータを表示したり加工するための
データ出力手段とを備えたものである。
テム装置は、周辺装置制御ファームウェアがアクセスす
るＩ／Ｏ空間を疑似するシステムバスアドレス空間へ切
り替えを行うための切替手段を備えた第１の入出力制御
装置と、周辺装置内の処理を模擬する周辺装置模擬ファ
ームウェアが実装されシステムバスに接続されている第
２の入出力制御装置と、前記システムバスアドレス空間
を使用して前記入出力制御装置の間でデータ授受を行う
ための装置間データ制御手段と、該装置間データ制御手
段により授受されるデータを表示したり加工するための
データ出力手段とを備えたものである。
【００１７】請求項７の発明に係る入出力制御試験シス
テム装置は、ＣＰＵインターフェース模擬ファームウェ
アと、周辺装置制御ファームウェアがアクセスするＩ／
Ｏ空間を疑似するシステムバスアドレス空間へ切り替え
を行い、また前記ＣＰＵインターフェース模擬ファーム
ウェアへの切り替えを行うための切替手段とを備えた第
１の入出力制御装置と、前記周辺装置内の処理を模擬す
る周辺装置模擬ファームウェアが実装されシステムバス
に接続されている第２の入出力制御装置と、前記システ
ムバスアドレス空間を使用して前記入出力制御装置の間
でデータ授受を行うための装置間データ制御手段と、該
装置間データ制御手段により授受されるデータを表示
し、あるいは加工するためのデータ出力手段とを備えた
ものである。
テム装置は、ＣＰＵインターフェース模擬ファームウェ
アと、周辺装置制御ファームウェアがアクセスするＩ／
Ｏ空間を疑似するシステムバスアドレス空間へ切り替え
を行い、また前記ＣＰＵインターフェース模擬ファーム
ウェアへの切り替えを行うための切替手段とを備えた第
１の入出力制御装置と、前記周辺装置内の処理を模擬す
る周辺装置模擬ファームウェアが実装されシステムバス
に接続されている第２の入出力制御装置と、前記システ
ムバスアドレス空間を使用して前記入出力制御装置の間
でデータ授受を行うための装置間データ制御手段と、該
装置間データ制御手段により授受されるデータを表示
し、あるいは加工するためのデータ出力手段とを備えた
ものである。
【００１８】請求項８の発明に係る入出力制御試験シス
テム装置は、システムバスを介して中央処理装置と通信
を行うためのシステムバスアドレス空間をアクセスして
前記中央処理装置の処理を模擬する模擬ファームウェア
と、ＣＰＵインターフェース用ファームウェアと前記模
擬ファームウェアとを共に起動させるための起動手段
と、該起動手段によって起動された前記模擬ファームウ
ェアと前記ＣＰＵインターフェース用ファームウェアと
の間で前記システムバスアドレス空間を使用してデータ
授受を行うプログラム間制御手段と、該プログラム間制
御手段により授受されるデータを表示し、あるいは加工
するためのデータ出力手段とを備えたものである。
テム装置は、システムバスを介して中央処理装置と通信
を行うためのシステムバスアドレス空間をアクセスして
前記中央処理装置の処理を模擬する模擬ファームウェア
と、ＣＰＵインターフェース用ファームウェアと前記模
擬ファームウェアとを共に起動させるための起動手段
と、該起動手段によって起動された前記模擬ファームウ
ェアと前記ＣＰＵインターフェース用ファームウェアと
の間で前記システムバスアドレス空間を使用してデータ
授受を行うプログラム間制御手段と、該プログラム間制
御手段により授受されるデータを表示し、あるいは加工
するためのデータ出力手段とを備えたものである。
【００１９】請求項９の発明に係る入出力制御試験シス
テム装置は、周辺装置の処理を模擬する周辺装置模擬プ
ログラムと、周辺装置コントロール用の周辺装置制御フ
ァームウェアがアクセスするＩ／Ｏ空間を、疑似的に入
出力制御装置内のメモリ空間に切り替えると共に周辺装
置コントロールファームウェアと前記周辺装置模擬ファ
ームウェアとを共に起動させる切替手段と、該切替手段
により切り換えられた前記メモリ空間をアクセスして前
記周辺装置の処理を模擬する周辺装置模擬ファームウェ
アと前記周辺装置コントロールファームウェアとの間で
データ授受を行うプログラム間制御手段と、該プログラ
ム間制御手段により授受されるデータを表示し、あるい
は加工するためのデータ出力手段とを備えたものであ
る。
テム装置は、周辺装置の処理を模擬する周辺装置模擬プ
ログラムと、周辺装置コントロール用の周辺装置制御フ
ァームウェアがアクセスするＩ／Ｏ空間を、疑似的に入
出力制御装置内のメモリ空間に切り替えると共に周辺装
置コントロールファームウェアと前記周辺装置模擬ファ
ームウェアとを共に起動させる切替手段と、該切替手段
により切り換えられた前記メモリ空間をアクセスして前
記周辺装置の処理を模擬する周辺装置模擬ファームウェ
アと前記周辺装置コントロールファームウェアとの間で
データ授受を行うプログラム間制御手段と、該プログラ
ム間制御手段により授受されるデータを表示し、あるい
は加工するためのデータ出力手段とを備えたものであ
る。
【００２０】請求項１０の発明に係る入出力制御試験シ
ステム装置は、入出力制御装置内のメモリ上に設けられ
たスイッチフラグ領域と、該スイッチフラグ領域へスイ
ッチフラグを設定するスイッチフラグ設定手段とからな
るソフトウェアスイッチを備えたものである。
ステム装置は、入出力制御装置内のメモリ上に設けられ
たスイッチフラグ領域と、該スイッチフラグ領域へスイ
ッチフラグを設定するスイッチフラグ設定手段とからな
るソフトウェアスイッチを備えたものである。
【００２１】
【作用】請求項１の発明におけるＣＰＵインターフェー
ス模擬ファームウェアは、入出力制御装置の入出力制御
に際して中央処理装置との間のインターフェース処理動
作および前記中央処理装置が行う動作を模擬し、中央処
理装置を介することなく入出力制御装置内の各ファーム
ウェアの試験や動作確認を行うことを可能にする。
ス模擬ファームウェアは、入出力制御装置の入出力制御
に際して中央処理装置との間のインターフェース処理動
作および前記中央処理装置が行う動作を模擬し、中央処
理装置を介することなく入出力制御装置内の各ファーム
ウェアの試験や動作確認を行うことを可能にする。
【００２２】請求項２の発明における周辺装置コントロ
ール模擬ファームウェアは、周辺装置に対し入出力制御
装置が行う制御処理を模擬し、実際の周辺装置を用いる
ことなく入出力制御装置内の各ファームウェアの試験や
動作確認を行うことを可能にする。
ール模擬ファームウェアは、周辺装置に対し入出力制御
装置が行う制御処理を模擬し、実際の周辺装置を用いる
ことなく入出力制御装置内の各ファームウェアの試験や
動作確認を行うことを可能にする。
【００２３】請求項３の発明における入出力制御試験シ
ステム装置は、ＣＰＵインターフェース模擬ファームウ
ェアが中央処理装置との間のインターフェース処理動作
および入出力制御装置の入出力制御に際して中央処理装
置が行う動作を模擬し、周辺装置コントロール模擬ファ
ームウェアが周辺装置の入出力制御装置との間で行う処
理を模擬し、中央処理装置や実際の周辺装置を用いるこ
となく入出力制御装置内の各ファームウェアの試験や動
作確認を行うことを可能にする。
ステム装置は、ＣＰＵインターフェース模擬ファームウ
ェアが中央処理装置との間のインターフェース処理動作
および入出力制御装置の入出力制御に際して中央処理装
置が行う動作を模擬し、周辺装置コントロール模擬ファ
ームウェアが周辺装置の入出力制御装置との間で行う処
理を模擬し、中央処理装置や実際の周辺装置を用いるこ
となく入出力制御装置内の各ファームウェアの試験や動
作確認を行うことを可能にする。
【００２４】請求項４の発明における第１の入出力制御
装置のＣＰＵ処理模擬ファームウェアは、第２の入出力
制御装置に対し実際の中央処理装置が行う処理を模擬的
に行い、実際の中央処理装置がない状態で前記第２の入
出力制御装置の入出力制御に係わる各ファームウェアの
試験や動作確認を行うことを可能にする。
装置のＣＰＵ処理模擬ファームウェアは、第２の入出力
制御装置に対し実際の中央処理装置が行う処理を模擬的
に行い、実際の中央処理装置がない状態で前記第２の入
出力制御装置の入出力制御に係わる各ファームウェアの
試験や動作確認を行うことを可能にする。
【００２５】請求項５の発明における入出力制御試験シ
ステム装置は、第１の入出力制御装置のＣＰＵ処理模擬
ファームウェアを起動させ、第２の入出力制御装置に対
し実際の中央処理装置が行う処理を前記ＣＰＵ処理模擬
ファームウェアにより模擬させ、切替手段により切り替
えた周辺装置模擬ファームウェアを周辺装置と看做し
て、前記周辺装置に対するデータ授受を模擬的に行い、
実際の中央処理装置や周辺装置がない状態でも入出力制
御に係わる各ファームウェアの試験や動作確認を行うこ
とを可能にする。
ステム装置は、第１の入出力制御装置のＣＰＵ処理模擬
ファームウェアを起動させ、第２の入出力制御装置に対
し実際の中央処理装置が行う処理を前記ＣＰＵ処理模擬
ファームウェアにより模擬させ、切替手段により切り替
えた周辺装置模擬ファームウェアを周辺装置と看做し
て、前記周辺装置に対するデータ授受を模擬的に行い、
実際の中央処理装置や周辺装置がない状態でも入出力制
御に係わる各ファームウェアの試験や動作確認を行うこ
とを可能にする。
【００２６】請求項６の発明における入出力制御試験シ
ステム装置は、第１の入出力制御装置の切替手段により
周辺装置コントロールファームウェアがアクセスするＩ
／Ｏ空間を疑似的にシステムバスアドレス空間へ切り替
え、第２の入出力制御装置の周辺装置模擬ファームウェ
アを周辺装置と看做し、中央処理装置のアプリケーショ
ンプログラムと前記システムバスアドレス空間を使用す
る前記第１の入出力制御装置および前記第２の入出力制
御装置間のデータ授受とにより、周辺装置がない状態で
も入出力制御に係わる各ファームウェアの試験や動作確
認を行うことを可能にする。
ステム装置は、第１の入出力制御装置の切替手段により
周辺装置コントロールファームウェアがアクセスするＩ
／Ｏ空間を疑似的にシステムバスアドレス空間へ切り替
え、第２の入出力制御装置の周辺装置模擬ファームウェ
アを周辺装置と看做し、中央処理装置のアプリケーショ
ンプログラムと前記システムバスアドレス空間を使用す
る前記第１の入出力制御装置および前記第２の入出力制
御装置間のデータ授受とにより、周辺装置がない状態で
も入出力制御に係わる各ファームウェアの試験や動作確
認を行うことを可能にする。
【００２７】請求項７の発明における入出力制御試験シ
ステム装置は、第１の入出力制御装置の切替手段により
ＣＰＵインターフェース模擬ファームウェアへの切り替
えを行うと共に、周辺装置コントロールファームウェア
がアクセスするＩ／Ｏ空間を疑似的にシステムバスアド
レス空間へ切り替え、第２の入出力制御装置の周辺装置
模擬ファームウェアを周辺装置と看做し、前記システム
バスアドレス空間を使用して前記第１の入出力制御装置
の前記周辺装置コントロールファームウェアを介して前
記ＣＰＵインターフェース模擬ファームウェアと前記第
２の入出力制御装置の周辺装置模擬ファームウェアとの
間でデータ授受を行い、周辺装置がない状態でも入出力
制御に係わる各ファームウェアの試験や動作確認を行う
ことを可能にする。
ステム装置は、第１の入出力制御装置の切替手段により
ＣＰＵインターフェース模擬ファームウェアへの切り替
えを行うと共に、周辺装置コントロールファームウェア
がアクセスするＩ／Ｏ空間を疑似的にシステムバスアド
レス空間へ切り替え、第２の入出力制御装置の周辺装置
模擬ファームウェアを周辺装置と看做し、前記システム
バスアドレス空間を使用して前記第１の入出力制御装置
の前記周辺装置コントロールファームウェアを介して前
記ＣＰＵインターフェース模擬ファームウェアと前記第
２の入出力制御装置の周辺装置模擬ファームウェアとの
間でデータ授受を行い、周辺装置がない状態でも入出力
制御に係わる各ファームウェアの試験や動作確認を行う
ことを可能にする。
【００２８】請求項８の発明におけるプログラム間制御
手段は、システムバスを介して中央処理装置と通信を行
うためのシステムバスアドレス空間をアクセスして前記
中央処理装置の処理を模擬する模擬ファームウェアと、
中央処理装置との間のインターフェースを行うためのＣ
ＰＵインターフェース用ファームウェアとを起動手段に
より共に起動させ、前記ＣＰＵインターフェース用ファ
ームウェアと模擬ファームウェアとの間で前記システム
バスアドレス空間を介してデータ授受を行い、中央処理
装置がない状態でも入出力制御に係わる各ファームウェ
アの試験や動作確認を行うことを可能にする。
手段は、システムバスを介して中央処理装置と通信を行
うためのシステムバスアドレス空間をアクセスして前記
中央処理装置の処理を模擬する模擬ファームウェアと、
中央処理装置との間のインターフェースを行うためのＣ
ＰＵインターフェース用ファームウェアとを起動手段に
より共に起動させ、前記ＣＰＵインターフェース用ファ
ームウェアと模擬ファームウェアとの間で前記システム
バスアドレス空間を介してデータ授受を行い、中央処理
装置がない状態でも入出力制御に係わる各ファームウェ
アの試験や動作確認を行うことを可能にする。
【００２９】請求項９の発明におけるプログラム間制御
手段は、切替手段により周辺装置コントロール用の周辺
装置コントロールファームウェアがアクセスするＩ／Ｏ
空間から切り替えられた入出力制御装置内のメモリ空間
をアクセスし、前記周辺装置の処理を模擬する周辺装置
模擬ファームウェアと前記周辺装置コントロールファー
ムウェアとの間でデータ授受を行い、周辺装置がない状
態でも入出力制御に係わる各ファームウェアの試験や動
作確認を行うことを可能にする。
手段は、切替手段により周辺装置コントロール用の周辺
装置コントロールファームウェアがアクセスするＩ／Ｏ
空間から切り替えられた入出力制御装置内のメモリ空間
をアクセスし、前記周辺装置の処理を模擬する周辺装置
模擬ファームウェアと前記周辺装置コントロールファー
ムウェアとの間でデータ授受を行い、周辺装置がない状
態でも入出力制御に係わる各ファームウェアの試験や動
作確認を行うことを可能にする。
【００３０】請求項１０の発明における入出力制御試験
システム装置は、該入出力制御装置内のメモリ上に設け
られたスイッチフラグ領域へ設定されたスイッチフラグ
を基に、システムバスアドレス空間や入出力制御装置内
のメモリ空間への切り替え、周辺装置模擬ファームウェ
アへの切り替え、中央処理装置の処理を模擬する模擬フ
ァームウェアの起動などをソフトウェア的に行い、ハー
ド的な切替手段の入出力制御装置への実装を不要にして
入出力制御装置内の各ファームウェアの試験や動作確認
を行うことを可能にする。
システム装置は、該入出力制御装置内のメモリ上に設け
られたスイッチフラグ領域へ設定されたスイッチフラグ
を基に、システムバスアドレス空間や入出力制御装置内
のメモリ空間への切り替え、周辺装置模擬ファームウェ
アへの切り替え、中央処理装置の処理を模擬する模擬フ
ァームウェアの起動などをソフトウェア的に行い、ハー
ド的な切替手段の入出力制御装置への実装を不要にして
入出力制御装置内の各ファームウェアの試験や動作確認
を行うことを可能にする。
【００３１】
実施例１．以下、この発明の一実施例を図を用いて説明
する。図１は、この実施例１に係る入出力制御試験シス
テム装置を示す概念図である。図において、２１は入出
力制御装置、２１ａは入出力制御装置２１のＣＰＵ（デ
ータ出力手段，データ処理手段）、２２は中央処理装置
とのインターフェースを行う入出力制御装置２１に搭載
されているＣＰＵインターフェース用ファームウェア、
２３は中央処理装置との間のインターフェース処理動作
を含み中央処理装置で行われる処理を入出力制御装置内
で模擬するＣＰＵインターフェース模擬ファームウェア
である。２４は入出力制御装置自身の制御を行う入出力
制御用ファームウェア、２５はこの入出力制御装置２１
に接続される周辺装置２６の制御を行う周辺装置コント
ロールファームウェアである。２７は例えばディップス
イッチなどの機械的な切替手段であるスイッチであり、
ＣＰＵインターフェース用ファームウェア２２あるいは
ＣＰＵインターフェース模擬ファームウェア２３のいず
れを起動させるかの選択を行う。２８は入出力制御装置
２１に接続された端末であり、入出力制御装置２１内部
の各ファームウェアのデバッグを行う。
する。図１は、この実施例１に係る入出力制御試験シス
テム装置を示す概念図である。図において、２１は入出
力制御装置、２１ａは入出力制御装置２１のＣＰＵ（デ
ータ出力手段，データ処理手段）、２２は中央処理装置
とのインターフェースを行う入出力制御装置２１に搭載
されているＣＰＵインターフェース用ファームウェア、
２３は中央処理装置との間のインターフェース処理動作
を含み中央処理装置で行われる処理を入出力制御装置内
で模擬するＣＰＵインターフェース模擬ファームウェア
である。２４は入出力制御装置自身の制御を行う入出力
制御用ファームウェア、２５はこの入出力制御装置２１
に接続される周辺装置２６の制御を行う周辺装置コント
ロールファームウェアである。２７は例えばディップス
イッチなどの機械的な切替手段であるスイッチであり、
ＣＰＵインターフェース用ファームウェア２２あるいは
ＣＰＵインターフェース模擬ファームウェア２３のいず
れを起動させるかの選択を行う。２８は入出力制御装置
２１に接続された端末であり、入出力制御装置２１内部
の各ファームウェアのデバッグを行う。
【００３２】図２は、入出力制御装置２１がＣＰＵイン
ターフェース用ファームウェア２２を使用して中央処理
装置１ａとデータの授受を行い、周辺装置２６に対し通
常の入出力制御を行う際の概念図であり、図１４と同一
の部分については同一の符号を付し説明を省略する。
ターフェース用ファームウェア２２を使用して中央処理
装置１ａとデータの授受を行い、周辺装置２６に対し通
常の入出力制御を行う際の概念図であり、図１４と同一
の部分については同一の符号を付し説明を省略する。
【００３３】次に、この実施例１による動作について説
明する。入出力制御装置２１のファームウェアの開発・
試験・動作確認時には、図１の入出力制御装置２１に実
装したスイッチ２７によりＣＰＵインターフェース模擬
ファームウェア２３を起動する。デバッグ用の端末２８
からコマンドおよびデータを入出力制御装置２１内のＣ
ＰＵインターフェース模擬ファームウェア２３、入出力
制御用ファームウェア２４、周辺装置コントロールファ
ームウェア２５に対して入力する。または入出力制御装
置２１内のメモリのデータを操作することにより、入出
力制御装置内のファームウェア動作に起動をかける。そ
の結果、上記各ファームウェア内におけるデータ処理
や、ＣＰＵインターフェース模擬ファームウェア２３と
入出力制御用ファームウェア２４とのデータ授受を行う
処理、入出力制御用ファームウェア２４と周辺装置コン
トロールファームウェア２５とがデータの授受を行い周
辺装置２６をコントロールする処理、並びに前記各処理
が絡み合った複合処理が行われる。
明する。入出力制御装置２１のファームウェアの開発・
試験・動作確認時には、図１の入出力制御装置２１に実
装したスイッチ２７によりＣＰＵインターフェース模擬
ファームウェア２３を起動する。デバッグ用の端末２８
からコマンドおよびデータを入出力制御装置２１内のＣ
ＰＵインターフェース模擬ファームウェア２３、入出力
制御用ファームウェア２４、周辺装置コントロールファ
ームウェア２５に対して入力する。または入出力制御装
置２１内のメモリのデータを操作することにより、入出
力制御装置内のファームウェア動作に起動をかける。そ
の結果、上記各ファームウェア内におけるデータ処理
や、ＣＰＵインターフェース模擬ファームウェア２３と
入出力制御用ファームウェア２４とのデータ授受を行う
処理、入出力制御用ファームウェア２４と周辺装置コン
トロールファームウェア２５とがデータの授受を行い周
辺装置２６をコントロールする処理、並びに前記各処理
が絡み合った複合処理が行われる。
【００３４】そして、入出力制御装置２１内のＣＰＵイ
ンターフェース模擬ファームウェア２３、入出力制御用
ファームウェア２４、周辺装置コントロールファームウ
ェア２５が端末２６に前記処理結果を出力するととも
に、端末２６に入出力制御装置２１内のメモリデータを
表示することにより試験・動作確認が行われる。
ンターフェース模擬ファームウェア２３、入出力制御用
ファームウェア２４、周辺装置コントロールファームウ
ェア２５が端末２６に前記処理結果を出力するととも
に、端末２６に入出力制御装置２１内のメモリデータを
表示することにより試験・動作確認が行われる。
【００３５】つまり、図２に示す中央処理装置１ａとシ
ステムバス１ｂがなく、入出力制御装置２１のみの構成
であっても、前記ＣＰＵインターフェース模擬ファーム
ウェア２３を搭載し動作させることにより、前記ＣＰＵ
インターフェース模擬ファームウェア２３と入出力制御
用ファームウェア２４と周辺装置２６との間のデータの
授受は、あたかもＣＰＵインターフェース用ファームウ
ェア２２がシステムバス１ｂを介して中央処理装置１ａ
とデータの授受を行ったかのように模擬され、疑似的な
処理を行うことができ、中央処理装置１ａがなくても周
辺装置２６に対する入出力制御装置２１の試験や動作確
認を行うことができる。
ステムバス１ｂがなく、入出力制御装置２１のみの構成
であっても、前記ＣＰＵインターフェース模擬ファーム
ウェア２３を搭載し動作させることにより、前記ＣＰＵ
インターフェース模擬ファームウェア２３と入出力制御
用ファームウェア２４と周辺装置２６との間のデータの
授受は、あたかもＣＰＵインターフェース用ファームウ
ェア２２がシステムバス１ｂを介して中央処理装置１ａ
とデータの授受を行ったかのように模擬され、疑似的な
処理を行うことができ、中央処理装置１ａがなくても周
辺装置２６に対する入出力制御装置２１の試験や動作確
認を行うことができる。
【００３６】実施例２．図３は、入出力制御について試
験・動作確認を行う際の中央処理装置１ａおよび入出力
制御装置３１を示す概念図である。図３において図１お
よび図２と同一の部分については同一の符号を付し説明
を省略する。図において３１ａは入出力制御装置３１の
ＣＰＵ（データ処理手段，データ出力手段）である。３
２は周辺装置コントロール模擬ファームウェア３２であ
る。
験・動作確認を行う際の中央処理装置１ａおよび入出力
制御装置３１を示す概念図である。図３において図１お
よび図２と同一の部分については同一の符号を付し説明
を省略する。図において３１ａは入出力制御装置３１の
ＣＰＵ（データ処理手段，データ出力手段）である。３
２は周辺装置コントロール模擬ファームウェア３２であ
る。
【００３７】この周辺装置コントロール模擬ファームウ
ェア３２は、周辺装置に対するコントロール処理を入出
力制御装置３１内で模擬するファームウェアである。つ
まり周辺装置がない計算機システム構成においても周辺
装置コントロール模擬ファームウェア３２を搭載し動作
させることにより、周辺装置と入出力制御用ファームウ
ェア２４との間のデータの授受が、あたかも周辺装置コ
ントロールファームウェア２５が周辺装置とデータの授
受を行ったかのように模擬されて疑似的に行われる。通
常の計算機システム運用時に動作する周辺装置コントロ
ールファームウェア２５、またはデバッグ時に使用する
周辺装置コントロール模擬ファームウェア３２を起動す
る選択は、入出力制御装置３１に実装するスイッチ２７
により行う。３１ａは、周辺装置コントロール模擬ファ
ームウェア３２と入出力制御装置をコントロールする入
出力制御用ファームウェア２４との間でデータ授受を行
い、これら授受されるデータを出力するＣＰＵである。
ェア３２は、周辺装置に対するコントロール処理を入出
力制御装置３１内で模擬するファームウェアである。つ
まり周辺装置がない計算機システム構成においても周辺
装置コントロール模擬ファームウェア３２を搭載し動作
させることにより、周辺装置と入出力制御用ファームウ
ェア２４との間のデータの授受が、あたかも周辺装置コ
ントロールファームウェア２５が周辺装置とデータの授
受を行ったかのように模擬されて疑似的に行われる。通
常の計算機システム運用時に動作する周辺装置コントロ
ールファームウェア２５、またはデバッグ時に使用する
周辺装置コントロール模擬ファームウェア３２を起動す
る選択は、入出力制御装置３１に実装するスイッチ２７
により行う。３１ａは、周辺装置コントロール模擬ファ
ームウェア３２と入出力制御装置をコントロールする入
出力制御用ファームウェア２４との間でデータ授受を行
い、これら授受されるデータを出力するＣＰＵである。
【００３８】次に、この実施例２による動作について説
明する。入出力制御装置３１のファームウェアの開発・
試験・動作確認時には、入出力制御装置３１に実装する
スイッチ２７により周辺装置コントロール模擬ファーム
ウェア３２を選択し起動させる。デバッグ用の端末２８
からコマンドおよびデータを、入出力制御装置３１内の
ＣＰＵインターフェース用ファームウェア２２，入出力
制御用ファームウェア２４，周辺装置コントロール模擬
ファームウェア３２に対して入力する。または、入出力
制御装置３１内のメモリのデータを操作することによ
り、入出力制御装置３１内のファームウェア動作に起動
をかける。
明する。入出力制御装置３１のファームウェアの開発・
試験・動作確認時には、入出力制御装置３１に実装する
スイッチ２７により周辺装置コントロール模擬ファーム
ウェア３２を選択し起動させる。デバッグ用の端末２８
からコマンドおよびデータを、入出力制御装置３１内の
ＣＰＵインターフェース用ファームウェア２２，入出力
制御用ファームウェア２４，周辺装置コントロール模擬
ファームウェア３２に対して入力する。または、入出力
制御装置３１内のメモリのデータを操作することによ
り、入出力制御装置３１内のファームウェア動作に起動
をかける。
【００３９】その結果、前記各ファームウェア内におけ
るデータ処理、入出力制御用ファームウェア２４がＣＰ
Ｕインターフェース用ファームウェア２２およびシステ
ムバス１ｂを介して中央処理装置１ａ内のソフトウェア
と行うシステムバス通信処理、入出力制御用ファームウ
ェア２４と周辺装置コントロール模擬ファームウェア３
２とがデータ授受を行う処理、並びに、前記各処理が絡
み合った複合処理が行われる。
るデータ処理、入出力制御用ファームウェア２４がＣＰ
Ｕインターフェース用ファームウェア２２およびシステ
ムバス１ｂを介して中央処理装置１ａ内のソフトウェア
と行うシステムバス通信処理、入出力制御用ファームウ
ェア２４と周辺装置コントロール模擬ファームウェア３
２とがデータ授受を行う処理、並びに、前記各処理が絡
み合った複合処理が行われる。
【００４０】そして、前記それぞれの処理結果を入出力
制御装置３１内のＣＰＵインターフェース用ファームウ
ェア２２，入出力制御用ファームウェア２４，周辺装置
コントロール模擬ファームウェア３２がデバッグ用の端
末２８に出力するとともに、端末２８に入出力制御装置
３１内のメモリデータを表示することにより、周辺装置
を入出力制御装置３１に接続することなく、周辺装置に
対する入出力制御装置３１の試験・動作確認を行うこと
ができる。
制御装置３１内のＣＰＵインターフェース用ファームウ
ェア２２，入出力制御用ファームウェア２４，周辺装置
コントロール模擬ファームウェア３２がデバッグ用の端
末２８に出力するとともに、端末２８に入出力制御装置
３１内のメモリデータを表示することにより、周辺装置
を入出力制御装置３１に接続することなく、周辺装置に
対する入出力制御装置３１の試験・動作確認を行うこと
ができる。
【００４１】実施例３．図４は、この実施例３の入出力
制御試験システム装置の構成を示す概念図である。図４
において図１および図３と同一の部分については同一符
号を付し説明を省略する。図において、４１ａは入出力
制御装置４１のＣＰＵ（データ処理手段，データ出力手
段）である。
制御試験システム装置の構成を示す概念図である。図４
において図１および図３と同一の部分については同一符
号を付し説明を省略する。図において、４１ａは入出力
制御装置４１のＣＰＵ（データ処理手段，データ出力手
段）である。
【００４２】入出力制御装置４１の内部に搭載されるフ
ァームウェア構成は５つのファームウェアで構成されて
いる。この５つのファームウェアは、通常の計算機シス
テム運用時に動作するＣＰＵインターフェース用ファー
ムウェア２２，入出力制御用ファームウェア２４，周辺
装置コントロールファームウェア２５，デバッグ時に動
作するＣＰＵインターフェース模擬ファームウェア２
３，周辺装置コントロール模擬ファームウェア３２であ
り、通常の計算機システム運用時に動作するＣＰＵイン
ターフェース用ファームウェア２２と周辺装置コントロ
ールファームウェア２５とのどちらを起動するかの選
択、およびデバッグ時に動作するＣＰＵインターフェー
ス模擬ファームウェア２３と周辺装置コントロール模擬
ファームウェア３２とのどちらを起動するかの選択は、
前記入出力制御装置４１に実装するスイッチ２７により
設定する。４１ａはＣＰＵインターフェース模擬ファー
ムウェア２３と前記周辺装置コントロール模擬ファーム
ウェア３２との間でデータ授受を行い、またこれら授受
されるデータを出力するＣＰＵである。
ァームウェア構成は５つのファームウェアで構成されて
いる。この５つのファームウェアは、通常の計算機シス
テム運用時に動作するＣＰＵインターフェース用ファー
ムウェア２２，入出力制御用ファームウェア２４，周辺
装置コントロールファームウェア２５，デバッグ時に動
作するＣＰＵインターフェース模擬ファームウェア２
３，周辺装置コントロール模擬ファームウェア３２であ
り、通常の計算機システム運用時に動作するＣＰＵイン
ターフェース用ファームウェア２２と周辺装置コントロ
ールファームウェア２５とのどちらを起動するかの選
択、およびデバッグ時に動作するＣＰＵインターフェー
ス模擬ファームウェア２３と周辺装置コントロール模擬
ファームウェア３２とのどちらを起動するかの選択は、
前記入出力制御装置４１に実装するスイッチ２７により
設定する。４１ａはＣＰＵインターフェース模擬ファー
ムウェア２３と前記周辺装置コントロール模擬ファーム
ウェア３２との間でデータ授受を行い、またこれら授受
されるデータを出力するＣＰＵである。
【００４３】ＣＰＵインターフェース模擬ファームウェ
ア２３と周辺装置コントロール模擬ファームウェア３２
とをスイッチ２７により選択して動作させることによ
り、あたかもＣＰＵインターフェース用ファームウェア
２２が、図２に示すシステムバス１ｂを介して中央処理
装置１ａとデータの授受を行い、周辺装置コントロール
ファームウェア２５が周辺装置とデータの授受を行った
かのように疑似的なデータ処理を行うことができる。
ア２３と周辺装置コントロール模擬ファームウェア３２
とをスイッチ２７により選択して動作させることによ
り、あたかもＣＰＵインターフェース用ファームウェア
２２が、図２に示すシステムバス１ｂを介して中央処理
装置１ａとデータの授受を行い、周辺装置コントロール
ファームウェア２５が周辺装置とデータの授受を行った
かのように疑似的なデータ処理を行うことができる。
【００４４】次に、この実施例３による動作について説
明する。入出力制御装置４１のファームウェアの開発・
試験・動作確認時には、入出力制御装置４１に実装する
スイッチ２７の選択により、ＣＰＵインターフェース模
擬ファームウェア２３と周辺装置コントロール模擬ファ
ームウェア３２とを起動させる。デバッグ用の端末２８
から、コマンドやデータを入出力制御装置４１内のＣＰ
Ｕインターフェース模擬ファームウェア２３と入出力制
御用ファームウェア２４と周辺装置コントロール模擬フ
ァームウェア３２とに入力する。または入出力制御装置
４１内のメモリのデータを操作することにより、入出力
制御装置４１内のファームウェア動作に起動をかける。
明する。入出力制御装置４１のファームウェアの開発・
試験・動作確認時には、入出力制御装置４１に実装する
スイッチ２７の選択により、ＣＰＵインターフェース模
擬ファームウェア２３と周辺装置コントロール模擬ファ
ームウェア３２とを起動させる。デバッグ用の端末２８
から、コマンドやデータを入出力制御装置４１内のＣＰ
Ｕインターフェース模擬ファームウェア２３と入出力制
御用ファームウェア２４と周辺装置コントロール模擬フ
ァームウェア３２とに入力する。または入出力制御装置
４１内のメモリのデータを操作することにより、入出力
制御装置４１内のファームウェア動作に起動をかける。
【００４５】その結果、前記３つの各ファームウェア内
におけるデータ処理や、ＣＰＵインターフェース模擬フ
ァームウェア２３と入出力制御用ファームウェア２４と
の間でデータ授受を行うための所定のデータ処理、入出
力制御用ファームウェア２４と周辺装置コントロール模
擬ファームウェア３２との間でデータ授受を行うための
処理、並びに前記各処理が絡み合った複合処理が行われ
る。
におけるデータ処理や、ＣＰＵインターフェース模擬フ
ァームウェア２３と入出力制御用ファームウェア２４と
の間でデータ授受を行うための所定のデータ処理、入出
力制御用ファームウェア２４と周辺装置コントロール模
擬ファームウェア３２との間でデータ授受を行うための
処理、並びに前記各処理が絡み合った複合処理が行われ
る。
【００４６】これら処理結果は、入出力制御装置４１内
のＣＰＵインターフェース模擬ファームウェア２３と入
出力制御用ファームウェア２４と周辺装置コントロール
模擬ファームウェア３２とがデバッグ用の端末２８に出
力するとともに、端末２８に入出力制御装置４１内のメ
モリデータを表示することにより、入出力制御装置４１
単独で中央処理装置や周辺装置との間で行われるデータ
授受を模擬的に実現し、入出力制御装置自身の入出力制
御についての試験・動作確認を行うことが可能となる。
のＣＰＵインターフェース模擬ファームウェア２３と入
出力制御用ファームウェア２４と周辺装置コントロール
模擬ファームウェア３２とがデバッグ用の端末２８に出
力するとともに、端末２８に入出力制御装置４１内のメ
モリデータを表示することにより、入出力制御装置４１
単独で中央処理装置や周辺装置との間で行われるデータ
授受を模擬的に実現し、入出力制御装置自身の入出力制
御についての試験・動作確認を行うことが可能となる。
【００４７】実施例４．図５は、この実施例４の入出力
制御試験システム装置の構成を示す概念図である。図５
において、５１は中央処理装置において行われる処理動
作を模擬したＣＰＵ処理模擬ファームウェア５３を実装
した第１の入出力制御装置、５１ａは第１の入出力制御
装置５１のＣＰＵ（装置間データ制御手段，データ出力
手段）、５２は第１の入出力制御装置５１に実装された
ＣＰＵ処理模擬ファームウェア５３を起動させるスイッ
チである。５４は第２の入出力制御装置であり、入出力
制御装置をコントロールする本来のファームウェアであ
る入出力制御用ファームウェア５６とＣＰＵインターフ
ェース用ファームウェア５５と周辺装置コントロールフ
ァームウェア５７とを実装している。５４ａは第２の入
出力制御装置５４のＣＰＵ（装置間データ制御手段，デ
ータ出力手段）である。これら第１の入出力制御装置５
１と第２の入出力制御装置５４は、システムバス１ｂで
接続されている。
制御試験システム装置の構成を示す概念図である。図５
において、５１は中央処理装置において行われる処理動
作を模擬したＣＰＵ処理模擬ファームウェア５３を実装
した第１の入出力制御装置、５１ａは第１の入出力制御
装置５１のＣＰＵ（装置間データ制御手段，データ出力
手段）、５２は第１の入出力制御装置５１に実装された
ＣＰＵ処理模擬ファームウェア５３を起動させるスイッ
チである。５４は第２の入出力制御装置であり、入出力
制御装置をコントロールする本来のファームウェアであ
る入出力制御用ファームウェア５６とＣＰＵインターフ
ェース用ファームウェア５５と周辺装置コントロールフ
ァームウェア５７とを実装している。５４ａは第２の入
出力制御装置５４のＣＰＵ（装置間データ制御手段，デ
ータ出力手段）である。これら第１の入出力制御装置５
１と第２の入出力制御装置５４は、システムバス１ｂで
接続されている。
【００４８】ＣＰＵ処理模擬ファームウェア５３は、図
２に示す中央処理装置１ａと入出力制御装置２１とがシ
ステムバス１ｂを介してデータ処理を行う際の中央処理
装置１ａ内で行われる処理を、第１の入出力制御装置５
１内で模擬するファームウェアである。
２に示す中央処理装置１ａと入出力制御装置２１とがシ
ステムバス１ｂを介してデータ処理を行う際の中央処理
装置１ａ内で行われる処理を、第１の入出力制御装置５
１内で模擬するファームウェアである。
【００４９】つまり、図２の中央処理装置１ａを第１の
入出力制御装置５１に置き換えることにより図５の構成
になる。中央処理装置１ａの処理を模擬するＣＰＵ処理
模擬ファームウェア５３を実装する第１の入出力制御装
置５１と、通常の計算機システム運用時に動作するファ
ームウェアを実装した第２の入出力制御装置５４との間
では、あたかも図２の中央処理装置１ａと入出力制御装
置２１がシステムバス１ｂを通してデータ処理を行って
いる場合と同様に、疑似的にデータ処理を行うことが可
能である。
入出力制御装置５１に置き換えることにより図５の構成
になる。中央処理装置１ａの処理を模擬するＣＰＵ処理
模擬ファームウェア５３を実装する第１の入出力制御装
置５１と、通常の計算機システム運用時に動作するファ
ームウェアを実装した第２の入出力制御装置５４との間
では、あたかも図２の中央処理装置１ａと入出力制御装
置２１がシステムバス１ｂを通してデータ処理を行って
いる場合と同様に、疑似的にデータ処理を行うことが可
能である。
【００５０】周辺装置５８と端末２８ｂは第２の入出力
制御装置５４に接続し、端末２８ａは第１の入出力制御
装置５１へ接続する。端末２８ｂは第２の入出力制御装
置５４内部のファームウェアのデバッグ用の端末であ
る。また端末２８ａは、第１の入出力制御装置５１内部
のファームウェアの操作・保守用の端末である。
制御装置５４に接続し、端末２８ａは第１の入出力制御
装置５１へ接続する。端末２８ｂは第２の入出力制御装
置５４内部のファームウェアのデバッグ用の端末であ
る。また端末２８ａは、第１の入出力制御装置５１内部
のファームウェアの操作・保守用の端末である。
【００５１】次に、この実施例の動作について説明す
る。第２の入出力制御装置５４のファームウェアの開発
・試験・動作確認時には、第１の入出力制御装置５１に
実装されているスイッチ５２によりＣＰＵ処理模擬ファ
ームウェア５３を起動させる。デバッグ用の端末２８
ａ，２８ｂからそれぞれコマンドおよびデータを、第１
の入出力制御装置５１内のＣＰＵ処理模擬ファームウェ
ア５３に入力し、また第２の入出力制御装置５４内のＣ
ＰＵインターフェース用ファームウェア５５と入出力制
御用ファームウェア５６と周辺装置コントロールファー
ムウェア５７へ入力する。あるいはまた、前記各入出力
制御装置内のメモリのデータを操作することにより、そ
れぞれの入出力制御装置内のファームウェア動作に起動
をかける。
る。第２の入出力制御装置５４のファームウェアの開発
・試験・動作確認時には、第１の入出力制御装置５１に
実装されているスイッチ５２によりＣＰＵ処理模擬ファ
ームウェア５３を起動させる。デバッグ用の端末２８
ａ，２８ｂからそれぞれコマンドおよびデータを、第１
の入出力制御装置５１内のＣＰＵ処理模擬ファームウェ
ア５３に入力し、また第２の入出力制御装置５４内のＣ
ＰＵインターフェース用ファームウェア５５と入出力制
御用ファームウェア５６と周辺装置コントロールファー
ムウェア５７へ入力する。あるいはまた、前記各入出力
制御装置内のメモリのデータを操作することにより、そ
れぞれの入出力制御装置内のファームウェア動作に起動
をかける。
【００５２】第２の入出力制御装置５４内のファームウ
ェアと第１の入出力制御装置５１内のファームウェアが
システムバス１ｂを介して通信を行った結果を、それぞ
れの入出力制御装置内のファームウェアが端末２８ａ，
２８ｂに出力するとともに、各入出力制御装置内のメモ
リデータを表示することにより、第１の入出力制御装置
５１を中央処理装置と看做して第２の入出力制御装置５
４において周辺装置５８に対する入出力制御についての
試験・動作確認を行うことができる。
ェアと第１の入出力制御装置５１内のファームウェアが
システムバス１ｂを介して通信を行った結果を、それぞ
れの入出力制御装置内のファームウェアが端末２８ａ，
２８ｂに出力するとともに、各入出力制御装置内のメモ
リデータを表示することにより、第１の入出力制御装置
５１を中央処理装置と看做して第２の入出力制御装置５
４において周辺装置５８に対する入出力制御についての
試験・動作確認を行うことができる。
【００５３】実施例５．図６はこの実施例５の入出力制
御試験システム装置の構成を示す概念図である。図６に
おいて、図５と同一の部分については同一の符号を付し
説明を省略する。図において、６１ａは入出力制御装置
６１のＣＰＵ（データ処理手段，データ出力手段）であ
る。この実施例では、図５に示した第２の入出力制御装
置に搭載されるファームウェアに周辺装置コントロール
模擬ファームウェア６２、および、該周辺装置コントロ
ール模擬ファームウェア６２と周辺装置コントロールフ
ァームウェア５７とのいずれか一方を選択する切替手段
であるスイッチ６３を加えると共に、周辺装置５８を省
いたものである。
御試験システム装置の構成を示す概念図である。図６に
おいて、図５と同一の部分については同一の符号を付し
説明を省略する。図において、６１ａは入出力制御装置
６１のＣＰＵ（データ処理手段，データ出力手段）であ
る。この実施例では、図５に示した第２の入出力制御装
置に搭載されるファームウェアに周辺装置コントロール
模擬ファームウェア６２、および、該周辺装置コントロ
ール模擬ファームウェア６２と周辺装置コントロールフ
ァームウェア５７とのいずれか一方を選択する切替手段
であるスイッチ６３を加えると共に、周辺装置５８を省
いたものである。
【００５４】この実施例５では、前記実施例４の効果に
加え、前記実施例２の効果を奏することになる。
加え、前記実施例２の効果を奏することになる。
【００５５】実施例６．図７は、この実施例６の入出力
制御試験システム装置の構成を示す概念図である。図７
において、７１はシステムバス１ｂに接続した中央処理
装置、７２は入出力制御装置に対し通常の入出力制御を
行わせるため入出力制御装置を制御するアプリケーショ
ンプログラム、７３はＯＳ、７４は入出力ドライバであ
る。８１は第１の入出力制御装置、８１ａは入出力制御
装置８１のＣＰＵ（装置間データ制御手段，データ出力
手段）である。８２は第１の入出力制御装置８１のＣＰ
Ｕインターフェース用ファームウェア、８３は入出力制
御用ファームウェア、８４は周辺装置コントロールファ
ームウェア、８５は周辺装置コントロール用の周辺装置
コントロールファームウェア８４がアクセスするＩ／Ｏ
空間を疑似することになるシステムバスアドレス空間へ
切り替えを行うための切替手段であるスイッチ、８６は
第１の入出力制御装置８１に接続されたデバッグなどを
行うための端末である。
制御試験システム装置の構成を示す概念図である。図７
において、７１はシステムバス１ｂに接続した中央処理
装置、７２は入出力制御装置に対し通常の入出力制御を
行わせるため入出力制御装置を制御するアプリケーショ
ンプログラム、７３はＯＳ、７４は入出力ドライバであ
る。８１は第１の入出力制御装置、８１ａは入出力制御
装置８１のＣＰＵ（装置間データ制御手段，データ出力
手段）である。８２は第１の入出力制御装置８１のＣＰ
Ｕインターフェース用ファームウェア、８３は入出力制
御用ファームウェア、８４は周辺装置コントロールファ
ームウェア、８５は周辺装置コントロール用の周辺装置
コントロールファームウェア８４がアクセスするＩ／Ｏ
空間を疑似することになるシステムバスアドレス空間へ
切り替えを行うための切替手段であるスイッチ、８６は
第１の入出力制御装置８１に接続されたデバッグなどを
行うための端末である。
【００５６】９１は第２の入出力制御装置、９２は周辺
装置を模擬する周辺装置模擬ファームウェア９３を起動
するためのスイッチ、９４は第２の入出力制御装置９１
に接続されたデバッグなどを行うための端末である。
装置を模擬する周辺装置模擬ファームウェア９３を起動
するためのスイッチ、９４は第２の入出力制御装置９１
に接続されたデバッグなどを行うための端末である。
【００５７】１０１は周辺装置模擬ファームウェア９３
がアクセスするＩ／Ｏ空間を示すシステムバスメモリを
示し、１０２はシステムバスメモリ１０１上の疑似周辺
装置コントロールＩ／Ｏ空間を示す。１０３は第１の入
出力制御装置８１のメモリ、１０４は周辺装置コントロ
ールファームウェア８４が周辺装置をコントロールする
ためにアクセスするメモリ１０３上の周辺装置コントロ
ールＩ／Ｏ空間、１０５はメモリ１０３上で切り替えら
れるシステムバスアドレス空間を示す。尚、疑似周辺装
置コントロールＩ／Ｏ空間１０２とシステムバスアドレ
ス空間１０５とは同一のメモリ空間とする。
がアクセスするＩ／Ｏ空間を示すシステムバスメモリを
示し、１０２はシステムバスメモリ１０１上の疑似周辺
装置コントロールＩ／Ｏ空間を示す。１０３は第１の入
出力制御装置８１のメモリ、１０４は周辺装置コントロ
ールファームウェア８４が周辺装置をコントロールする
ためにアクセスするメモリ１０３上の周辺装置コントロ
ールＩ／Ｏ空間、１０５はメモリ１０３上で切り替えら
れるシステムバスアドレス空間を示す。尚、疑似周辺装
置コントロールＩ／Ｏ空間１０２とシステムバスアドレ
ス空間１０５とは同一のメモリ空間とする。
【００５８】第２の入出力制御装置９１においては、実
装しているスイッチ９２の設定により、システムバスア
ドレス空間１０５の疑似周辺装置コントロールＩ／Ｏ空
間１０２をアクセスする周辺装置模擬ファームウェア９
３を起動する。第１の入出力制御装置８１においては、
装備しているスイッチ８５の設定により、第１の入出力
制御装置８１内の周辺装置コントロールファームウェア
８４が周辺装置をコントロールするためにアクセスする
周辺装置コントロールＩ／Ｏ空間１０４を、システムバ
スアドレス空間１０５へアドレス変換を行って切り替え
る。そして、スイッチ８５の切替後、周辺装置コントロ
ールファームウェア８４は、周辺装置をコントロールす
るために前記切り替えられたシステムバスアドレス空間
１０５をアクセスすることになる。
装しているスイッチ９２の設定により、システムバスア
ドレス空間１０５の疑似周辺装置コントロールＩ／Ｏ空
間１０２をアクセスする周辺装置模擬ファームウェア９
３を起動する。第１の入出力制御装置８１においては、
装備しているスイッチ８５の設定により、第１の入出力
制御装置８１内の周辺装置コントロールファームウェア
８４が周辺装置をコントロールするためにアクセスする
周辺装置コントロールＩ／Ｏ空間１０４を、システムバ
スアドレス空間１０５へアドレス変換を行って切り替え
る。そして、スイッチ８５の切替後、周辺装置コントロ
ールファームウェア８４は、周辺装置をコントロールす
るために前記切り替えられたシステムバスアドレス空間
１０５をアクセスすることになる。
【００５９】第２の入出力制御装置９１の周辺装置模擬
ファームウェア９３は、第２の入出力制御装置９１内で
システムバスメモリ１０１の疑似周辺装置コントロール
Ｉ／Ｏ空間１０２をアクセスして周辺装置の処理を模擬
するファームウェアである。
ファームウェア９３は、第２の入出力制御装置９１内で
システムバスメモリ１０１の疑似周辺装置コントロール
Ｉ／Ｏ空間１０２をアクセスして周辺装置の処理を模擬
するファームウェアである。
【００６０】スイッチ８５，９２の切り替え後、周辺装
置模擬ファームウェア９３と周辺装置コントロールファ
ームウェア８４とが、同一のメモリ空間である疑似周辺
装置コントロールＩ／Ｏ空間１０２とシステムバスアド
レス空間１０５とをアクセスすることにより、システム
バス１ｂを介して第１の入出力制御装置８１と第２の入
出力制御装置９１との間でデータ授受を行うことにな
る。
置模擬ファームウェア９３と周辺装置コントロールファ
ームウェア８４とが、同一のメモリ空間である疑似周辺
装置コントロールＩ／Ｏ空間１０２とシステムバスアド
レス空間１０５とをアクセスすることにより、システム
バス１ｂを介して第１の入出力制御装置８１と第２の入
出力制御装置９１との間でデータ授受を行うことにな
る。
【００６１】この結果、第１の入出力制御装置８１の試
験や機能確認を行う際の動作は、デバッグ用の端末８
６，９４からそれぞれコマンドおよびデータを第１の入
出力制御装置８１内のファームウェアや第２の入出力制
御装置９１内のファームウェアに対して入力するととも
に、各入出力制御装置内のメモリのデータを操作するこ
とにより、各入出力制御装置内のファームウェア動作に
起動をかける。
験や機能確認を行う際の動作は、デバッグ用の端末８
６，９４からそれぞれコマンドおよびデータを第１の入
出力制御装置８１内のファームウェアや第２の入出力制
御装置９１内のファームウェアに対して入力するととも
に、各入出力制御装置内のメモリのデータを操作するこ
とにより、各入出力制御装置内のファームウェア動作に
起動をかける。
【００６２】起動後、中央処理装置７１のアプリケーシ
ョンプログラム７２に従って各入出力制御装置内のファ
ームウェアは、夫々周辺装置コントロールＩ／Ｏ空間１
０４を疑似することになるシステムバスアドレス空間１
０５と疑似周辺装置コントロールＩ／Ｏ空間１０２とを
アクセスし、前記アプリケーションプログラム７２に従
ってあたかも図２の周辺装置２６と入出力制御装置２１
とがデータ処理を行っている場合と同様に疑似的なデー
タ処理を行う。そして、この結果を第１の入出力制御装
置８１内のファームウェアおよび第２の入出力制御装置
９１内のファームウェアが端末８６，９４に出力すると
ともに、各入出力制御装置内のメモリデータを表示す
る。この結果、第１の入出力制御装置８１は、実際に周
辺装置が接続されていない状態であっても、あたかも周
辺装置が接続されているかの如く、疑似的な周辺装置と
の入出力制御を行うので、周辺装置が接続されていない
状態でも試験・動作確認を行うことができる。
ョンプログラム７２に従って各入出力制御装置内のファ
ームウェアは、夫々周辺装置コントロールＩ／Ｏ空間１
０４を疑似することになるシステムバスアドレス空間１
０５と疑似周辺装置コントロールＩ／Ｏ空間１０２とを
アクセスし、前記アプリケーションプログラム７２に従
ってあたかも図２の周辺装置２６と入出力制御装置２１
とがデータ処理を行っている場合と同様に疑似的なデー
タ処理を行う。そして、この結果を第１の入出力制御装
置８１内のファームウェアおよび第２の入出力制御装置
９１内のファームウェアが端末８６，９４に出力すると
ともに、各入出力制御装置内のメモリデータを表示す
る。この結果、第１の入出力制御装置８１は、実際に周
辺装置が接続されていない状態であっても、あたかも周
辺装置が接続されているかの如く、疑似的な周辺装置と
の入出力制御を行うので、周辺装置が接続されていない
状態でも試験・動作確認を行うことができる。
【００６３】実施例７．図８は、この発明の実施例７の
入出力制御試験システム装置の構成を示す概念図であ
る。図８において図７と同一部分については同一の符号
を付し説明を省略する。この実施例の入出力制御試験シ
ステム装置では、前記実施例６の構成から中央処理装置
７１を省き、第１の入出力制御装置８１にＣＰＵインタ
ーフェース模擬ファームウェア１１１を実装し、スイッ
チ８５により動作させることにより、前記実施例１と同
様な試験・動作確認を行うことが可能となる。動作は、
実施例６に示す通りである。
入出力制御試験システム装置の構成を示す概念図であ
る。図８において図７と同一部分については同一の符号
を付し説明を省略する。この実施例の入出力制御試験シ
ステム装置では、前記実施例６の構成から中央処理装置
７１を省き、第１の入出力制御装置８１にＣＰＵインタ
ーフェース模擬ファームウェア１１１を実装し、スイッ
チ８５により動作させることにより、前記実施例１と同
様な試験・動作確認を行うことが可能となる。動作は、
実施例６に示す通りである。
【００６４】実施例８．図９は、この発明の実施例８の
入出力制御試験システム装置の構成を示す概念図であ
る。図９において、１２１ａは入出力制御装置１２１の
ＣＰＵ（プログラム間制御手段，データ出力手段）であ
る。入出力制御装置１２１には、システムバス１ｂを介
して中央処理装置と通信を行うためＣＰＵインターフェ
ース用ファームウェア１２２がアクセスするシステムバ
スメモリ１ｂ内の入出力制御装置コントロール空間（シ
ステムバスアドレス空間）１３０がある。入出力制御装
置１２１内のＣＰＵ模擬ファームウェア（模擬ファーム
ウェア）１２３は、入出力制御装置コントロール空間１
３０をアクセスし、ＣＰＵインターフェース用ファーム
ウェア１２２とデータの授受を行うことにより中央処理
装置の処理を模擬する。入出力制御装置１２１に装備さ
れている起動手段であるスイッチ１２６の設定により、
１台の入出力制御装置内で前記２つのＣＰＵインターフ
ェース用ファームウェア１２２とＣＰＵ模擬ファームウ
ェア１２３とを起動することにより、入出力制御装置コ
ントロール空間１３０を使用してデータ授受が行われ
る。上記２つのファームウェアによるデータ授受によ
り、あたかも図２に示す中央処理装置１ａと入出力制御
装置２１とがデータ処理を行っているのと同様の疑似的
な処理が実現する。
入出力制御試験システム装置の構成を示す概念図であ
る。図９において、１２１ａは入出力制御装置１２１の
ＣＰＵ（プログラム間制御手段，データ出力手段）であ
る。入出力制御装置１２１には、システムバス１ｂを介
して中央処理装置と通信を行うためＣＰＵインターフェ
ース用ファームウェア１２２がアクセスするシステムバ
スメモリ１ｂ内の入出力制御装置コントロール空間（シ
ステムバスアドレス空間）１３０がある。入出力制御装
置１２１内のＣＰＵ模擬ファームウェア（模擬ファーム
ウェア）１２３は、入出力制御装置コントロール空間１
３０をアクセスし、ＣＰＵインターフェース用ファーム
ウェア１２２とデータの授受を行うことにより中央処理
装置の処理を模擬する。入出力制御装置１２１に装備さ
れている起動手段であるスイッチ１２６の設定により、
１台の入出力制御装置内で前記２つのＣＰＵインターフ
ェース用ファームウェア１２２とＣＰＵ模擬ファームウ
ェア１２３とを起動することにより、入出力制御装置コ
ントロール空間１３０を使用してデータ授受が行われ
る。上記２つのファームウェアによるデータ授受によ
り、あたかも図２に示す中央処理装置１ａと入出力制御
装置２１とがデータ処理を行っているのと同様の疑似的
な処理が実現する。
【００６５】次に、この実施例８による動作について説
明する。端末１２８からコマンドおよびデータを入出力
制御装置１２１内の各ファームウェアに対して入力する
とともに、入出力制御装置１２１内のメモリのデータを
操作することにより、入出力制御装置１２１内のファー
ムウェアを起動する。起動後、ＣＰＵインターフェース
用ファームウェア１２２とＣＰＵ模擬ファームウェア１
２３は入出力制御装置コントロール空間１３０をアクセ
スし、あたかも図２の中央処理装置１ａと入出力制御装
置２１がデータ処理を行っているように疑似処理を行
う。その結果は入出力制御装置１２１内の各ファームウ
ェアに従って端末１２８に出力されるとともに、入出力
制御装置１２１内のメモリデータを表示することにより
試験・動作確認を行う。
明する。端末１２８からコマンドおよびデータを入出力
制御装置１２１内の各ファームウェアに対して入力する
とともに、入出力制御装置１２１内のメモリのデータを
操作することにより、入出力制御装置１２１内のファー
ムウェアを起動する。起動後、ＣＰＵインターフェース
用ファームウェア１２２とＣＰＵ模擬ファームウェア１
２３は入出力制御装置コントロール空間１３０をアクセ
スし、あたかも図２の中央処理装置１ａと入出力制御装
置２１がデータ処理を行っているように疑似処理を行
う。その結果は入出力制御装置１２１内の各ファームウ
ェアに従って端末１２８に出力されるとともに、入出力
制御装置１２１内のメモリデータを表示することにより
試験・動作確認を行う。
【００６６】実施例９．図１０は、この発明の実施例９
の入出力制御試験システム装置の構成を示す概念図であ
る。図１０において、１４１は入出力制御装置、１４１
ａは入出力制御装置１４１のＣＰＵ（プログラム間制御
手段，データ出力手段）である。１４２は中央処理装置
とのインターフェースのためのＣＰＵインターフェース
用ファームウェア、１４３は入出力制御用ファームウェ
ア、１４４は周辺装置コントロールファームウェア、１
４５は周辺装置模擬ファームウェア、１４６は切替手段
であるスイッチであり、周辺装置コントロール用の周辺
装置コントロールファームウェア１４４がアクセスする
Ｉ／Ｏ空間を、疑似的に入出力制御装置内のメモリ空間
に切り替えると共に周辺装置コントロールファームウェ
ア１４４と周辺装置模擬ファームウェア１４５とを共に
起動させる。１４８は入出力制御装置内メモリ（メモリ
空間）を示している。
の入出力制御試験システム装置の構成を示す概念図であ
る。図１０において、１４１は入出力制御装置、１４１
ａは入出力制御装置１４１のＣＰＵ（プログラム間制御
手段，データ出力手段）である。１４２は中央処理装置
とのインターフェースのためのＣＰＵインターフェース
用ファームウェア、１４３は入出力制御用ファームウェ
ア、１４４は周辺装置コントロールファームウェア、１
４５は周辺装置模擬ファームウェア、１４６は切替手段
であるスイッチであり、周辺装置コントロール用の周辺
装置コントロールファームウェア１４４がアクセスする
Ｉ／Ｏ空間を、疑似的に入出力制御装置内のメモリ空間
に切り替えると共に周辺装置コントロールファームウェ
ア１４４と周辺装置模擬ファームウェア１４５とを共に
起動させる。１４８は入出力制御装置内メモリ（メモリ
空間）を示している。
【００６７】入出力制御装置１４１内の周辺装置コント
ロールファームウェアがアクセスする周辺装置コントロ
ールＩ／Ｏ空間を、入出力制御装置１４１に装備してい
る切替手段であるスイッチの設定により、周辺装置コン
トロールＩ／Ｏ空間１４９を模擬する仮想周辺装置コン
トロールＩ／Ｏ空間１５０にアドレス変換を行って切り
替える。スイッチ１４６の切り替え後、周辺装置コント
ロールファームウェア１４４は周辺装置をコントロール
するために仮想周辺装置コントロールＩ／Ｏ空間１５０
をアクセスすることになる。周辺装置模擬ファームウェ
ア１４５は入出力制御装置１４１内に実装されており、
仮想周辺装置コントロールＩ／Ｏ空間１５０をアクセス
することにより、入出力制御装置１４１内で周辺装置の
処理を模擬するファームウェアである。
ロールファームウェアがアクセスする周辺装置コントロ
ールＩ／Ｏ空間を、入出力制御装置１４１に装備してい
る切替手段であるスイッチの設定により、周辺装置コン
トロールＩ／Ｏ空間１４９を模擬する仮想周辺装置コン
トロールＩ／Ｏ空間１５０にアドレス変換を行って切り
替える。スイッチ１４６の切り替え後、周辺装置コント
ロールファームウェア１４４は周辺装置をコントロール
するために仮想周辺装置コントロールＩ／Ｏ空間１５０
をアクセスすることになる。周辺装置模擬ファームウェ
ア１４５は入出力制御装置１４１内に実装されており、
仮想周辺装置コントロールＩ／Ｏ空間１５０をアクセス
することにより、入出力制御装置１４１内で周辺装置の
処理を模擬するファームウェアである。
【００６８】スイッチ１４６の設定により、１台の入出
力制御装置内で周辺装置コントロールファームウェアと
周辺装置模擬ファームウェア１４５とを共に起動するこ
とにより、仮想周辺装置コントロールＩ／Ｏ空間１５０
を使用してデータ授受が行われる。
力制御装置内で周辺装置コントロールファームウェアと
周辺装置模擬ファームウェア１４５とを共に起動するこ
とにより、仮想周辺装置コントロールＩ／Ｏ空間１５０
を使用してデータ授受が行われる。
【００６９】次に、この実施例９による動作について説
明する。端末１４７からコマンドおよびデータを入出力
制御装置１４１内の各ファームウェアに対して入力する
とともに、入出力制御装置１４１内のメモリのデータを
操作するにより、入出力制御装置１４１内の各ファーム
ウェアを起動する。これにより、周辺装置コントロール
ファームウェア１４４と周辺装置模擬ファームウェア１
４５は、仮想周辺装置コントロールＩ／Ｏ空間１５０を
アクセスすることになり、あたかも図２の入出力制御装
置２１と周辺装置２６とがデータ処理を行っているよう
に疑似的な処理が行われる。その結果を入出力制御装置
１４１内の各ファームウェアが端末１４７に出力すると
ともに、入出力制御装置１４１内のメモリデータを表示
することにより試験・動作確認が実現する。
明する。端末１４７からコマンドおよびデータを入出力
制御装置１４１内の各ファームウェアに対して入力する
とともに、入出力制御装置１４１内のメモリのデータを
操作するにより、入出力制御装置１４１内の各ファーム
ウェアを起動する。これにより、周辺装置コントロール
ファームウェア１４４と周辺装置模擬ファームウェア１
４５は、仮想周辺装置コントロールＩ／Ｏ空間１５０を
アクセスすることになり、あたかも図２の入出力制御装
置２１と周辺装置２６とがデータ処理を行っているよう
に疑似的な処理が行われる。その結果を入出力制御装置
１４１内の各ファームウェアが端末１４７に出力すると
ともに、入出力制御装置１４１内のメモリデータを表示
することにより試験・動作確認が実現する。
【００７０】実施例１０．図１１は、この発明の実施例
１０の入出力制御試験システム装置を示す概念図であ
る。図１１において図１と同一の部分については同一の
符号を付し説明を省略する。図において、１６１は入出
力制御装置、１６１ａは入出力制御装置１６１のＣＰＵ
（スイッチフラグ設定手段）である。１６８はメモリ
（入出力制御装置内のメモリ）、１６９はスイッチフラ
グが設定されるスイッチフラグ領域である。１６１ａは
端末２８から入力されるフイッチフラグをスイッチフラ
グ領域１６９へ設定する。
１０の入出力制御試験システム装置を示す概念図であ
る。図１１において図１と同一の部分については同一の
符号を付し説明を省略する。図において、１６１は入出
力制御装置、１６１ａは入出力制御装置１６１のＣＰＵ
（スイッチフラグ設定手段）である。１６８はメモリ
（入出力制御装置内のメモリ）、１６９はスイッチフラ
グが設定されるスイッチフラグ領域である。１６１ａは
端末２８から入力されるフイッチフラグをスイッチフラ
グ領域１６９へ設定する。
【００７１】入出力制御装置１６１では、前記実施例１
の入出力制御装置２１に実装するスイッチ２７を省き、
入出力制御装置１６１内のメモリ１６８内にスイッチフ
ラグ領域１６９を設定する。スイッチフラグ領域１６９
は、スイッチ２７の代わりの役目を果たすソフトウェア
スイッチである。スイッチフラグ領域１６９の意味付け
されたメモリビットのオン・オフ値により、入出力制御
装置１６１の動作状態が決定される。入出力制御装置１
６１に接続した端末２８からスイッチフラグ領域１６９
をアクセスして、ソフトウェアスイッチの設定を行うこ
とができる。このソフトウェアスイッチを使用すること
により、ＣＰＵインターフェース模擬ファームウェア２
３を起動することができ、前記実施例１と同様な試験、
動作確認を行うことが可能となる。
の入出力制御装置２１に実装するスイッチ２７を省き、
入出力制御装置１６１内のメモリ１６８内にスイッチフ
ラグ領域１６９を設定する。スイッチフラグ領域１６９
は、スイッチ２７の代わりの役目を果たすソフトウェア
スイッチである。スイッチフラグ領域１６９の意味付け
されたメモリビットのオン・オフ値により、入出力制御
装置１６１の動作状態が決定される。入出力制御装置１
６１に接続した端末２８からスイッチフラグ領域１６９
をアクセスして、ソフトウェアスイッチの設定を行うこ
とができる。このソフトウェアスイッチを使用すること
により、ＣＰＵインターフェース模擬ファームウェア２
３を起動することができ、前記実施例１と同様な試験、
動作確認を行うことが可能となる。
【００７２】尚、前記実施例２から前記実施例９の入出
力制御試験システム装置において、模擬ファームウェア
の起動やメモリ空間の切り替えをこのソフトウェアスイ
ッチを使用することで置き換えて、同様な試験・動作確
認を行うことが可能である。
力制御試験システム装置において、模擬ファームウェア
の起動やメモリ空間の切り替えをこのソフトウェアスイ
ッチを使用することで置き換えて、同様な試験・動作確
認を行うことが可能である。
【００７３】
【発明の効果】以上のように、請求項１の発明によれ
ば、ＣＰＵインターフェース模擬ファームウェアと自入
出力制御装置をコントロールする入出力制御用ファーム
ウェアとの間でデータ授受を行うデータ処理手段を備
え、前記ＣＰＵインターフェース模擬ファームウェアを
使用して周辺装置に対し入出力制御を行い、データ出力
手段により前記入出力制御の際に授受されるデータを表
示し、あるいは加工するように構成したので、中央処理
装置を介することなく周辺装置に対する入出力制御につ
いての試験や動作確認を行うことができる効果がある。
ば、ＣＰＵインターフェース模擬ファームウェアと自入
出力制御装置をコントロールする入出力制御用ファーム
ウェアとの間でデータ授受を行うデータ処理手段を備
え、前記ＣＰＵインターフェース模擬ファームウェアを
使用して周辺装置に対し入出力制御を行い、データ出力
手段により前記入出力制御の際に授受されるデータを表
示し、あるいは加工するように構成したので、中央処理
装置を介することなく周辺装置に対する入出力制御につ
いての試験や動作確認を行うことができる効果がある。
【００７４】請求項２の発明によれば、周辺装置コント
ロール模擬ファームウェアと自入出力制御装置をコント
ロールする入出力制御用ファームウェアとの間でデータ
授受を行うデータ処理手段を備え、前記周辺装置コント
ロール模擬ファームウェアを使用して周辺装置を模擬し
入出力制御を行い、データ出力手段により前記入出力制
御の際に授受されるデータを表示し、あるいは加工する
ように構成したので、周辺装置がなくても周辺装置に対
する入出力制御についての試験や動作確認を行うことが
できる効果がある。
ロール模擬ファームウェアと自入出力制御装置をコント
ロールする入出力制御用ファームウェアとの間でデータ
授受を行うデータ処理手段を備え、前記周辺装置コント
ロール模擬ファームウェアを使用して周辺装置を模擬し
入出力制御を行い、データ出力手段により前記入出力制
御の際に授受されるデータを表示し、あるいは加工する
ように構成したので、周辺装置がなくても周辺装置に対
する入出力制御についての試験や動作確認を行うことが
できる効果がある。
【００７５】請求項３の発明によれば、切替手段により
切り替えられたＣＰＵインターフェース模擬ファームウ
ェアと周辺装置コントロール模擬ファームウェアとの間
でデータ授受を行うデータ処理手段を備え、前記ＣＰＵ
インターフェース模擬ファームウェアにより中央処理装
置を模擬すると共に前記周辺装置コントロール模擬ファ
ームウェアにより周辺装置を模擬し、前記周辺装置コン
トロール模擬ファームウェアに対し入出力制御を模擬的
に実行し、データ出力手段により前記入出力制御の際に
授受されるデータを表示し、あるいは加工するように構
成したので、中央処理装置および周辺装置が接続されて
いなくても周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
切り替えられたＣＰＵインターフェース模擬ファームウ
ェアと周辺装置コントロール模擬ファームウェアとの間
でデータ授受を行うデータ処理手段を備え、前記ＣＰＵ
インターフェース模擬ファームウェアにより中央処理装
置を模擬すると共に前記周辺装置コントロール模擬ファ
ームウェアにより周辺装置を模擬し、前記周辺装置コン
トロール模擬ファームウェアに対し入出力制御を模擬的
に実行し、データ出力手段により前記入出力制御の際に
授受されるデータを表示し、あるいは加工するように構
成したので、中央処理装置および周辺装置が接続されて
いなくても周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
【００７６】請求項４の発明によれば、ＣＰＵ模擬ファ
ームウェアを実装した第１の入出力制御装置と、該第１
の入出力制御装置のＣＰＵ模擬ファームウェアを中央処
理装置と看做し、接続される周辺装置に対する入出力制
御を実行し、データ出力手段により前記入出力制御の際
に授受されるデータを表示し、あるいは加工するように
構成したので、中央処理装置がなくても前記周辺装置に
対する入出力制御についての試験や動作確認を行うこと
ができる効果がある。
ームウェアを実装した第１の入出力制御装置と、該第１
の入出力制御装置のＣＰＵ模擬ファームウェアを中央処
理装置と看做し、接続される周辺装置に対する入出力制
御を実行し、データ出力手段により前記入出力制御の際
に授受されるデータを表示し、あるいは加工するように
構成したので、中央処理装置がなくても前記周辺装置に
対する入出力制御についての試験や動作確認を行うこと
ができる効果がある。
【００７７】請求項５の発明によれば、ＣＰＵ模擬ファ
ームウェアを実装した第１の入出力制御装置と、該第１
の入出力制御装置のＣＰＵ模擬ファームウェアを中央処
理装置と看做すと共に、周辺装置コントロール模擬ファ
ームウェアを周辺装置と看做し、前記周辺装置コントロ
ール模擬ファームウェアに対する入出力制御を実行し、
データ出力手段により前記入出力制御の際に授受される
データを表示し、あるいは加工するように構成したの
で、中央処理装置や周辺装置がなくても入出力制御につ
いての試験や動作確認を行うことができる効果がある。
ームウェアを実装した第１の入出力制御装置と、該第１
の入出力制御装置のＣＰＵ模擬ファームウェアを中央処
理装置と看做すと共に、周辺装置コントロール模擬ファ
ームウェアを周辺装置と看做し、前記周辺装置コントロ
ール模擬ファームウェアに対する入出力制御を実行し、
データ出力手段により前記入出力制御の際に授受される
データを表示し、あるいは加工するように構成したの
で、中央処理装置や周辺装置がなくても入出力制御につ
いての試験や動作確認を行うことができる効果がある。
【００７８】請求項６の発明によれば、周辺装置コント
ロールファームウェアがアクセスするＩ／Ｏ空間を疑似
する、切替手段により切り替えられたシステムバスアド
レス空間を使用し、中央処理装置のアプリケーションプ
ログラムと第１の入出力制御装置の前記周辺装置コント
ロールファームウェアと第２の入出力制御装置に備えら
れ周辺装置を模擬する周辺装置模擬プログラムとの間で
データ授受を行い、前記周辺装置に対する入出力制御を
前記周辺装置模擬プログラムに対し模擬的に行い、デー
タ出力手段により前記授受されるデータを表示し、ある
いは加工するように構成したので、前記周辺装置を用い
ることなく周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
ロールファームウェアがアクセスするＩ／Ｏ空間を疑似
する、切替手段により切り替えられたシステムバスアド
レス空間を使用し、中央処理装置のアプリケーションプ
ログラムと第１の入出力制御装置の前記周辺装置コント
ロールファームウェアと第２の入出力制御装置に備えら
れ周辺装置を模擬する周辺装置模擬プログラムとの間で
データ授受を行い、前記周辺装置に対する入出力制御を
前記周辺装置模擬プログラムに対し模擬的に行い、デー
タ出力手段により前記授受されるデータを表示し、ある
いは加工するように構成したので、前記周辺装置を用い
ることなく周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
【００７９】請求項７の発明によれば、周辺装置コント
ロールファームウェアがアクセスするＩ／Ｏ空間を疑似
する、切替手段により切り替えられたシステムバスアド
レス空間を使用し、第１の入出力制御装置のＣＰＵイン
ターフェース模擬ファームウェアと前記周辺装置コント
ロールファームウェアと第２の入出力制御装置に備えら
れ周辺装置を模擬する周辺装置模擬プログラムとの間で
データ授受を行い、前記周辺装置に対する入出力制御を
前記周辺装置模擬プログラムに対し模擬的に行い、デー
タ出力手段により前記授受されるデータを表示し、ある
いは加工するように構成したので、前記周辺装置を用い
ることなく周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
ロールファームウェアがアクセスするＩ／Ｏ空間を疑似
する、切替手段により切り替えられたシステムバスアド
レス空間を使用し、第１の入出力制御装置のＣＰＵイン
ターフェース模擬ファームウェアと前記周辺装置コント
ロールファームウェアと第２の入出力制御装置に備えら
れ周辺装置を模擬する周辺装置模擬プログラムとの間で
データ授受を行い、前記周辺装置に対する入出力制御を
前記周辺装置模擬プログラムに対し模擬的に行い、デー
タ出力手段により前記授受されるデータを表示し、ある
いは加工するように構成したので、前記周辺装置を用い
ることなく周辺装置に対する入出力制御についての試験
や動作確認を行うことができる効果がある。
【００８０】請求項８の発明によれば、システムバスを
介して中央処理装置と通信を行うためのシステムバスア
ドレス空間をアクセスして前記中央処理装置の処理を模
擬する模擬ファームウェアとＣＰＵインターフェース用
ファームウェアとを起動手段により起動させ、プログラ
ム間制御手段により模擬ファームウェアとＣＰＵインタ
ーフェース用ファームウェアとの間で前記システムバス
アドレス空間を使用してデータ授受を行い、データ出力
手段により前記授受されるデータを表示し、あるいは加
工するように構成したので、前記中央処理装置を介する
ことなく前記システムバスや周辺装置に対する入出力制
御についての試験や動作確認を行うことができる効果が
ある。
介して中央処理装置と通信を行うためのシステムバスア
ドレス空間をアクセスして前記中央処理装置の処理を模
擬する模擬ファームウェアとＣＰＵインターフェース用
ファームウェアとを起動手段により起動させ、プログラ
ム間制御手段により模擬ファームウェアとＣＰＵインタ
ーフェース用ファームウェアとの間で前記システムバス
アドレス空間を使用してデータ授受を行い、データ出力
手段により前記授受されるデータを表示し、あるいは加
工するように構成したので、前記中央処理装置を介する
ことなく前記システムバスや周辺装置に対する入出力制
御についての試験や動作確認を行うことができる効果が
ある。
【００８１】請求項９の発明によれば、周辺装置コント
ロールファームウェアがアクセスするＩ／Ｏ空間を、疑
似的に入出力制御装置内のメモリ空間に切り替えると共
に周辺装置コントロールファームウェアと前記周辺装置
模擬ファームウェアとを共に起動させ、前記メモリ空間
をアクセスして前記周辺装置の処理を模擬する周辺装置
模擬ファームウェアと前記周辺装置コントロールファー
ムウェアとの間でプログラム間制御手段によりデータ授
受を行い、データ出力手段により前記授受されるデータ
を表示し、あるいは加工するように構成したので、周辺
装置を介することなく入出力制御についての試験や動作
確認を行うことができる効果がある。
ロールファームウェアがアクセスするＩ／Ｏ空間を、疑
似的に入出力制御装置内のメモリ空間に切り替えると共
に周辺装置コントロールファームウェアと前記周辺装置
模擬ファームウェアとを共に起動させ、前記メモリ空間
をアクセスして前記周辺装置の処理を模擬する周辺装置
模擬ファームウェアと前記周辺装置コントロールファー
ムウェアとの間でプログラム間制御手段によりデータ授
受を行い、データ出力手段により前記授受されるデータ
を表示し、あるいは加工するように構成したので、周辺
装置を介することなく入出力制御についての試験や動作
確認を行うことができる効果がある。
【００８２】請求項１０の発明によれば、システムバス
アドレス空間や入出力制御装置内のメモリ空間への切り
替え、ＣＰＵインターフェース模擬ファームウェアへの
切り替え、中央処理装置の処理を模擬する模擬ファーム
ウェアの起動などをソフトウェアスイッチにより行うよ
うに構成したので、ハードウェア的な切替手段を実装す
る必要がなくなり、簡略化された構成で入出力制御につ
いての試験や動作確認を容易に行うことができる効果が
ある。
アドレス空間や入出力制御装置内のメモリ空間への切り
替え、ＣＰＵインターフェース模擬ファームウェアへの
切り替え、中央処理装置の処理を模擬する模擬ファーム
ウェアの起動などをソフトウェアスイッチにより行うよ
うに構成したので、ハードウェア的な切替手段を実装す
る必要がなくなり、簡略化された構成で入出力制御につ
いての試験や動作確認を容易に行うことができる効果が
ある。
【図１】 この発明の実施例１の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図２】 この発明の実施例１の入出力制御試験システ
ム装置が中央処理装置とデータの授受を行い、周辺装置
に対し通常の入出力制御を行う際の概念図である。
ム装置が中央処理装置とデータの授受を行い、周辺装置
に対し通常の入出力制御を行う際の概念図である。
【図３】 この発明の実施例２の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図４】 この発明の実施例３の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図５】 この発明の実施例４の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図６】 この発明の実施例５の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図７】 この発明の実施例６の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図８】 この発明の実施例７の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図９】 この発明の実施例８の入出力制御試験システ
ム装置を示す概念図である。
ム装置を示す概念図である。
【図１０】 この発明の実施例９の入出力制御試験シス
テム装置を示す概念図である。
テム装置を示す概念図である。
【図１１】 この発明の実施例１０の入出力制御試験シ
ステム装置を示す概念図である。
ステム装置を示す概念図である。
【図１２】 入出力制御装置を用いた計算機システム装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図１３】 入出力制御装置の内部ファームウェア構成
と中央処理装置の内部ソフトウェア構成とを示す説明図
である。
と中央処理装置の内部ソフトウェア構成とを示す説明図
である。
【図１４】 従来の入出力制御試験システム装置の構成
を示す概念図である。
を示す概念図である。
１ａ 中央処理装置、１ｂ システムバス、２１ａ，３
１ａ，４１ａ，６１ａＣＰＵ（データ出力手段，データ
処理手段）、２１，３１，４１，１２１，１４１，１６
１ 入出力制御装置、２２，８２，１２２ ＣＰＵイン
ターフェース用ファームウェア、２３，１１１ ＣＰＵ
インターフェース模擬ファームウェア、２４，５６，８
３，１２４ 入出力制御用ファームウェア、２５，５
７，８４，１４４ 周辺装置コントロールファームウェ
ア、２６ 周辺装置、２７，６３，８５，１２６，１４
６ スイッチ（切替手段）、３２，６２ 周辺装置コン
トロール模擬ファームウェア、５１，８１ 第１の入出
力制御装置、５１ａ，５４ａ，８１ａ，９１ａ ＣＰＵ
（装置間データ制御手段，データ出力手段）、５３ＣＰ
Ｕ処理模擬ファームウェア、５４，９１ 第２の入出力
制御装置、７２アプリケーションプログラム、９３，１
４５ 周辺装置模擬ファームウェア、１０５ システム
バスアドレス空間、１２１ａ，１４１ａ ＣＰＵ（プロ
グラム間制御手段，データ出力手段）、１２３ ＣＰＵ
模擬ファームウェア（模擬ファームウェア）、１４８
入出力制御装置内メモリ（メモリ空間）、１６１ａ Ｃ
ＰＵ（スイッチフラグ設定手段）、１６８ メモリ（入
出力制御装置内のメモリ）、１６９ スイッチフラグ領
域。
１ａ，４１ａ，６１ａＣＰＵ（データ出力手段，データ
処理手段）、２１，３１，４１，１２１，１４１，１６
１ 入出力制御装置、２２，８２，１２２ ＣＰＵイン
ターフェース用ファームウェア、２３，１１１ ＣＰＵ
インターフェース模擬ファームウェア、２４，５６，８
３，１２４ 入出力制御用ファームウェア、２５，５
７，８４，１４４ 周辺装置コントロールファームウェ
ア、２６ 周辺装置、２７，６３，８５，１２６，１４
６ スイッチ（切替手段）、３２，６２ 周辺装置コン
トロール模擬ファームウェア、５１，８１ 第１の入出
力制御装置、５１ａ，５４ａ，８１ａ，９１ａ ＣＰＵ
（装置間データ制御手段，データ出力手段）、５３ＣＰ
Ｕ処理模擬ファームウェア、５４，９１ 第２の入出力
制御装置、７２アプリケーションプログラム、９３，１
４５ 周辺装置模擬ファームウェア、１０５ システム
バスアドレス空間、１２１ａ，１４１ａ ＣＰＵ（プロ
グラム間制御手段，データ出力手段）、１２３ ＣＰＵ
模擬ファームウェア（模擬ファームウェア）、１４８
入出力制御装置内メモリ（メモリ空間）、１６１ａ Ｃ
ＰＵ（スイッチフラグ設定手段）、１６８ メモリ（入
出力制御装置内のメモリ）、１６９ スイッチフラグ領
域。
Claims (10)
- 【請求項１】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、前記中央処理装置との間のインターフェース処理動
作を含み前記中央処理装置内の処理を模擬するＣＰＵイ
ンターフェース模擬ファームウェアと、前記中央処理装
置へシステムバスを介して接続するためのＣＰＵインタ
ーフェース用ファームウェアと前記ＣＰＵインターフェ
ース模擬ファームウェアとの切り替えを行うための切替
手段と、前記ＣＰＵインターフェース模擬ファームウェ
アと自入出力制御装置をコントロールするための入出力
制御用ファームウェアとの間でデータ授受を行うデータ
処理手段と、該データ処理手段により授受されるデータ
を出力するデータ出力手段と、前記周辺装置を制御する
ための周辺装置コントロールファームウェアとを備えて
いることを特徴とする入出力制御試験システム装置。 - 【請求項２】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、前記中央処理装置へシステムバスを介して接続する
ためのＣＰＵインターフェース用ファームウェアと、前
記周辺装置に対する制御処理を模擬する周辺装置コント
ロール模擬ファームウェアと、前記周辺装置を制御する
ための周辺装置コントロールファームウェアと前記周辺
装置コントロール模擬ファームウェアとの切り替えを行
うための切替手段と、前記周辺装置コントロール模擬フ
ァームウェアと自入出力制御装置をコントロールするた
めの入出力制御用ファームウェアとの間でデータ授受を
行うデータ処理手段と、該データ処理手段により授受さ
れるデータを出力するデータ出力手段とを備えているこ
とを特徴とする入出力制御試験システム装置。 - 【請求項３】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、前記中央処理装置との間のインターフェース処理動
作を含み前記中央処理装置内の処理を模擬するＣＰＵイ
ンターフェース模擬ファームウェアと、前記周辺装置に
対する制御処理を模擬する周辺装置コントロール模擬フ
ァームウェアと、自入出力制御装置をコントロールする
ための入出力制御用ファームウェアと、前記中央処理装
置へシステムバスを介して接続するためのＣＰＵインタ
ーフェース用ファームウェアと前記ＣＰＵインターフェ
ース模擬ファームウェアとの切り替えを行うと共に、前
記周辺装置を制御するための周辺装置コントロールファ
ームウェアと前記周辺装置コントロール模擬ファームウ
ェアとの切り替えを行う切替手段と、前記入出力制御用
ファームウェアと前記ＣＰＵインターフェース模擬ファ
ームウェアと前記周辺装置コントロール模擬ファームウ
ェアとの間でデータ授受を行うデータ処理手段と、該デ
ータ処理手段により授受されるデータを出力するデータ
出力手段とを備えていることを特徴とする入出力制御試
験システム装置。 - 【請求項４】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、入出力制御に対し中央処理装置が行う処理を模擬す
るＣＰＵ処理模擬ファームウェアと該ＣＰＵ処理模擬フ
ァームウェアを起動するための起動手段とを実装した第
１の入出力制御装置と、該第１の入出力制御装置へシス
テムバスを介して接続するためのＣＰＵインターフェー
ス用ファームウェアと、自入出力制御装置をコントロー
ルするための入出力制御用ファームウェアを実装した第
２の入出力制御装置と、前記入出力制御装置間で前記シ
ステムバスを介してデータ授受を行う装置間データ制御
手段と、該装置間データ制御手段により授受されたデー
タを出力するデータ出力手段と、前記周辺装置を制御す
るための周辺装置コントロールファームウェアとを備え
ていることを特徴とする入出力制御試験システム装置。 - 【請求項５】 前記第２の入出力制御装置は、周辺装置
内の処理を模擬する周辺装置コントロール模擬ファーム
ウェアと、周辺装置をコントロールする周辺装置制御フ
ァームウェアと前記周辺装置コントロール模擬ファーム
ウェアとの切り替えを行う切替手段と、前記周辺装置コ
ントロール模擬ファームウェアと前記入出力制御用ファ
ームウェアとの間でデータ授受を行うデータ処理手段と
を備えていることを特徴とする請求項４記載の入出力制
御試験システム装置。 - 【請求項６】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、中央処理装置の入出力制御装置に対するアプリケー
ションプログラムとのデータ授受を行うためのＣＰＵイ
ンターフェース用ファームウェアと、自入出力制御装置
を制御するための入出力制御用ファームウェアと、周辺
装置コントロール用の周辺装置コントロールファームウ
ェアと、該周辺装置コントロールファームウェアがアク
セスするＩ／Ｏ空間を疑似するシステムバスアドレス空
間へ切り替えを行うための切替手段を備えた第１の入出
力制御装置と、前記周辺装置内の処理を模擬する周辺装
置模擬ファームウェアが実装されシステムバスに接続さ
れている第２の入出力制御装置と、前記システムバスア
ドレス空間を使用して前記入出力制御装置の間で前記シ
ステムバスを介してデータ授受を行うための装置間デー
タ制御手段と、該装置間データ制御手段により授受され
るデータを表示し、あるいは加工するためのデータ出力
手段とを備えていることを特徴とする入出力制御試験シ
ステム装置。 - 【請求項７】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、中央処理装置における入出力制御装置に対する制御
動作を模擬するＣＰＵインターフェース模擬ファームウ
ェアと、周辺装置コントロール用の周辺装置コントロー
ルファームウェアがアクセスするＩ／Ｏ空間を疑似する
システムバスアドレス空間へ切り替えを行い、また前記
ＣＰＵインターフェース模擬ファームウェアと中央処理
装置に対しインターフェースを行うＣＰＵインターフェ
ース用ファームウェアとの間の切り替えを行うための切
替手段と、自入出力制御装置をコントロールするための
入出力制御用ファームウェアとを備えた第１の入出力制
御装置と、前記周辺装置内の処理を模擬する周辺装置模
擬ファームウェアが実装されシステムバスに接続されて
いる第２の入出力制御装置と、前記システムバスアドレ
ス空間を使用して前記入出力制御装置の間で前記システ
ムバスを介してデータ授受を行うための装置間データ制
御手段と、該装置間データ制御手段により授受されるデ
ータを表示し、あるいは加工するためのデータ出力手段
とを備えていることを特徴とする入出力制御試験システ
ム装置。 - 【請求項８】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、自入出力制御装置をコントロールするための入出力
制御用ファームウェアと、システムバスを介して前記中
央処理装置と通信を行うためのシステムバスアドレス空
間をアクセスして前記中央処理装置の処理を模擬する模
擬ファームウェアと、前記中央処理装置との間のインタ
ーフェースを行うためのＣＰＵインターフェース用ファ
ームウェアと前記模擬ファームウェアとを共に起動させ
るための起動手段と、該起動手段によって前記模擬ファ
ームウェアを起動することにより、前記ＣＰＵインター
フェース用ファームウェアとの間で前記システムバスア
ドレス空間を使用してデータ授受を行うプログラム間制
御手段と、該プログラム間制御手段により授受されるデ
ータを表示し、あるいは加工するためのデータ出力手段
とを備えていることを特徴とする入出力制御試験システ
ム装置。 - 【請求項９】 所定の演算および制御を行う中央処理装
置からの信号を基に補助記憶装置やプリンタ等の周辺装
置との間でデータの授受を行うための入出力制御装置の
入出力試験を行う入出力制御試験システム装置におい
て、自入出力制御装置をコントロールするための入出力
制御用ファームウェアと、周辺装置の処理を模擬する周
辺装置模擬ファームウェアと、周辺装置コントロール用
の周辺装置コントロールファームウェアがアクセスする
Ｉ／Ｏ空間を、疑似的に入出力制御装置内のメモリ空間
に切り替えると共に周辺装置コントロールファームウェ
アと前記周辺装置模擬ファームウェアとを共に起動させ
る切替手段と、該切替手段により切り換えられた前記メ
モリ空間をアクセスして前記周辺装置の処理を模擬する
周辺装置模擬ファームウェアと前記周辺装置コントロー
ルファームウェアとの間でデータ授受を行うプログラム
間制御手段と、該プログラム間制御手段により授受され
るデータを表示し、あるいは加工するためのデータ出力
手段とを備えていることを特徴とする入出力制御試験シ
ステム装置。 - 【請求項１０】 前記切替手段は、前記入出力制御装置
内のメモリ上に設けられたスイッチフラグ領域と、該ス
イッチフラグ領域へスイッチフラグを設定するスイッチ
フラグ設定手段と、該スイッチフラグ設定手段により設
定されたスイッチフラグを基に切り替えあるいはファー
ムウェアの起動を行うソフトウェアスイッチであること
を特徴とする請求項１から請求項９までの内のいずれか
１項記載の入出力制御試験システム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7142271A JPH08335201A (ja) | 1995-06-08 | 1995-06-08 | 入出力制御試験システム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7142271A JPH08335201A (ja) | 1995-06-08 | 1995-06-08 | 入出力制御試験システム装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335201A true JPH08335201A (ja) | 1996-12-17 |
Family
ID=15311476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7142271A Pending JPH08335201A (ja) | 1995-06-08 | 1995-06-08 | 入出力制御試験システム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335201A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009506426A (ja) * | 2005-08-23 | 2009-02-12 | ムーア コンピューター コンサルタンツ インコーポレイテッド | オペレーティングシステムに対する周辺装置の接続 |
| JP2011248797A (ja) * | 2010-05-31 | 2011-12-08 | Icom Inc | 電子機器および電子機器の制御装置 |
| US8346981B2 (en) | 2005-08-23 | 2013-01-01 | Mcci Corporation | Connection of peripherals to operating systems |
| JP2013196328A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 情報処理システム |
-
1995
- 1995-06-08 JP JP7142271A patent/JPH08335201A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009506426A (ja) * | 2005-08-23 | 2009-02-12 | ムーア コンピューター コンサルタンツ インコーポレイテッド | オペレーティングシステムに対する周辺装置の接続 |
| US8346981B2 (en) | 2005-08-23 | 2013-01-01 | Mcci Corporation | Connection of peripherals to operating systems |
| JP2011248797A (ja) * | 2010-05-31 | 2011-12-08 | Icom Inc | 電子機器および電子機器の制御装置 |
| JP2013196328A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090013092A1 (en) | Method for virtual COM port modbus gateway ethernet I/O | |
| JP2001156872A (ja) | 通信プロトコル変換システム、モニタ装置 | |
| JPH08335201A (ja) | 入出力制御試験システム装置 | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| US6272454B1 (en) | Debugging and cosimulation method for wide band switch firmware | |
| CN110309056B (zh) | 一种用于软件输入输出功能测试的跨平台模拟系统 | |
| JP2000163456A (ja) | 論理検証方法 | |
| JPH1173210A (ja) | エミュレーション方法およびエミュレータ装置 | |
| KR20080013528A (ko) | 통합 프로토타이핑 방법 | |
| JP2002366384A (ja) | エミュレータ及びプロセッサーの整合装置 | |
| JP4479131B2 (ja) | 制御装置 | |
| CN105740109A (zh) | 接口信号一致性测试方法和系统 | |
| JP2003177937A (ja) | エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法 | |
| JPH10283004A (ja) | プログラマブル表示装置 | |
| JP3085730B2 (ja) | 複合ｃｐｕシステムの並列シミュレーション方式 | |
| JP3672758B2 (ja) | デバッグ支援装置 | |
| JPH0962537A (ja) | 表示装置の動作確認用シミュレーション装置 | |
| CN113791854A (zh) | 一种远程协助的装置和系统 | |
| JPH0196725A (ja) | マルチウインドウ制御装置 | |
| JPH02127723A (ja) | データ端末装置 | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| CN116974945A (zh) | 一种基于qemu仿真的硬件调试系统及调试方法 | |
| CN117349104A (zh) | 调试方法、装置、设备及介质 | |
| CN115454754A (zh) | 仿真系统硬件架构平台及目标软件的仿真测试方法 | |
| CN113377598A (zh) | 用于故障模拟的系统、方法、电子设备及存储介质 |