JP4479131B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP4479131B2
JP4479131B2 JP2001194328A JP2001194328A JP4479131B2 JP 4479131 B2 JP4479131 B2 JP 4479131B2 JP 2001194328 A JP2001194328 A JP 2001194328A JP 2001194328 A JP2001194328 A JP 2001194328A JP 4479131 B2 JP4479131 B2 JP 4479131B2
Authority
JP
Japan
Prior art keywords
machine
control unit
data
board
personal computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001194328A
Other languages
English (en)
Other versions
JP2003015706A (ja
Inventor
亨 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001194328A priority Critical patent/JP4479131B2/ja
Publication of JP2003015706A publication Critical patent/JP2003015706A/ja
Application granted granted Critical
Publication of JP4479131B2 publication Critical patent/JP4479131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【発明の属する技術分野】
この発明は主に工作機械の制御を行なう制御装置に関するものである。
【従来の技術】
一般的に、工作機械の制御装置に搭載するシステムプログラムの開発での確認作業は、図8に示すように、パソコン101等で作成したプログラムを実際の工作機械103や工作機械から駆動部の構成を除いて簡易的な入出力を可能としたシミュレーションスタンド104に取り付けられた状態の制御装置(以下、NC制御部)102で動作確認する方法が主流であった。
【0001】
図9は、この方法でプログラムの作成から動作確認をするまでの各装置間での処理を示している。まず、S/W開発者が、機械制御(以下、PLC)開発用プログラム105及びNCシステム開発用プログラム106とがインストールされているパソコン101を使って、PLC実行プログラム及びNCシステム実行プログラムを作成し、記憶媒体に一旦保存する。
【0002】
保存されたデータの内、PLC実行プログラムはシリアル通信107を用いてNC制御部102のIO制御インタフェース部108経由でPLC処理用メモリ109へ転送される。一方、NCシステム実行プログラムはシリアル通信110により専用ROMライタ装置111に転送され、ROM112に書き込まれ、NC制御部102に実装される。
【0003】
この状態からNC制御部102でPLC実行プログラムを起動させると、PLC制御部113で演算され、演算結果のデータを機械IO通信部114から機械データインタフェース部115に転送される。
【0004】
機械データインタフェース部115は、図10に示すようにNC制御部102から受信した機械出力データを機械IO通信コントローラ116、機械出力インタフェース回路117を介して複数の機械出力データとして工作機械103に出力し、逆に工作機械103の外部モジュールから出力される複数の機械入力データを受け取り、機械入力インタフェース回路118、機械IO通信コントローラ116を介して定期的にデータをNC制御部102に送信する。これにより実際の動作をもとにプログラムの正誤を確認できる。
【0005】
このように従来のプログラム開発では、プログラム開発をする装置と動作確認を行なう実機とが別々であるため、作成されたプログラムの実機上へのダウンロードや不具合箇所修正作業に伴うS/W開発者のパソコンと実機との行き来に非常に時間を費やされる点が問題視されていた。
【0006】
これに対し、特開平5−46436号公報では複数の周辺制御装置を制御する中央制御装置の制御ソフトウェアを開発する上で、開発機上で実設備における動作確認を行なえるようにするため、周辺制御装置の機能を仮想化している。
【0007】
【発明が解決しようとする課題】
しかし、このようにソフトウェアで仮想的処理を行なうには、作成したプログラムがI/O命令を仮想I/O空間に対する書き込みで代用するように修正する必要があるため、プログラム動作確認後に再度この点を修正し直す必要があるという問題があった。
本発明はかかる課題を解決するためになされたもので、簡便な手段でプログラム作成から動作確認までを行なえる装置を提供することを目的とする。
【0008】
本発明にかかる制御装置は、プログラムを作成するとともに、入力手段により入力される入力情報に基づき機械入力データを生成する制御手段と、前記機械入力データに基づき前記プログラムを実行して機械出力データを生成する制御部模擬基板と、前記制御手段との間でバスを介して前記機械入力データの受信および前記機械出力データの送信を行うとともに、前記制御部模擬基板との間で機械IO通信手段を介して前記機械入力データの送信および前記機械出力データの受信を行う機械入出力模擬基板と、を有する。
【0009】
また、第一の基板及び第二の基板は、パソコンと接続可能なパソコン標準バスを有する。
【0010】
さらに、第一の基板及び第二の基板は、パソコン電源からの電力供給と外部からの電力供給とを切換える切換手段を有する。
【0011】
【発明の実施の形態】
実施の形態1.
図1は本発明によるパソコンを使用した制御装置の概略図、図2はパソコンの内部構成を記したブロック図である。図中、パソコン1は汎用のパーソナルコンピュータであって、第一の基板である制御部模擬基板2及び第二の基板である機械入出力模擬基板3は、パソコンのサポートする標準バスのインタフェースを備えており、パソコンバス4上に実装されパソコン制御部5と信号を送受信する。そのため、制御部模擬基板2及び機械入出力模擬基板3の基板形状および構造はパソコンのサポートする標準バスの規格に準拠したものあるいは互換性が保てる範囲であれば多少形状の異なるものでも良い。
【0012】
図3は御部模擬基板2及び機械入出力模擬基板3の構成を示すブロック図である。図中、制御部模擬基板2は、NC演算及びデータ通信を制御するCPU6と、CPU6がデータを処理する際にデータを保管するCPU処理用メモリ7と、作成されたPLC実行プログラムを演算するPLC制御部10と、PLC制御部で演算する際にデータを保管するPLC処理用メモリ11と、機械入出力基板3とデータを送受信する機械IO通信部12と、パソコンバス4と接続され2ポートメモリ9とパソコン制御部5との間でのデータの送受信を中継するパソコンバスインターフェース部8と、IO制御インタフェース部13と、駆動系シミュレーション部14とを有している。
【0013】
これらの制御回路構成およびデバイスは実際に工作機械に実装されているものと同等であり、アドレスマップなどS/Wから見たシステムのマッピングも実際の工作機械と同等である。
【0014】
また、機械入出力模擬基板3は、データ通信を制御するCPU15と、CPU15がデータを処理する際にデータを保管するCPU処理用メモリ16と、制御部模擬基板2と機械データを送受信する機械IO通信部17と、パソコンバス4と接続され2ポートメモリ19とパソコン制御部5との間でのデータの送受信を中継するパソコンバスインターフェース部18と、通信プログラムを格納するROM20とを有している。
【0015】
図4はプログラムを作成してからのパソコン1内での制御部模擬基板2の各実行プログラムの処理順序である。まず、S/W開発者はこのプログラム開発装置のパソコン機能にインストールされているPLC開発用プログラムとNCシステム開発用プログラムを利用してPLC実行プログラム及びNCシステム実行プログラムを作成し記憶媒体に保存する。
【0016】
次いで、動作確認の対象となる各実行プログラムは、パソコン制御部5からの指令により記憶媒体からパソコンバス4経由で制御部模擬基板2のパソコンバスインターフェース部8を通って2ポートメモリ9へ転送される。制御部模擬基板2のCPU6は2ポートメモリ9上に転送されたプログラムを解読し、NCシステム実行プログラムをCPU処理用メモリ7に展開し、PLC実行プログラムをPLC処理用メモリ11に展開する。このように各実行プログラムが展開されたあと、NCシステム実行プログラムから実行を開始し、引き続きPLC実行プログラムを実行する。
【0017】
図5は制御部模擬基板2のPLC制御部で演算された機械IOデータの流れを機械入出力模擬基板3での流れを中心に示している。PLC実行プログラムは、今までは、工作機械から出力される機械データをもとにして動作するものであったが、ここでは、実際の工作機械あるいは機械入出力模擬テスターなどの周辺機器から送信してもらっていた機械データを、機械入出力模擬基板3から出力されるデータで代用している。
【0018】
図中、PLC制御部10はPLC処理用メモリ11に展開されたPLC実行プログラムをもとに機械データを演算する。次いで、CPU6は演算された機械データをPLC処理用メモリ11から機械IO通信部12へ転送し、制御部模擬基板2と機械入出力模擬基板3との間を接続するシリアル通信線を介して機械入出力模擬基板3上の機械IO通信部17へ転送する。機械入出力模擬基板3上のCPU15は機械IO通信部17上の機械データを読み出し、2ポートメモリ19へ転送する。一方、パソコン制御部5上で動作する機械入出力シミュレーションプログラムは、パソコンバス4に接続されているパソコンバスインターフェース部18を介して2ポートメモリ19上の機械データを取り込み、パソコンモニターにS/W開発者が認識できる形に変換し出力する。
【0019】
機械側からの入力情報は、S/W開発者によりパソコンのキーボードやマウスなどの入力機器から模擬的に入力され、機械入出力シミュレーションプログラムによって機械入力データとして変換され、パソコンバス4から機械入出力模擬基板3のパソコンバスインターフェース部18を経由して2ポートメモリ19へ転送される。機械入出力模擬基板3上のCPU15は2ポートメモリ19に書きこまれた機械入力データを機械IO通信部17へ転送し、シリアル通信線を経由して制御部模擬基板2の機械IO通信部12へ転送する。制御部模擬基板2上のCPU6は機械IO通信部12に転送されてきた機械入力データをPLC処理用メモリ11へ転送し、PLC制御部10がその機械入力データをもとにPLC実行プログラムを実行して、新たに機械出力データを生成する。生成された機械出力データは再び上述のシーケンスに従い制御部模擬基板2から機械入出力模擬基板3の間を転送され処理される、というサイクルを繰り返す。
【0020】
本サイクルを繰り返すなかでS/W開発者は、模擬的に与える機械入力データとそのデータをもとに制御部模擬基板2が転送してくる機械出力データをパソコンモニターで確認しながら作成されたプログラムの動作検証を容易に行なうことが可能となる。
【0021】
また、パソコンの標準バスの規格に沿うものを使用するため、汎用型のパソコンに基板を装着するだけで装置の用意ができるので、作業が簡易化されるとともに、省スペースで開発可能である。
【0022】
実施の形態2.
この発明の実施の形態2について図6を基に説明する。なお、実施の形態1と同様の構成、機能については同一の番号を付し、説明を省略する。また、複数枚の基板を並べた場合に、1枚目と同一の基板については1枚目の付番の後にaを付けることで区別しており、同一の機能である。
図6は複数の制御部模擬基板2がパソコンバス4上に実装され、互いの持ち得る各種データを共有する場合の処理の流れを示す。ここで2台の制御部模擬基板2と2aと機械入出力模擬基板3と3aを例とし、以下に動作を示す。
【0023】
同一のパソコンバス4上に実装された制御部模擬基板2、2aにおいてそれぞれが独自の機械入出力模擬基板3、3aと接続されている。この際、パソコンのバススロットの許す限り同一のパソコン上ですべての基板を実装することが可能であるが、パソコンのサポートするバススロットよりも多い数の制御部模擬基板および機械入出力模擬基板を実装する場合はパソコンは複数台にまたがっても良い。但し、制御部模擬基板2、2a同士は同一パソコンのバス上に実装されるものとする。
【0024】
制御部模擬基板2上のCPU6がCPU処理用メモリ7で算出したデータ、あるいはシリアル通信線で接続される機械入出力模擬基板3上のCPU15が演算実行し出力した機械出力データなどの各種データを2ポートメモリ9に対して書きこむ。制御部模擬基板2aのCPU6aは制御部模擬基板2の2ポートメモリ9上のデータをパソコンバス4を経由して読み出す。この際、パソコンバスがPCIバスのようにバスマスタ/スレーブ機能をサポートしている場合、制御部模擬基板2a上のCPU6aはパソコンバスインタフェース部8a上にマッピングされたメモリ領域をアクセスすることにより能動的に制御部模擬基板2のパソコンバスインタフェース部8を介して2ポートメモリ9上のデータを読み出すことができる。
【0025】
同様に制御部模擬基板2a上の演算処理された各種データも制御部模擬基板2a上の2ポートメモリ9aに書きこむことで、制御部模擬基板2から能動的に読み出しが可能となりデータの利用が可能となる。なお、この共有されるデータは制御部模擬基板2上で動作するNCシステム実行プログラムにおいて、ある特定の処理が完了した時点でハンドシェイクに用いるフラグデータであっても良い。
【0026】
以上のように複数枚の基板を実装することで、一台のパソコンで複数台の制御装置について動作確認が可能となる。
【0027】
実施の形態3.
この実施の形態では、制御部模擬基板および機械入出力模擬基板を搭載することによりパソコンの本来の電源供給量を超えて必要となる場合の対応手段について図7を基に説明する。
【0028】
図7(a)中、制御部模擬基板2、2aおよび機械入出力模擬基板3、3aは、パソコンバスインタフェース部8、8a、18、18aを介してパソコンバス4と接続され、このパソコンバス4から電力も供給される。また、制御部模擬基板2、2aおよび機械入出力模擬基板3、3aには、電源ラインの切換を行なう電源ライン切換回路21があり、パソコンバス4から電源ライン切換回路21へ電力を供給するパソコン側電源供給ライン23と、外部電源供給ユニット24からの電力を受ける別系統の外部電源側供給ライン25とを有している。
【0029】
このような、回路を有することで、パソコンに実装される各種基板の枚数により必要とされる電源容量の総和がパソコンの供給可能な電源容量を越えてしまう場合には、図7の電源ライン切換回路21外部電源供給側に切換えることで外部電源供給ユニット24からの電力供給を有効にし、パソコン電源供給ライン23を回路的に分断する。
【0030】
このように図7(a)では電源ライン切換回路21を機械的な切換スイッチとしているが、図7(b)に示すように、パソコンに接続されるキーボードやマウスによりパソコン制御部上で動作する接点切換用プログラムを設け、このプログラムを起動することでバスインタフェース部8、8a、18、18a回路内にサポートされているIOポートの電源切換設定ビット26をONすることにより電源ライン切換回路22のゲートを制御し、電源ラインを切換えてもよい。
【0031】
以上のようにすることで、パソコンに基板を実装して電力不足となっても、外部から電力を供給できるため、多数枚の基板を並設でき処理能力が向上する。
【0032】
【発明の効果】
プログラムを解読してプログラムを実行しデータを演算する機能を有する第一の基板と、
第一の基板と接続され、データをもとにシミュレーションを行なう第二の基板とを有するので、
作成されたプログラムの動作検証を容易に行なうことが可能となる。
【0033】
また、第一の基板及び第二の基板は、パソコンと接続可能なパソコン標準バスを有するので、
汎用型のパソコンに基板を装着するだけで装置の用意ができ、作業が簡易化されるとともに、省スペースで開発可能である。
【0034】
さらに、第一の基板及び第二の基板は、パソコン電源からの電力供給と外部からの電力供給とを切換える切換手段を有するので、
多数枚の基板を並設でき処理能力が向上する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1におけるパソコンの概略図である。
【図2】 この発明の実施の形態1におけるパソコンの構成を示すブロック図である。
【図3】 この発明の実施の形態1における制御部模擬基板及び機械入出力模擬基板の構成を示すブロック図である。
【図4】 この発明の実施の形態1における制御部模擬基板での処理の流れを示すブロック図である。
【図5】 この発明の実施の形態1における機械入出力模擬基板での処理の流れを示すブロック図である。
【図6】 この発明の実施の形態2における複数の制御部模擬基板及び機械入出力模擬基板を配置した構成を示すブロック図である。
【図7】 この発明の実施の形態3における外部電源切換機構を示すブロック図である。
【図8】 従来のプログラム開発装置のシステムである。
【図9】 従来のプログラム開発から確認までの処理の流れを示すブロック図である。
【図10】 従来の機械データインターフェース部の構成を示す概略図である。
【符号の説明】
1 パソコン、 2 制御部模擬基板、 3 機械入出力模擬基板、 4 パソコンバス、 5 パソコン制御部、 6 CPU、 7 CPU処理用メモリ、 8 パソコンバスインターフェース部、 9 2ポートメモリ、 10 PLC制御部、 11 PLC処理用メモリ、 12 機械IO通信部、 13 IO制御インタフェース部、 14 駆動系シミュレーション部、 15 CPU、 16 CPU処理用メモリ、 17 機械IO通信部、 18 パソコンバスインターフェース部、 19 2ポートメモリ、 20 ROM、 21 電源ライン切換回路、 22 電源ライン切換回路、 23 パソコン側電源供給ライン、 24 外部電源供給ユニット、 25 外部電源側供給ライン、 26 電源切換設定ビット、 27 ゲート。

Claims (5)

  1. プログラムを作成するとともに、入力手段により入力される入力情報に基づき機械入力データを生成する制御手段と、
    前記機械入力データに基づき前記プログラムを実行して機械出力データを生成する制御部模擬基板と、
    前記制御手段との間でバスを介して前記機械入力データの受信および前記機械出力データの送信を行うとともに、前記制御部模擬基板との間で機械IO通信手段を介して前記機械入力データの送信および前記機械出力データの受信を行う機械入出力模擬基板と、
    を有する制御装置。
  2. 前記制御部模擬基板は、前記プログラムを前記制御手段から前記バスを介して受信することを特徴とする請求項1記載の制御装置。
  3. 前記制御手段は、前記入力情報と、前記機械入出力模擬基板から受信する前記機械出力データとを、表示手段に表示させることを特徴とする請求項1または2記載の制御装置。
  4. 前記機械入出力模擬基板及び前記制御部模擬基板は、パソコンと接続可能なパソコン標準バスを有することを特徴とする請求項1〜3のいずれか記載の制御装置。
  5. 前記機械入出力模擬基板及び前記制御部模擬基板は、パソコン電源からの電力供給と外部からの電力供給とを切換える切換手段を有することを特徴とする請求項1〜4のいずれか記載の制御装置。
JP2001194328A 2001-06-27 2001-06-27 制御装置 Expired - Fee Related JP4479131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194328A JP4479131B2 (ja) 2001-06-27 2001-06-27 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194328A JP4479131B2 (ja) 2001-06-27 2001-06-27 制御装置

Publications (2)

Publication Number Publication Date
JP2003015706A JP2003015706A (ja) 2003-01-17
JP4479131B2 true JP4479131B2 (ja) 2010-06-09

Family

ID=19032482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194328A Expired - Fee Related JP4479131B2 (ja) 2001-06-27 2001-06-27 制御装置

Country Status (1)

Country Link
JP (1) JP4479131B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815927B2 (ja) * 2005-07-27 2011-11-16 ソニー株式会社 表示装置、メニュー表示方法、メニュー表示方法のプログラム及びメニュー表示方法のプログラムを記録した記録媒体
CN102339020A (zh) * 2011-07-08 2012-02-01 北京航空航天大学 一种使用伺服现场总线通信的机床运动动态图形仿真系统
JP5727528B2 (ja) * 2013-01-30 2015-06-03 ファナック株式会社 ロボットプログラムによりシミュレーションを行うシミュレーション装置

Also Published As

Publication number Publication date
JP2003015706A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
JP7189383B1 (ja) 検証システムおよび検証方法
JPH0283601A (ja) プログラマブル・コントローラ
US5287515A (en) Cross-software development/maintenance system
JP2001156872A (ja) 通信プロトコル変換システム、モニタ装置
JP2000138726A (ja) データ処理装置
JP4479131B2 (ja) 制御装置
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
CN100541468C (zh) 系统管理总线从属装置的从属地址扫描装置及其方法
JP4589255B2 (ja) ハードウェア/ソフトウェア協調検証装置
CN207882888U (zh) 一种板载SPI Flash的烧写系统
JP2002006910A (ja) 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法
CN114443545B (zh) 一种接口拓展方法、装置、管理系统和相关设备
JP3672758B2 (ja) デバッグ支援装置
JP2584903B2 (ja) 外部装置制御方式
JPH10240315A (ja) プログラマブルロジック調節器
JP3265284B2 (ja) エミュレータ
JPH1040133A (ja) ソフトウェアシミュレータ
CN114281036A (zh) 工业总线主站接口卡、主站控制器及系统
JP2005084820A (ja) 入出力装置の模擬機能を備えた制御装置
JPS6054009A (ja) バス接続型プログラマブルコントロ−ラ
JP2000222008A (ja) プログラマブルコントローラi/oユニットデバッグ装置
JP2001188744A (ja) マイクロコンピュータ装置
JP2002215418A (ja) 協調シミュレーションによる論理検証装置
JP2006331147A (ja) マイクロコンピュータ、並びに、デバッグシステム及び方法
TW200929980A (en) Modularized server and processor module and method for controlling MAC address thereof

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees