JP2000222008A - プログラマブルコントローラｉ／ｏユニットデバッグ装置 - Google Patents

Abstract

(57)【要約】 【課題】 Ｉ／Ｏユニット内に特別な開発支援装置やシ
リアル通信装置などのハードウェアを使用せずにマイク
ロプロセッサのプログラムデバッグが可能であり、また
不具合が発生した場合でもプログラムの実行状態でＭＰ
Ｕ内部の動作確認が可能であるなどの改良にある。 【解決手段】 メインＣＰＵユニットの内部にＣＰＵ
と、シリアル通信ポートと、バスインタフェースとを設
け、Ｉ／Ｏユニットの内部にＭＰＵと、ＭＰＵとＣＰＵ
とを接続するためのデュアルポートＲＡＭと、バスイン
タフェースとを設け、プログラミングコンソールからＩ
／Ｏユニット内部ＭＰＵのプログラムの実行制御および
確認をするためのＭＰＵデバッグ手段を、前記バスイン
タフェースとデュアルポートＲＡＭとメインＣＰＵユニ
ットを経由するよう構成したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロプロセッサ
制御に使用されるプログラムデバッグ装置に関するもの
である。

【０００２】

【従来の技術】マイクロプロセッサを使用した制御用プ
ログラムを開発する場合、プログラム開発支援装置を使
用するのが一般的である。この場合、開発支援装置の機
能を利用してプログラムの開発、試験及び検証が可能で
あるのでＩ／Ｏユニットのハードウェア回路設計は必要
な機能のみ考慮し、試験のための機能については特別に
考慮しなくともよかったが、開発終了後、プログラムに
不具合が生じた場合、前記プログラム開発支援用装置に
より不具合箇所を調査解析し、再び読出専用メモリに書
込み、搭載する必要があった。特に小規模Ｉ／Ｏユニッ
トの場合はプリント基板実装面積が小さく、プログラム
開発支援用装置の接続すら困難なこともあり、限られた
Ｉ／Ｏポートを使用してプログラム動作の確認のための
手段を構築することもできるが、Ｉ／Ｏユニット毎に別
々に開発せざるをえず非効率的なことであった。

【０００３】

【発明が解決しようとする課題】前記マイクロプロセッ
サシステムにおいて、制御プログラムを開発し、制御動
作を確認するためにはプログラム開発支援装置を必要と
しているが、小規模Ｉ／Ｏユニットの場合は開発支援装
置を接続することが不可能な場合がある。また開発支援
装置を接続することにより、プログラム実行確認の環境
が変ってしまい、実際の使用環境と同一にはならない場
合が多くある。またプログラムデバッグ装置を内蔵する
場合、このための専用Ｉ／Ｏポートをあらかじめハード
ウェア設計段階からいれておく必要があるが、通常は使
用することもなく、必要のないハードウェアを内蔵して
おくのは製品のコストを上げるものであり、また資源の
無駄にもなる。本発明は上述した点に鑑みて創案された
もので、その目的とするところは、これらの欠点をプロ
グラマブルコントローラＩ／Ｏユニットデバッグ装置を
提供することにある。

【０００４】

【課題を解決するための手段】つまり、その目的を達成
するための手段は、メインＣＰＵユニット１と分割され
たＩ／Ｏユニット２とを接続するためにベースユニット
５を使用するプログラマブルコントローラにおいて、メ
インＣＰＵユニット１の内部にＣＰＵ１１と、ＣＰＵ１
１とプログラミングコンソール４を接続するためのシリ
アル通信ポート１５と、ＣＰＵ１１とＩ／Ｏユニット２
とを接続するためのバスインタフェース１６とを設け、
Ｉ／Ｏユニット２の内部にＭＰＵ２１と、ＭＰＵ２１と
ＣＰＵ１１とを接続するためのデュアルポートＲＡＭ２
７と、バスインタフェース２６とを設け、プログラミン
グコンソール４からＩ／Ｏユニット２内部ＭＰＵ２１の
ＭＰＵデバッグ手段３４を、メインＣＰＵユニット１を
経由して提供することを特徴とするプログラマブルコン
トローラＩ／Ｏユニットデバッグ装置である。本発明に
よれば、プログラマブルコントローラにあらかじめハー
ドウェア設計段階から必要としていたハードウェアだけ
でＩ／ＯユニットＭＰＵのデバッグ装置を提供すること
が可能であり、前記課題を解決することができる。以
下、本発明の一実施例を図面に基づいて詳述する。

【０００５】

【発明の実施の形態】図１は本発明の適用ＰＬＣ（プロ
グラマブルロジックコントローラ：以下省略）システム
ブロック全体図で、ベースユニット５に搭載されたメイ
ンＣＰＵユニット１および複数のＩ／Ｏユニット２は電
源ユニット６に供給される電源により外部制御対象機器
３を制御するのが目的である。本システムにおいて外部
制御対象機器３は種々雑多のものがあり、接続方式も色
々な方法があるため、Ｉ／Ｏユニット２の種類も多くな
っており、また使用する数も多くなるのが一般的であ
る。この場合、特に複雑な制御が要求される通信インタ
フェースの場合はＭＰＵを使用したストアードプログラ
ム方式により、外部制御対象機器３とのインタフェース
機能を実行している。

【０００６】図２は本発明の適用ＰＬＣシステムブロッ
ク図主要構成要素詳細図で、以下これについて説明す
る。メインＣＰＵユニット１のＣＰＵ１１は読み出し専
用メモリ（以下ＲＯＭと称する。）ＲＯＭ１４に記憶さ
れたシステムプログラムと、随時書込可能メモリ（以下
ＲＡＭと称する。）ＲＡＭ１３に記憶されたシステム情
報と、ＲＡＭ１２に記憶されたアプリケーションプログ
ラムおよび、アプリケーションデータ情報に基づいてベ
ースユニット５に搭載されたＩ／Ｏユニット２のデュア
ルポートＲＡＭ（以下ＤＰ−ＲＡＭと称する。）ＤＰ−
ＲＡＭ２７へバスインタフェース（以下ＢＵＳ−Ｉ／Ｆ
と称する。）ＢＵＳ−Ｉ／Ｆ１６およびＢＵＳ−Ｉ／Ｆ
２６を通してデータ転送しハンドシェークする。

【０００７】Ｉ／Ｏユニット２のＭＰＵ２１はＲＯＭ２
３に記憶されたＩ／Ｏユニット固定のプログラムと、Ｒ
ＡＭ２２に記憶された一時記憶情報とＤＰ−ＲＡＭ２７
に記憶されたメインＣＰＵユニット１からの制御情報に
基づきＩ／Ｏポート２４を制御し外部制御対象機器を制
御するのが目的である。プログラミングコンソール４は
メインＣＰＵユニット１内のＲＡＭ１２に記憶するアプ
リケーションプログラムおよびアプリケーションデータ
情報をシリアル通信ポート１５を通じて書込／読み込み
作業を実施するためのもので、通常はＲＡＭ１２のアプ
リケーション情報についてのアクセス以外は許可されな
い。

【０００８】これはアプリケーション情報以外のシステ
ム情報を誤って変更すると異常な動作を起こし外部制御
対象機器の動作に異常を来すのを防止するためのもので
ある。メインＣＰＵユニット１のアプリケーションプロ
グラムをデバッグする場合、プログラミングコンソール
４を使用してＲＯＭ１４に記憶されたシステムプログラ
ムおよびＲＡＭ１３に記憶されたシステム情報に基づい
てＣＰＵ１１の管理下でアプリケーションプログラムお
よびアプリケーションデータ情報を変更し、作業をすす
めることにより可能である。

【０００９】Ｉ／Ｏユニット２のプログラムはＲＯＭ２
３に記憶されており、通常は変更することが不可能であ
り、専用の開発支援装置を外部に取り付けデバッグする
か、開発支援装置を使用しないで内部にデバッグ機能を
保有してもＩ／Ｏポート２４経由で外部から制御する方
法がとられていた。

【００１０】図３はＲＯＭ２３のプログラムを専用の開
発支援装置なしにデバッグする場合の本発明による構成
図で、プログラミングコンソール４はメインＣＰＵユニ
ット１のアプリケーションプログラムの開発支援用とし
て使用していたものをハードウェア部分のみを一時的に
利用し、ごく一般的なシリアル通信手段３１を実行して
ＣＰＵユニット１のシリアル通信ポート１５と接続し、
ＣＰＵ１１内のＣＰＵ内接続手段３２を起動操作してＩ
／Ｏユニット２内のＤＰ−ＲＡＭ２７との通信を確保
し、Ｉ／Ｏユニット２内のＩ／Ｏ内接続手段３３によっ
てＤＰ−ＲＡＭ２７とＭＰＵ２１内に内蔵されたＭＰＵ
デバッグ手段３４とを接続するものである。

【００１１】図４はＣＰＵ１１とＭＰＵ２１のメモリマ
ップで、ＣＰＵ１１側のメモリマップ４１のほうがＭＰ
Ｕ２１側のメモリマップ４２より大きいのが一般的であ
るが、ＤＰ−ＲＡＭ２７の部分はいずれの側から見ても
同一のサイズのメモリ空間として共有することが可能と
なる。ＤＰ−ＲＡＭ２７の大部分は本来の目的であるメ
インＣＰＵユニット１からＩ／Ｏユニット２へ転送され
る制御データ領域として利用されるが、ＣＰＵ内接続手
段３２用としては一例として２バイト分およびＩ／Ｏ内
接続手段３３用としては一例として２バイト分を割当て
本機能を提供することに利用している。

【００１２】ここでＣＰＵ１１側のＸ番地メモリはＣＰ
Ｕ１１からＭＰＵ２１へのコマンドデータ転送領域でＣ
ＰＵ１１がコマンド要求する度に書込み、逆にＭＰＵ２
１側はＹ番地メモリとして読み込み、ＣＰＵ１１からの
コマンド要求として認識することが可能である。一方Ｃ
ＰＵ１１側のＸ＋２番地メモリはＭＰＵ２１がコマンド
の実行結果を書込むためのＭＰＵ２１側のＹ＋２番地に
書込んだレスポンスデータをＣＰＵ１１側で読み込むた
めのものである。シリアル通信手段３１はプログラミン
グコンソール４を一時的に一般的なターミナルモードに
するための手順でプログラミングコンソール４のキーボ
ートをキーインした信号がシリアル送信されメインＣＰ
Ｕユニット１のＳ−Ｉ／Ｏ１５に伝達され、逆にシリア
ル通信ポート１５から送信されたシリアル信号はプログ
ラミングコンソール４の画面に表示されるだけのもので
特別な機能はもっていない。

【００１３】図６はＣＰＵ１１に内蔵されるＣＰＵ内接
続手段３２に関するプログラムのフローチャートでプロ
グラミングコンソール４からのシリアル通信手段３１か
らの特別に決めたフォーマットに基づいて起動される。
図５はプログラミングコンソール４の画面上に表れたコ
マンド文字列の一例でプロンプト”＞”５１はＣＰＵ１
１に搭載されたマルチタスクモニタからのコマンド受け
付け準備信号で操作者はこれに基づき以下のコマンド文
字列を入力する。

【００１４】”８０３ＦＦＣ”５２はＣＰＵ１１からの
アドレスＸの実アドレスを表し、”，”５３は区切り記
号を表し、”８０３ＦＦＥ”５４はＣＰＵ１１からのア
ドレスＸ＋２の実アドレスを表し、”；”５５は区切り
記号を表し、”０２Ｎ”５６は終了文字コードを表
し、”＞”５７はＣＰＵ１１に搭載されたマルチタスク
モニタからのコマンド受信終了信号である。前記”８０
３ＦＦＣ，８０３ＦＦＥ；０２Ｎ”コマンド文字列を受
信すると、図６のフローチャートが起動（６１）され、
以下フローに添って説明する。

【００１５】ＣＰＵ１１はまずシリアル通信ポート１５
からのデータが受信されたか確認（６２）し、受信して
いなければ６６ステップへジャンプするが、受信してい
れば終了コード５６かどうか確認する（６３）。もし終
了コードと一致していれば終了となり、マルチタスクモ
ニタへ再びもどり終了となる。終了コードでなければ、
ＣＰＵ１１側のＤＰ−ＲＡＭアドレス”Ｘ”（図５の場
合は８０３ＦＦＣ番地）の内容を確認し（６４）、Ｘ番
地が”０”でなければＭＰＵ２１が処理中であるので”
０”になるのを待つ。”０”となればシリアル通信ポー
トからの受信データをＸ番地に書込み（６５）、受信側
の処理は終了となる。

【００１６】送信側の処理はまずＣＰＵ１１側のＤＰ−
ＲＡＭアドレス”Ｘ＋２”（図５の場合は８０３ＦＦＣ
番地）の内容を確認（６６）することから始る。ここ
で、Ｘ＋２番地の内容が”０”であればＭＰＵ２１から
のデータを受信していないので再び６２ステップにもど
りループするが、”０”以外であればＭＰＵ２１からの
データがあるので、これを読取りＳーＩ／Ｏ１５に送信
可能か確認し（６７）、送信可能であればＸ＋２番地の
内容をシリアル通信ポート１５に送信する（６８）。送
信した後はＸ＋２番地を受信したことを表現するため
に”０”を書込み（６９）再び６２ステップにもどりル
ープする。

【００１７】図７はＩ／Ｏユニット２のＩ／Ｏ内接続手
段３３のプログラムのフローチャートでＭＰＵデバッグ
手段３４とのインタフェース部分となっている。プログ
ラムの開始（７１）は割込み信号を使用しても可能であ
るが、ＭＰＵデバッグ手段３４がマルチタスクモニタと
なっていれば１つのタスクとして表現することが可能で
あるので以下このフローに基づき説明する。

【００１８】まずＭＰＵ２１側のＤＰ−ＲＡＭアドレス
Ｙ番地の内容を確認（７２）し、内容が”０”であれば
ＣＰＵ１１からのコマンドが何もないので、処理せず再
び７２ステップへジャンプしループするが、”０”以外
であればＣＰＵ１１からのコマンドがあるので、Ｙ番地
の内容を読み込み（７３）、読み込んだ意味を表現する
ためにＹ番地に”０”を書込む（７４）。次にＭＰＵデ
バッグ手段３４のコマンドバッファが空であるか確認
（７５）し、前回のコマンドが終了するまで待つ。

【００１９】コマンドバッファが空であればコマンドバ
ッファへＹ番地で読み込んだデータを書込む（７６）。
次にコマンドを実行完了したか確認（７７）し、完了し
ていればＹ＋２番地の内容が”０”かどうか確認し（７
８）、ＣＰＵ１１が前回の実行結果を読み込んだか確認
する。”０”であれば実行結果をＹ＋２番地に書込（７
９）み、再び７２ステップへジャンプしループする。Ｍ
ＰＵデバッグ手段３４はＩ／Ｏポートとしてシリアル通
信を使用した一般的なＭＰＵ用のデバッグツールであ
り、シリアル通信部分を本ＣＰＵ内接続手段３３に置き
換えただけである。

【００２０】図８はＭＰＵデバッグ手段３４のフローチ
ャートで、Ｉ／Ｏ内接続手段３３からのコマンドを受信
するごとに実行され、各コマンド毎にその内容を実行す
る。各コマンドは１文字毎に実行内容を割当て、たとえ
ば”０〜９”および”Ａ〜Ｆは数値データ入力コマンド
を意味し、プログラミングコンソールから”０〜９，Ａ
〜Ｆ”を入力することにより数値データ入力手段を提供
し、”／”はメモリデータ読み出しコマンドを意味し、
プログラミングコンソールから”／”を入力することに
より読み出し手段を提供し、”↓”（キャリッジリター
ン）はメモリデータ変更コマンドを意味し、プログラミ
ングコンソールから”↓”（キャリッジリターン）を入
力することにより、メモリ内容変更手段を提供し、”
Ｒ”はレジスタ内容表示コマンドを意味し、プログラミ
ングコンソールから”Ｒ”を入力することによりレジス
タ内容表示手段を提供し、”ESC ”は実行停止コマンド
を意味し、プログラミングコンソールから”ESC ”を入
力することにより実行停止手段を提供し、”Ｇ”は実行
コマンドを意味し、プログラミングコンソールから”
Ｇ”を入力することにより実行手段を提供している。

【００２１】Ｉ／Ｏ内接続手段３３から呼出されると
（８１）、まず、数値データ入力コマンドであるか確認
し（８２）、数値データ”０〜Ｆ”であれば、数値デー
タ入力処理を実行する（８３）。数値データ入力コマン
ドでなければ”／”コマンドかどうか確認し（８
４）、”／”コマンドであれば現在入力されている数値
データをアドレスとみなして当該アドレスのメモリデー
タを読み出し出力する（８５）。”／”コマンドでなけ
れば”↓”コマンドかどうか確認し（８６）、”↓”コ
マンドであれば現在数値データ入力されている値を、読
み出しコマンドを実行したメモリアドレスに変更処理す
る（８７）。

【００２２】”↓”コマンドでなければ”Ｒ”コマンド
かどうか確認し（８８）、”Ｒ”コマンドであればＭＰ
Ｕのレジスタ内容を出力処理する（８９）。”Ｒ”コマ
ンドでなければ”ESC”コマンドかどうか確認し（９
０）、”ESC”コマンドであればＭＰＵの制御プログラ
ムを停止させ（管理プログラムのみとする。）（９
１）、停止した時の状況を出力処理する（９２）。”ES
C ”コマンドでなければ”Ｇ”コマンドであるか確認し
（９３）、”Ｇ”コマンドであればＭＰＵの停止状態か
ら現在の数値データ入力コマンドで入力されているアド
レスを起動開始アドレスとしてセットしＭＰＵを再起動
させる（９４）。”Ｇ”コマンドでなければ登録外のコ
マンドとしてエラー出力し（９５）、終了する（９
６）。

【００２３】

【発明の効果】以上述べたように本発明によれば、Ｉ／
Ｏユニット内に特別な開発支援装置やシリアル通信装置
などのハードウェアを使用せずにマイクロプロセッサの
プログラムデバッグが可能であり、複数のＩ／Ｏユニッ
トに搭載されたＭＰＵのプログラムを１台のプログラミ
ングコンソールからデバッグ可能であるので、プログラ
ム開発の効率をあげることができる。また不具合が発生
した場合でもプログラムの実行状態でＭＰＵ内部の動作
確認が可能であり、高い信頼性の製品を提供することが
可能であり、実用上、極めて有用性の高いものである。

【図面の簡単な説明】

【図１】適用ＰＬＣシステムブロック全体図である。

【図２】適用ＰＬＣシステムブロック主要構成要素詳細
図である。

【図３】ＭＰＵデバッグ系統図である。

【図４】ＣＰＵ（１１）／ＭＰＵ（２１）間メモリマッ
プである。

【図５】プログラミングコンソール入力例図である。

【図６】ＣＰＵユニット内接続手段フローチャートであ
る。

【図７】Ｉ／Ｏユニット内接続手段フローチャートであ
る。

【図８】ＭＰＵデバッグ手段フローチャートである。

【符号の説明】

１ ＣＰＵユニット ２ Ｉ／Ｏユニット ３ 制御対象機器 ４ プログラミングコンソール ５ ベースユニット ６ 電源ユニット １１ ＣＰＵ １２ アプリケーションプログラムメモリ（ＲＡＭ） １３ システムデータメモリ（ＲＡＭ） １４ システムプログラム（ＲＯＭ） １５ シリアル通信ポート（Ｓ−Ｉ／Ｏ） １６ バスインタフェース（ＢＵＳ−Ｉ／Ｆ） ２１ マイクロプロセッサ（ＭＰＵ） ２２ 随時書込可能メモリ（ＲＡＭ） ２３ 読み出し専用メモリ（ＲＯＭ） ２４ Ｉ／Ｏポート ２６ ＢＵＳ−Ｉ／Ｆ ２７ ＤＰ−ＲＡＭ ３１ シリアル通信手段 ３２ ＣＰＵ内接続手段 ３３ Ｉ／Ｏ内接続手段 ３４ ＭＰＵデバッグ手段 ４１ ＣＰＵ内メモリマップ ４２ ＭＰＵ内メモリマップ ５１ プロンプト ５２ Ｘ番地アドレス入力文字列 ５３ 区切り記号 ５４ Ｙ番地アドレス入力文字列 ５５ 区切り記号 ５６ 終了コード入力文字列 ５７ コマンド受信完了コード ６１〜６９ ＣＰＵ内接続手段フローチャート ７１〜７９ Ｉ／Ｏ内接続手段フローチャート ８１〜９６ ＭＰＵデバッグ手段フローチャート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メインＣＰＵユニット（１）と分割され
   たＩ／Ｏユニット（２）とを接続するためにベースユニ
   ット（５）を使用するプログラマブルコントローラにお
   いて、メインＣＰＵユニット（１）の内部にＣＰＵ（１
   １）と、ＣＰＵ（１１）とプログラミングコンソール
   （４）を接続するためのシリアル通信ポート（１５）
   と、ＣＰＵ（１１）とＩ／Ｏユニット（２）とを接続す
   るためのバスインタフェース（１６）とを設け、Ｉ／Ｏ
   ユニット（２）の内部にＭＰＵ（２１）と、ＭＰＵ（２
   １）とＣＰＵ（１１）とを接続するためのデュアルポー
   トＲＡＭ（２７）と、バスインタフェース（２６）とを
   設け、プログラミングコンソール（４）からＩ／Ｏユニ
   ット（２）内部ＭＰＵ（２１）のプログラムの実行制御
   および確認をするためのＭＰＵデバッグ手段（３４）
   を、前記バスインタフェース（１６）、（２６）とデュ
   アルポートＲＡＭ（２７）とメインＣＰＵユニット
   （１）を経由して提供することを特徴とするプログラマ
   ブルコントローラＩ／Ｏユニットデバッグ装置。