JPS6054009A - バス接続型プログラマブルコントロ−ラ - Google Patents
バス接続型プログラマブルコントロ−ラInfo
- Publication number
- JPS6054009A JPS6054009A JP16160283A JP16160283A JPS6054009A JP S6054009 A JPS6054009 A JP S6054009A JP 16160283 A JP16160283 A JP 16160283A JP 16160283 A JP16160283 A JP 16160283A JP S6054009 A JPS6054009 A JP S6054009A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- main control
- port
- programmable controller
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は数値制御装置のプログラマブルコントローラ
（以下、ＮＣ装置のＰＣと略称する）に関し、特に、Ｎ
Ｃ装置の主制御部とＰＣとの接続をバス接続型とするこ
とにより、配線の簡易化をすると共に主制御部とのコミ
ュニケーションを容易化したものである。
（以下、ＮＣ装置のＰＣと略称する）に関し、特に、Ｎ
Ｃ装置の主制御部とＰＣとの接続をバス接続型とするこ
とにより、配線の簡易化をすると共に主制御部とのコミ
ュニケーションを容易化したものである。
従来、ＰＣは単体の独立したものとして制御盤に組込ま
れ広く使用されている。
れ広く使用されている。
しかし、上記ＰＣをＮＣＩ置に組み込む際、接点入力及
び接点出力（ＤＩ、Ｄｏ）モジュールを介して行なって
いたため、多数の盤内配線を必要とすると共に、ＰＣと
ＮＣ装置とのコミュニケーションには多くの制約がある
という不都合があった。
び接点出力（ＤＩ、Ｄｏ）モジュールを介して行なって
いたため、多数の盤内配線を必要とすると共に、ＰＣと
ＮＣ装置とのコミュニケーションには多くの制約がある
という不都合があった。
この発明は上記不都合を解消するもので、ＮＣ装置の主
制御部とＰＣとの接続をバス接続型とすることにより、
配線の簡易化をすると共に主制御部とのコミュニケーシ
ョンを容易化できるバス接続型のＰＣを提供することを
目的とする。
制御部とＰＣとの接続をバス接続型とすることにより、
配線の簡易化をすると共に主制御部とのコミュニケーシ
ョンを容易化できるバス接続型のＰＣを提供することを
目的とする。
上記目的を達成するためのこの発明は、数値制御装置の
主制御部のバスとプログラマブルコントローラとの間に
Ｉ１０ポートインタフェイスを設け、該■／○ポートイ
ンタフェイスに、前記主制御部から前記プログラマブル
コントローラを制御するだめのポートコントロールレジ
スタと、前記プログラマブルコントローラの内部動作情
報を主制御部に知らせるためのポートステータスレジス
タと、主制御部が前記プログラマブルコントローラのメ
モリエリアをアドレス指定するためのポートアドレスレ
ジスタと、データのやりとりを行なうためのポートデー
タレジスタと、前記主制御部のバス上での前記ポートコ
ントロールレジスタ、ポートステータスレジスタ、ポー
トアドレスレジスタ及びポートデータレジスタのアドレ
ッシングを行なうＩ１０デコーダと、前記主制御部に対
して該主制御部のバス使用権を請求するＤＭＡコントロ
ーラとを備えたことを特徴とするバス接続型プログラマ
ブルコントローラである。
主制御部のバスとプログラマブルコントローラとの間に
Ｉ１０ポートインタフェイスを設け、該■／○ポートイ
ンタフェイスに、前記主制御部から前記プログラマブル
コントローラを制御するだめのポートコントロールレジ
スタと、前記プログラマブルコントローラの内部動作情
報を主制御部に知らせるためのポートステータスレジス
タと、主制御部が前記プログラマブルコントローラのメ
モリエリアをアドレス指定するためのポートアドレスレ
ジスタと、データのやりとりを行なうためのポートデー
タレジスタと、前記主制御部のバス上での前記ポートコ
ントロールレジスタ、ポートステータスレジスタ、ポー
トアドレスレジスタ及びポートデータレジスタのアドレ
ッシングを行なうＩ１０デコーダと、前記主制御部に対
して該主制御部のバス使用権を請求するＤＭＡコントロ
ーラとを備えたことを特徴とするバス接続型プログラマ
ブルコントローラである。
以下、この発明の実施例について図面を用いて詳説する
。
。
第１図はＰＣのブロック図を示す。ＮＯ装置１はホスト
ＣＰｔＪ３により制御され、該ホストＣＰＵのバス５、
ＤＩモジュール７、及びＤｏモジュール９を介して図示
しない工作機械を制御している。一方、ＰＣｌ １は制
御部１３とＩ１０インタフェイス１５とから成り、ＣＰ
Ｕ１７のバス１９はバスインタフェイス２１を介して前
記小ストＣＰＵ３のバス５と接続している。
ＣＰｔＪ３により制御され、該ホストＣＰＵのバス５、
ＤＩモジュール７、及びＤｏモジュール９を介して図示
しない工作機械を制御している。一方、ＰＣｌ １は制
御部１３とＩ１０インタフェイス１５とから成り、ＣＰ
Ｕ１７のバス１９はバスインタフェイス２１を介して前
記小ストＣＰＵ３のバス５と接続している。
制御部１３はＲＯＭ２３、ＲＡＭ２５、ＵＡＲＴ２７、
タイマ２９、インタラブドコントローラ３１を有する。
タイマ２９、インタラブドコントローラ３１を有する。
ＲＯＭ２３はＰＣのコントロールプログラム、テーブル
エリア及びシーケンスプログラム等記憶している。ＲＡ
Ｍ２５はシーケンスデータエリア、ＰＣ内で処理しやず
い言語にコンパイルされたシーケンスプログラムエリア
、スタックワークエリア、主制御部からデータを読み書
きするためのＶＩＥＷエリアを有する。
エリア及びシーケンスプログラム等記憶している。ＲＡ
Ｍ２５はシーケンスデータエリア、ＰＣ内で処理しやず
い言語にコンパイルされたシーケンスプログラムエリア
、スタックワークエリア、主制御部からデータを読み書
きするためのＶＩＥＷエリアを有する。
ＵＡＲＴは外部機器との通信を行なう時に使用する。タ
イマ２つはＤＭＡ周期をコントロールする。
イマ２つはＤＭＡ周期をコントロールする。
インタラブドコントローラ３１はタイマ２９からの信号
により割込み優先度を決定し、ＣＰＵ１７に割込みを発
生し、或いはマスクする。
により割込み優先度を決定し、ＣＰＵ１７に割込みを発
生し、或いはマスクする。
Ｉ１０インタフェイス１５は前記パスインタフェイス２
１と、バスタイミングコントローラ３３、Ｉ１０デコー
ダ３５、ＤＭＡコントローラ３７を有する。パスインタ
フェイス２１はホストＣＰＵのバス５をＴＴＬレベルに
変換する。バスタイミングコントローラ３３はホストの
ＣＰＩＪバスからの信号のうち制御信号に基づいてパス
インタフェイス２１、或いは前記Ｉ１０デコーダ部を制
御する。Ｉ１０デコーダ３５はホストＣＰＵのバス５上
でのポートコントロールレジスタ３９、ボートステータ
スレジスタ４１、ポートアドレスレジスタ４３、ポート
データレジスタ４５のアドレッシングを行なう。
１と、バスタイミングコントローラ３３、Ｉ１０デコー
ダ３５、ＤＭＡコントローラ３７を有する。パスインタ
フェイス２１はホストＣＰＵのバス５をＴＴＬレベルに
変換する。バスタイミングコントローラ３３はホストの
ＣＰＩＪバスからの信号のうち制御信号に基づいてパス
インタフェイス２１、或いは前記Ｉ１０デコーダ部を制
御する。Ｉ１０デコーダ３５はホストＣＰＵのバス５上
でのポートコントロールレジスタ３９、ボートステータ
スレジスタ４１、ポートアドレスレジスタ４３、ポート
データレジスタ４５のアドレッシングを行なう。
ポートコントロールレジスタ３９は主制御部からＰＣを
制御するためのコマンドレジスタとじて使用する。ポー
トステータスレジスタ４１はＰＣの内部状態を主制御部
に知らせる。ポートアドレスレジスタ４３は主制御部が
ＰＣのＶＩＥＷエリアの内容を読み、或いは書き込む際
のアドレス指定を行なうものである。ボートデータレジ
スタ４５はボー′ドアドレスレジスタ４３で指定された
アドレスの内容を保持する。ＤＭＡコントローラ３７は
ホストＣＰＵのバス５の使用権を要求し、許可がおりれ
ばそれをＣＰＵ１７に知らせる。
制御するためのコマンドレジスタとじて使用する。ポー
トステータスレジスタ４１はＰＣの内部状態を主制御部
に知らせる。ポートアドレスレジスタ４３は主制御部が
ＰＣのＶＩＥＷエリアの内容を読み、或いは書き込む際
のアドレス指定を行なうものである。ボートデータレジ
スタ４５はボー′ドアドレスレジスタ４３で指定された
アドレスの内容を保持する。ＤＭＡコントローラ３７は
ホストＣＰＵのバス５の使用権を要求し、許可がおりれ
ばそれをＣＰＵ１７に知らせる。
上記構成によるＰＣｌｌはマザーボードを使用すること
が可能であり、ホストＣＰＵのバス５にコネクタにより
接続することが可能である。
が可能であり、ホストＣＰＵのバス５にコネクタにより
接続することが可能である。
ＰＣｌｌのモード種別による動作を第２図フローチャー
トで説明する。ＰＣＩ １はポートコン１〜ロールレジ
スタ３９のコマンドをステップ２０２で識別する。ホス
トＣＰＵではプログラムをホストＣＰＵ３に転送するの
か、或いは、内部データをＶＩＥＷエリアへ送るのかく
モード１）、更にプログラムをコンパイルするのか、又
、或いは内部データをクリアするのか（モード２）命令
することができる。ステップ２０２でモード１が判断さ
れればステップ２０３に移り、転送か否かが判断される
。転送命令であればステップ２０４でホストＣＰＵのバ
ス５にプログラムを送出する。ステップ２０３で転送で
ないと判断されればステップ２０５に移り内部データを
ＶＩＥＷエリアへ送りステップ２１４に移る。
トで説明する。ＰＣＩ １はポートコン１〜ロールレジ
スタ３９のコマンドをステップ２０２で識別する。ホス
トＣＰＵではプログラムをホストＣＰＵ３に転送するの
か、或いは、内部データをＶＩＥＷエリアへ送るのかく
モード１）、更にプログラムをコンパイルするのか、又
、或いは内部データをクリアするのか（モード２）命令
することができる。ステップ２０２でモード１が判断さ
れればステップ２０３に移り、転送か否かが判断される
。転送命令であればステップ２０４でホストＣＰＵのバ
ス５にプログラムを送出する。ステップ２０３で転送で
ないと判断されればステップ２０５に移り内部データを
ＶＩＥＷエリアへ送りステップ２１４に移る。
ステップ２０２でモード２が判断されればステップ２０
６に移る。ステップ２０６ではプログラムをコンパイル
するのか否かが判断され、コンパイル指令であればステ
ップ２０７でＰＣに適正な言語、或いは、ホストＣＰｔ
Ｊに適正な言語への翻訳を行なう。ステップ２０６でコ
ンパイルでないことが判断されればステップ２０８に移
り、内部データをクリアしステップ２１４へ移る。
６に移る。ステップ２０６ではプログラムをコンパイル
するのか否かが判断され、コンパイル指令であればステ
ップ２０７でＰＣに適正な言語、或いは、ホストＣＰｔ
Ｊに適正な言語への翻訳を行なう。ステップ２０６でコ
ンパイルでないことが判断されればステップ２０８に移
り、内部データをクリアしステップ２１４へ移る。
ステップ２０２でモード１、及び、モード２以外はモー
ド３として判断されステップ２０９に移る。ステップ２
０９以下ではシーケンス作業がＤＭＡ方式で行なわれる
。即ち、ステップ２０９ではＤＭＡ周期をコントロール
するタイマ２９の前処理を行ない、ステップ２１０で主
制御部バス上にあるＤＩモジュールから接点のオンオフ
情報をＤＭＡで、前記ＰＣの所定メモリエリアに取り込
む。ステップ２１１で全入力をワークゴーリアに転送し
ステップ２１２でシーケンス作業が行なわれる。ステッ
プ２１４でＲＡＭのチェックを行なってステップ２１５
でエラーが検出されれば前記シーケンス作業実行時の演
算結果は出力せずステップ２１６でエラー処理を行なう
。ステップ２１５でエラーが発見されなければステップ
２１８で主制御部バス上にあるＤｏモジュールへ接点の
Ａンオフ情報をＤＭＡで転送する。次いで、ステップ２
１９でタイマ２９の後処理をして作業を終了する。
ド３として判断されステップ２０９に移る。ステップ２
０９以下ではシーケンス作業がＤＭＡ方式で行なわれる
。即ち、ステップ２０９ではＤＭＡ周期をコントロール
するタイマ２９の前処理を行ない、ステップ２１０で主
制御部バス上にあるＤＩモジュールから接点のオンオフ
情報をＤＭＡで、前記ＰＣの所定メモリエリアに取り込
む。ステップ２１１で全入力をワークゴーリアに転送し
ステップ２１２でシーケンス作業が行なわれる。ステッ
プ２１４でＲＡＭのチェックを行なってステップ２１５
でエラーが検出されれば前記シーケンス作業実行時の演
算結果は出力せずステップ２１６でエラー処理を行なう
。ステップ２１５でエラーが発見されなければステップ
２１８で主制御部バス上にあるＤｏモジュールへ接点の
Ａンオフ情報をＤＭＡで転送する。次いで、ステップ２
１９でタイマ２９の後処理をして作業を終了する。
上記一実施例に示されるように、ＰＣと主制御部とはＤ
Ｉ、Ｄｏモジュールを共有できるので、それぞれに必要
な情報の送受、その伯のコミュニケーション作業を容易
に行なうことができる。又、ＮＧ装置１とＰＣｌｌとの
接続はバス接続型であり、この接続をコネクタにより行
なえば、配線作業は極めて容易となる。
Ｉ、Ｄｏモジュールを共有できるので、それぞれに必要
な情報の送受、その伯のコミュニケーション作業を容易
に行なうことができる。又、ＮＧ装置１とＰＣｌｌとの
接続はバス接続型であり、この接続をコネクタにより行
なえば、配線作業は極めて容易となる。
この発明は特許請求の範囲の記載の通りの構成を有する
ので、ＮＯ波装置主制御部とＰＣとの接続をバス接続と
し、配線の簡易化をすることができると共に主制御部と
のコミュニケーションを容易化できるバス接続型のＰＣ
を提供することができる。
ので、ＮＯ波装置主制御部とＰＣとの接続をバス接続と
し、配線の簡易化をすることができると共に主制御部と
のコミュニケーションを容易化できるバス接続型のＰＣ
を提供することができる。
なお、この発明は上記実施例に限定されるものではなく
、適宜の設計的変更を行なうことにより、その他の態様
でも実施できるものである。
、適宜の設計的変更を行なうことにより、その他の態様
でも実施できるものである。
添付図面はこの発明の一実施例を示し、第１図はＰＣの
ブロック図、第２図はＰＣの動作を示すフローチャート
。 １・・・ＮＯ波装置 ３・・・ホストＣＰＵ５・・・ボ
ストＣＰＵのバス
ブロック図、第２図はＰＣの動作を示すフローチャート
。 １・・・ＮＯ波装置 ３・・・ホストＣＰＵ５・・・ボ
ストＣＰＵのバス
Claims (1)
- 数値制御装置の主制御部のバスとプログラマブルコント
ローラとの間にＩ１０ボートインタフェイスを設け、該
Ｉ１０ポートインタフェイスに、前記主制御部から前記
プログラマブルコントローラを制御するためのポートコ
ントロールレジスタと、前記プログラマブルコントロー
ラの内部動作情報を主制御部に知らせるためのポートス
テータスレジスタと、主制御部が前記プログラマブルコ
ントローラのメモリエリアをアドレス指定するためのポ
ートアドレスレジスタと、データのやりとりを行なうた
めのポートデータレジスタと、前記主制御部のバス上で
の前記ポートコントロールレジスタ、ポートステータス
レジスタ、ポートアドレスレジスタ及びボートデータレ
ジスタのアドレッシングを行なうＩ１０デコーダと、前
記主制御部に対して該主制御部のバス使用権を要求する
ＤＭＡコントローラとを備えたことを特徴とするバス接
続型プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160283A JPS6054009A (ja) | 1983-09-02 | 1983-09-02 | バス接続型プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160283A JPS6054009A (ja) | 1983-09-02 | 1983-09-02 | バス接続型プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054009A true JPS6054009A (ja) | 1985-03-28 |
Family
ID=15738272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16160283A Pending JPS6054009A (ja) | 1983-09-02 | 1983-09-02 | バス接続型プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0332710A1 (en) * | 1987-09-02 | 1989-09-20 | Fanuc Ltd. | Spindle control method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636709A (en) * | 1979-09-04 | 1981-04-10 | Fanuc Ltd | Numerical control system |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
| JPS5824926A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | プログラマブルコントロ−ルシステム |
| JPS5851301A (ja) * | 1981-09-22 | 1983-03-26 | Fanuc Ltd | プログラマブルシ−ケンスコントロ−ラ |
-
1983
- 1983-09-02 JP JP16160283A patent/JPS6054009A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636709A (en) * | 1979-09-04 | 1981-04-10 | Fanuc Ltd | Numerical control system |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
| JPS5824926A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | プログラマブルコントロ−ルシステム |
| JPS5851301A (ja) * | 1981-09-22 | 1983-03-26 | Fanuc Ltd | プログラマブルシ−ケンスコントロ−ラ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0332710A1 (en) * | 1987-09-02 | 1989-09-20 | Fanuc Ltd. | Spindle control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304880B1 (en) | Programmable controller with parallel processors | |
| EP0311007B1 (en) | Programmable controller with multiple task processors | |
| US20060155960A1 (en) | Programmable controller | |
| JPH0690699B2 (ja) | 割込インタフェース回路 | |
| CN112147927B (zh) | 一种双通道总线通信的多轴运动控制系统 | |
| EP0185098A1 (en) | Control integrated circuit | |
| JP2940841B2 (ja) | プログラマブル制御装置用プロセッサ・モジュール | |
| JPS6054009A (ja) | バス接続型プログラマブルコントロ−ラ | |
| US5261083A (en) | Floppy disk controller interface for suppressing false verify cycle errors | |
| CN109725621B (zh) | 一种基于1553b总线和can总线的二级总线程序在线烧写方法 | |
| JP4479131B2 (ja) | 制御装置 | |
| JPS59218531A (ja) | 情報処理装置 | |
| KR100268903B1 (ko) | 단일칩 마이크로 컨트롤러 유닛 | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| KR930005770B1 (ko) | 한글기능이 추가된 프린터 에뮬레이터 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| Katz et al. | A standard design frame for VLSI circuit prototyping | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JP2002196806A (ja) | プログラマブルコントローラ用高機能モジュール | |
| JPH01184569A (ja) | データ伝送装置 | |
| JP2002215418A (ja) | 協調シミュレーションによる論理検証装置 | |
| JPH02730B2 (ja) | ||
| JPH04330549A (ja) | 制御装置 |