JPH0283601A - プログラマブル・コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、プログラマブル・コントローラ、例えば米国
特許箱３．８１０．１１８号、第３．９４２．１５８号
、第４．１６５．５３４号及び第４．４４２．５０４号
に説明されているプログラマブル・コントローラに関す
る。

［従来技術と課題］ プログラマブル・コントローラは、典型的なものとして
、アッセンブリ・ライン及び工作機械のような工業的な
装置に接続され、ストアード・プログラムにより工業的
な装置を逐次的に作動させる。プログラマブル・コント
ローラ、例えば前述の米国特許に開示されたものでは、
制御プログラムはメモリに記憶されると共に、複数の命
令を有する。この命令は、速いシーケンスにより読み出
され、実行により被制御装置から選択した検知装置の状
態を調べて、又は調べた１以上の検知装置の状態に基づ
いて、被制御装置から選択した作動装置を作動又は休止
させる。

これらのプログラマブル・コントローラ用のプロセッサ
はプログラマブル・コントローラ型式の命令を急速に実
行するように設計されている。この形式の命令には、中
規模から大規模のコントローラの場合に１ビツトの入出
力データを処理する命令ばかりでなく、演算命令、ファ
イル処理命令や、タイマ、カウンタ、シーケンス等の更
に複雑な他の命令も含まれている。このような命令は工
業では完全に標準化されており、コントロール技術者に
より容易に理解されるラダー・ダイアグラムの要素に直
接間遠させることが可能である。プログラム・パネル、
例えば米国特許箱３．７９８゜６１２号、第３．８１３
．６４９号及び第４，０７０．７０２号に開示されたも
のは、このようなプログラマブル・コントローラ命令を
有するラダー・ダイアグラム型式のコントロール・プロ
グラムを開発し、かつ編集する際に、ユーザを支援する
ために開発された。

プログラマブル・コントローラが被制御装置上の検知装
置の状態における変化に対して速い応答を確保するため
には、プログラマブル・コントローラが非常な高速度で
繰返して制御プログラムをを実行することが必要である
。プログラマブル・コントローラがその命令セットにお
ける命令を実行することができる速度、及び制御プログ
ラムの大きさは、プログラマブル・コントローラが制御
プログラムを反復して実行、即ち「走査コすることがで
きる速度を決定する主要な要素となる。

特に、ラダー・ダイアグラムの制御プログラムが比較的
に小規模から中規模の制御タスクを生成し、かつ編集す
ることが容易である。しかし、これらは大きな制御タス
クで用いるには面倒かつ非能率的である。ラダー・ダイ
アグラムの制御プログラムは、理解すること及びトラブ
ル・シュートが容易ではなく、また実行するのに良い時
間が掛かる。

「機能チャート・インターフェイスを有するプログラマ
ブル・コントローラＪと題して１９８５年３月２８日に
出願した米国特許出願第０６／７１７．２２１号は、こ
の問題を指摘している。これに説明されているプログラ
マブル・コントローラには、記憶した機能チャート・プ
ログラムにより、互いに論理的に関連させた個別的な複
数のラダー制御プログラムを記憶するプロセッサが含ま
れている。また、このプロセッサは記憶した機能チャー
ト・プログラムを実行することができ、これによってラ
ダー・プログラムのうちの一つを任意の時点で反復して
実行させるのを管理する。被制御１１機械即ち処理がそ
のステータスにより進行するので、通常、大きな制御タ
スクを、逐次実行する別個的な複数の制御ステップに分
解できる口とが朗らかとなった。各制御ステップは、理
解が容易な、かつ超高速度で個々に実行可能なラダー・
プログラムにより定義される。個別的な制御ステップを
実行するシーケンスは、被制御機械上らプロセスを動作
させる一般的な表現方法である機能チャー１・・プログ
ラムにより定義される。従って、ユーザは、機能チャー
ト・プログラム構成を用いて被制御機械上ちプロセッサ
が動作すべき一般的な方法を定義し、次いで個別的に管
理が容易なラダー・プログラムにおける被制ｔｉｌ＋機
械即ちプロセスの詳細な動作を定義することができる。

従来の機能チャート及びラダー・プログラムの適用は、
１台のプロセッサがラダー・プログラムを実行するプロ
グラマブル・コントローラについてなされた。最近、プ
ログラマブル・コントローラは、それぞれが個別的なラ
ダー・プログラムを同時に実行可能ないくつかのプロセ
ッサを用いるものと考えられていた。この型式のコント
ローラは、異なるプロセッサが実行するラダー・プログ
ラムを整合させる機構を必要とする。

従来のプログラマブル・コントローラが等式を解くとき
のような複雑なルーチンを実行しなければならないとき
のために、別のプログラムが開発された。このような計
算タスクはしばしば比較的に長時間、プロセッサを占有
し、ラダー・プログラムの他のステップの実行を遅延さ
せる。これは、被制御装置の一定部分をプログラマブル
・コントローラが十分な頻度で監視しない結果となる。

［１題を解決するための手段］ プログラマブル・コントローラは一つの機械操作プログ
ラムを実行して一台の機械が複数のプログラム橢能を実
行できるようにする。機械操作プログラムの各ステップ
は個別的なユーザ制御プログラムとして定義される。プ
ログラマブル・コントローラは、それぞれユーザが定義
した制御プログラムを同時に実行することができる複数
の個別的なプロセッサ・モジュールを有する。制御プロ
グラムと、どの制御プログラムを実行すべきかのシーケ
ンスを表わすデータとを記憶するメモリ手段が備えられ
る。更に、プログラマブル・コントローラは被制御機械
上のセンサ及びアクチュエータに対するインターフェイ
スをする１以上の入出力（Ｉｌｏ＞モジュールを有する
。これらのＩ１０モジュールは、プログラマブル−コン
トローラからリモートＩ１０アダプタを介して直接的に
又は間接的にセンサ及びアクチュエータへのインターフ
ェイスをすることができる。

プログラマブル・コントローラの動作は、典型的なもの
として、ユーザが定義した機能チャート及び一連の制御
プログラム、例えばラダー・プログラムによって定義さ
れる。機能チャートは一連のステップにより実行される
べき総体的な処理を設定する。機能チャートは一連の記
述子に分解される。各記述子には、実行すべき処理ステ
ップ、ステップを完了したときに発生する遷移条件、及
び一連の次の記述子に対するポインタを指定するデータ
が含まれている。機能チャートの記述子はプログラム実
行の総合的な流れを管理する。当該プログラマブル・コ
ントローラは、複数の記述子を解釈して複数のプロセッ
サによる制御プログラムの実行を制御する手段を備えて
いる。

各処理ステップはプロセッサ・モジュールのうちの一つ
に割り付けられて実行される。処理ステップは更に、通
常のラダー・ダイアグラムか、又は高レベル言語プログ
ラムであるプロセス制御プログラムにより定義される。

好ましい実施例においては、制御プログラムは、機械語
に翻訳され、これを実行するために割り付けられていた
それぞれのプロセッサ・モジュールのローカル◆メモリ
に記憶される。プロセッサ・モジュールは、特定の制御
プログラムを実行し始めたときは、関連する遷移条件が
発生するまで、実行を繰返す。その時点で、次に実行す
るステップに関する情報のために、次の記述子ポインタ
が読み出される。

更に、プログラマブル・コントローラは、制御プログラ
ム以外のプログラムを実行するために、各プロセッサ・
モジュールのプログラム実行時間の一部を割り付ける機
構を有する。これは、制御プログラムの実行に逆効果を
与えることなく、実行すべき複雑で時間の掛かるタスク
の実行を時分割方法で可能にさせるものである。

本発明の実施例においては、各プロセッサ・モジュール
は、そのものに外部装置を直接接続させる外部割り込み
を・備えている。この外部装置は、プロセッサ・モジュ
ールの定常的なプログラム実行を中断して、割り込みル
ーチンを実行させることができる。

本発明の主たる目的は、いくつかのプロセッサを用いて
一台の機械の作動を制御するプログラマブル・コントロ
ーラを提供することにある。

本発明の目的は、一つの機械操作プログラムの複数部分
をいくつかの並列プロセッサにより同時に実行するプロ
グラマブル・コントローラを提供することにある。

本発明の他の目的は、複数の制御プログラムのプロセッ
サ実行を管理するプログラマブル・コントローラにおけ
る機構を関連させることにある。

本発明の目的は、更に時間の掛かる他のプログラムを、
その実行が制御プログラムの実行に本質的に逆効果を与
えることなく、プロセッサ手段により周期的に実行させ
ることにある。

［実施例］ 第１図を参照すると、本発明のプログラマブル・コント
ローラ１０がラック１２に収容されている。ラック１２
は複数の印刷回路基板モジュールを収納する一連のスロ
ットを有する。これらの機能モジュールはラック１２の
背面に沿って伸延するマザー・ボードに接続してバック
プレーン１１をなす。バックプレーン１１はその上の導
体パターンにより相互接続されている複数のモジュール
・］ネツクを備えている。バックプレーン１１は複数の
モジュールを接続する一連の信号バスをなす。ラック１
２は、電源供給モジュール１４、システム・コントロー
ラ１６、多数のプログラム実行プロセッサ・モジュール
１８、複数のリモート入出力スキャナー・モジュール２
ｏを儀えている。

ただし、必要なのは１台のリモートＩ１０スキャナー・
モジュール２０だけである。ラック１２における他の位
置は空きであり、複数のスロットに機能モジュールが更
に挿入されるまで、これらのスロットはめくら板により
覆われている。ラック１２の物理的な構造は１９８６年
９月２２日出願され、本発明と同一の出願人に譲渡され
た米国特許出願筒０６／９０９，７１０号に開示されて
いる。

４台までのリモートＩ１０スキャナー・モジュール２ｏ
は、プログラマブル・コントローラ１０から直列入出力
データ・リンク、例えばＩ１０直列リンク１５を介して
外部リモート入出カラツク１７へのインターフェイスを
行なう。各外部リモート入出カラツク１７は複数のロー
カル入出カモジュール１９を備えており、ローカル入出
力モジニール１９は被制御装置上の個々のセンサ及びア
クチュエータに接続されている。ローカル入出カモジュ
ール１９は、例えば直流入力モジュール、直流出力モジ
ュール、交流入力モジュール、交流出力モジュール、ア
ナログ入力モジュール、アナログ出力モジュール、開放
ループモジュール、又は閉ループ・モジュールを含む多
くの形態を取り得る。外部リモート入出カラツク１７及
びＩ１０直列リンク１５は通常のインターフェイス、及
び通信技術を用いている。外部リモート入出カラツク１
７は更にローカル入出カモジュール１９′例えば米国特
許第４．４１３．３１９号に開示されているものを含む
。このローカル入出カモジュール１９′はＩ１０直列リ
ンク１５を介するローカル入出カモジュール１９とリモ
ートＩ１０スキャナー・モジュール２０との間のデータ
伝送を制御する。

システム・コントローラ１６はケーブル２５を介してプ
ログラミング端末２４に接続されている。

プログラミング端末２４はプログラマブル・コントロー
ラ１０にユーザ制御プログラムをロードして、そのオペ
レーションを構築すると共に、そのパフォーマンスを監
視するために用いられる。プログラミング端末２４は、
ユーザが制御プログラムを開発できるようにプログラム
されたパーソナル・コンピュータである。その場合に、
この制御プログラムはプログラマブル・コントローラ１
０にダウンロードされる。この制御プログラムをプログ
ラマブル・コントローラ１０にロードしてその動作をデ
バッグすると、更に監視する必要がなければ、プログラ
ミング端末２４をシステム・コントローラ１６から切り
離すことができる。システム・コントローラ１６はケー
ブル２６を介してローカル・エリア・ネットワーク２８
に接続されている。このローカル・エリア・ネットワー
ク２８は、データ及びプログラミング命令、及びステー
タス情報を受は取り、ホスト・コンピュータにデータを
報告することができる。これは、中央ホスト・コンピュ
ータ又は中央端末が工場の作業現場で複数のプログラマ
ブル・コントローラの動作をプログラムし、かつ制御す
ることを可能にするものである。

異なる機能チャート・プログラムのステップは、プログ
ラム実行プロセッサ・モジュール１８の種種のものに割
り付けられる。各ステップのユーザ制御プログラムは対
応するプログラム実行プロセッサ・モジュール１８のロ
ーカル・メモリに記憶される。例えば、ユーザ制御プロ
グラムは通常のラダー・プログラムでよい。いくつかの
制御プログラムはプログラム実行プロセッサ・モジュー
ル１８のうちの異なるものにより同時に実行することが
できる。その他の期間では、一方のプログラム実行プロ
セッサ・モジュール１８上で「バックラウンド・タスク
」を実行することができ、その間に他方のプログラム実
行プロセッサ・モジュール１８がユーザ制御プログラム
を実行する。

ユーザ制御プログラムを実行する過程で、プログラム実
行プロセッサ・モジュール１８は１以上のリモートＩ１
０スキャナー・モジュール２０の入力イメージ・テーブ
ルから入力ステータス・データを読み込む。プログラム
命令の必要により、プログラム実行プロセッサ・モジュ
ール１８は更にその出力装置をサービスするリモートＩ
１０スキャナー・モジュール２ｏの出力イメージ・テー
ブルに出力ステータス・データを書き込む。入力イメー
ジ・テーブル及び出力イメージ・テーブルに対するアク
セスはバックプレーン１１を介して行なう。

あるプログラム実行プロセッサ・モジュールが機能チャ
ートのステップを完了したときは、コマンドを、実行す
べき次のステップを含むプログラム実行プロセッサ・モ
ジュール１８に送出する。

このコマンドは次のステップを識別し、当該プログラム
実行プロセッサ・モジュール１８に命令して実行を開始
させる。

［ハードウェア１ プログラマブル・コントローラのモジュール内でデータ
及びコマンドを転送するために、各モジュールは第２図
に示すように相互接続されている。

第２図の各ブロックには他図面の参照番号が示されてお
り、これらの図面にはブロックによって表わされた要素
の詳細が示されている。各モジュールは、独立した制御
バス２１、データ・バス２２、及びアドレス・バス２３
からなるバックプレーン１１に接続されている。制御バ
ス２１は、当該型式のモジュールに必要なコントロール
信号に従って、一つのモジュールを接続可能な個別的な
多数のラインからなる。データ・バス２２は３２ビット
幅であり、アドレス・バス２３は２７ビツト幅である。

この実施例においては、システム・コントローラ１６、
プログラム実行プロセッサ・モジュール１８及びリモー
トＩ１０スキャナー・モジュール２０はそれぞれデータ
用のローカル・メモリ及び当該モジュール用の動作命令
を含む取り外し可能な娘基板を備えている。娘基板は、
プログラマブル・コントローラ１６への電力の供給が停
止したときに、メモリの動作を維持するためのバッテリ
を備えている。各リモートＩ１０スキャナー・モジュー
ル２ｏにおけるメモリ１３４は、各センサ装置のステー
タス、及びリモートＩ１０スキャナー・モジュール２０
に接続されている各被制御アクチュエータの所望ステー
タスを表わすｔ１０イメージ・テーブルを備えている。

システム・コントローラ１６のシステム・メモリ（ＲＡ
Ｍ＞６９は、システム・ステータス及び構造に関するデ
ータ、並びに特定のシステム動作に関連する情報を記憶
する種々のセグメントを有する。各プログラム実行プロ
セッサ・モジュール１８は機能チャートのデータ、ユー
ザ制御ブ０グラム及びこれらの動作上の変数を記憶する
ランダム・アクセス・メモリ１０８を有する。

プログラマブル・コントローラ１０の各機能モジュール
は以下の章で詳細に説明される。

システム・コントローラ 先に説明したように、システム・コントローラ１６は、
プログラマブル・コントローラ１０から外部端末及びロ
ーカル・エリア・ネットワーク２８への共通インターフ
ェイスをなす。更に、システム・コントローラ１６はシ
ステム・ステータスを表示したり、バックプレーン１１
に対するアクセスを監視するシステム・ハウスキーピン
グ機能を実行する。

プログラマブル・コントローラ１ｏの通常の動作中に、
システム・コントローラ１６は、これに接続されている
外部装置、例えばローカル・エリア・ネットワーク２８
及びプログラミング端末２４との通信を処理する。その
最も重要なタスクはプログラミング端末２４と通信をし
てオペレータがシステム・パフォーマンスを監視し、故
障したセンサ及びアクチュエータを検出できるようにす
ることである。システム・コントローラ１６が管理する
他のタスクは、ローカル・エリア・ネットワーク２８を
介してホスト・コンピュータ又は仲間のプログラマブル
・コントローラとデータを交換することである。これは
、ホスト・コンピュータがそれらの動作に関する１又は
多数のプログラマブル・コントローラからのステータス
を収集するのを可能にするものである。システム・コン
トローラ１６は、これらの機能に加えて、全てのプログ
ラミングの変更を受は取り、また対応するプログラム実
行プロセッサ・モジュール１８におけるプログラムの更
新について監視する。例えば、これには、ラダー・プロ
グラムの種々の段階の追加、削除、変更が含まれている
。

第３図に概要的に示すシステム・コントローラ１６は、
制御バス２１〜アドレス・バス２３を接続しており、バ
ックプレーン・インターフェイス部、プロセッサ部及び
通信プロセッサ部の３部分く点線により示す。）に分割
される。バックプレーン・インターフェイス部は全ての
ラック・モジュールのアクセスを管理し、かつシステム
・コントローラ１６からバックプレーン１１へのインタ
ーフェイスをする。プロセッサ部はプログラマブル・コ
ントローラ１０の管理プログラムを実行する。通信部は
、主としてプログラミング端末２４及びローカル・エリ
ア・ネットワーク、例えばローカル・エリア・ネットワ
ーク２８との通信について責任を持つ。各プロセッサ部
及び通信部は、それぞれ−組の内部バス（制御バス３１
、データ・バス３２およびアドレス・バス３３）及びブ
ーロセツサ・バス（制御バス６１、データ・バス６２及
びアドレス・バス６３）を備えている。

通信バスに接続されている種々の回路はシステム・コン
トローラ１６からプログラミング端末２４及びローカル
・エリア・ネットワーク２８へのインターフェイス接続
を制御する。通信バスは通信部における種々の要素間を
接続する多数の個別的な制御線を有する制御バス３１．
８ビット幅のデータ・バス３２及び１６ビツト幅のアド
レス・バス３３からなる。通信部はマイクロプロセッサ
３ｏ、例えばザイローグ■により製造されたモデル２８
０の周辺に構築されている。

マイクロプロセッサ３０は読み出し専用メモリ（ＲＯＭ
＞３４に記憶されている機械言語命令を実行する。機械
言語命令はＲＯＭ３４から読み出され、デコードされ、
次いでマイクロプロセッサ３０により実行されることに
より、通信機能を実行する。これらの機能を制御するプ
ログラムは従来のプログラマブル・コントローラ１０に
用いられているものと同様のものである。

通常のアドレス・デコード回路３６はマイクロプロセッ
サ３０が送出した各アドレスを受は取り、これをデコー
ドして制御バス３１に適正な組の信号を発生する。例え
ば、マイクロプロセッサ３゜がＲＯＭ３４をアクセスし
ているならば、アドレス・デコード回路３６は、アドレ
ス・バス３３上にマイクロプロセッサ３ｏが送出するア
ドレスはＲＯＭ３４が位置するアドレスの範囲内にある
のかということを確認する。通信部におけるどの装置を
アクセスするのかを確認すると、アドレス・デコード回
路３６はアクセスを実行する装置の制御信号を発生する
。

２つの直列入出力装置（ＵＡＲＴ）４６及び直列入出力
コントローラ（８１０）４８も３つの通信バスである制
御バス３１〜アドレス・バス３３に接続されている。Ｕ
ＡＲＴ４６は商業的に入手可能ないくつかのユニバーサ
ル非同期レシーバ／トランスミッタ集積回路であればよ
い。ＩＪＡＲＴ４６はデータ・バス３２上に存在する並
列データを適当にフォーマット化された直列信号に変換
し、この直列信号を入出カライン・ドライド／レシーバ
５０に供給する。

入出カライン・ドライバ／レシーバ５０はいくつかの直
列信号基準のうちの一つ、例えばＲ３２３２、Ｒ８４２
３又はＲ８４２２のうちの一つに対応する出力信号を供
給する。直列入出力コントローラ（８１０）４８は、二
つの非同期通信チャネルに利用する商業的に入手可能な
いくつかある集積回路のものでもよい。３１０４８はシ
ステム・コントローラ１６の通信部からライン・ドライ
バ５２及び５４に接続されているローカル・エリア・ネ
ットワーク、例λば第１図のローカル・エリア・ネット
ワーク２８へのインターフェイスを行なう。

通信部内には、システム・コントローラ１６に接続され
ている種々の外部装置に送出され、又はこれより受は取
るデータの一時記憶用のランダム・アクセス・メモリ（
ＲＡＭ＞３８も配置されている。ＲＡＭ３８は、アドレ
ス・バス３３を介してアクセス可能になっているので、
制御バス３１からの信号のエネーブルに従い、データ・
バス３２を介してＲＡＭ３８に書き込み、又はＲＡＭ３
８から読み出すことができる。ＲＡＭ３８は記憶してい
る８デイジタル・バイトを解析するバリティー回路に接
続されており、通常の方法によりパリティ−・ビットを
発生する。このパリティ−・ビットはＲＡＭ３８から読
み出されたデータの完全性をチエツクするために採用さ
れている。直接メモリ・アクセス（ＤＭＡ）４２は通信
処理期間に８１０４８とＲＡＭ３８との間で高速にデー
タの交換を可能にするために備えられたものである。

ＤＭＡ４２は、直列入出力コントローラ（８１０）４８
がＲＡＭ３８をアクセスしてそれぞれの外部通信チャネ
ルを介して受信したデータを記憶すること、又は送信さ
れるデータを得ることができるようにする。

制御バス３１〜アドレス・バス３３に対するアクセスは
、仲裁回路４０により制御されている。

仲裁回路４０は、いくつかの装置が同時にこれらのバス
に対してアクセスを要求したときの衝突を解決するもの
である。仲裁回路４０は通信部のどの部分が制御バス３
１〜アドレス・バス３３に対するアクセスするのかを判
断する。バスをシークしている装置は、制御バス３１の
ラインを介して仲裁回路４０に信号を送出し、仲裁回路
４ｏが当該装置の別のコントロール・ラインにアクセス
信号を発生するにより、−時に一装置に対して要求を許
可する。

カウンタ／タイマ（ＣＴＣ）４４は通信部内で他の要素
からの割り込み要求を処理するために制御バス３１〜ア
ドレス・バス３３と、マイクロプロセッサ３０の内部端
子とに接続する。ＣＴＣ４４は与えられた周期、例えば
１０ミリ秒毎にマイクロプロセッサ３ｏに割り込み要求
を発生するタイマとしても構成されているので、その時
にマイクロプロセッサ３ｏが実行しているタスクに無関
係に、種々のルーチンを周期的に実行することができる
。マイクロプロセッサ３ｏは、ＣＴＣ４４からの割り込
み要求に応答して、ＣＴＣ４４からベクトルを読み込み
、ＲＯＭ３４に記憶されている適当な割り込みサービス
・ルーチンにマイクロプロセッサ３０を進める、例えば
ＵＡＲＴ４８又は８１０４８からのデータ入出力要求を
実行する。

第３図を引き続き参照すると、プロセッサ部は、制御バ
ス６１．１６ビツトのデータ・バス６２及び２３ビツト
のアドレス・バス６３からなる一組のバスのいずれにも
接続されている。これらのバスに対するアクセスは、通
信バス上の仲裁回路４０と同様の仲裁回路６４により制
御されている。

２組のデータ・ゲート５６及び５８は通信バス即ちデー
タ・バス３２．３３と、プロセッサ・バス即ちシステム
・コントローラ１６のデータ・バス６２との間に接続さ
れている。特に、最初の組のデータ・ゲート５６は通信
部のデータ・バス３２をプロセッサ部のデータ・バス６
２に８ビツトにより双方向接続させている。また、第２
組のデータ・ゲート５８は２本のアドレス・バス３３及
び６３を接続している。データ・ゲート５６は２組の８
ビツト独立トライステート・データ・ゲートからなり、
各組のデータ・ゲート５６及び５８は２つのデータ・バ
ス３２と、データ・バス６２との間でデータの流れを１
方向に制御している。データ・バス６２の下位８ライン
のデータ・バス６２のみが８ビツトの通信部のデータ・
バス３２に接続されている。アドレス指定はプロセッサ
部から通信部へのみ発生するので、データ・ゲート５８
は１組の１６トライステ一ト信号ゲートからなり、１６
本のアドレス・バス３３をプロセッサ部の下位１６アド
レス・ラインに接続する。内部バス制御回路６０はプロ
セッサ部のコントロール・バス６１及び通信部の制御バ
ス３１にそれぞれ接続され、また内部バス制御回路６０
は仲裁回路４０及び６４からのアクセス要求信号に応答
してデータ・ゲート５６及び５８をエネーブルする。

プロセッサ部は１６ビツトのマイクロプロセッサ６６、
例えばモトローラ（＋１が製造したマイクロプロセッサ
６８０１０の周辺に構築されており、読み出し専用メモ
リ６８に記憶されているプログラム・コードを実行する
。マイクロプロセッサ６８０１０は本質的にメモリ・マ
ツプ装置であり、直接接続された入出カラインを持って
いない。従って、他の要素に対するマイクロプロセッサ
６８０１０のアクセスはアドレス・バス６３上にアドレ
スを送出することにより行なう必要がある。マイクロプ
ロセッサ６６から送出されるアドレスは、アドレス・デ
コード回路７０によりデコードされてアクセスした要素
のために適当な制御信号を発生する。アドレス・デコー
ド回路７０は通信部のアドレス・デコード回路３６と同
様の方法で礪能する。更に、プロセッサ部は、割り込み
プロセッサ７２を有し、割り込みプロセッサ７２はマイ
クロプロセッサ６６に対する割り込みを制御し、適当な
命令アドレス・ベクトルを供給する。

データ転送肯定応答及びバス・エラー （ＤＡＣＫ／ＢＥＲＲ）回路７４も適当な制御バス６１
に接続されている。ＤＡＣＫ／ＢＥＲＲ回路７４はプロ
セッサ部の種々の部分からの信号に応答してデータ転送
完了の肯定応答を発生し、また誤ったアドレス指定又は
データ転送が失敗したときにバス・エラー信号を送出す
る。これらの信号はマイクロプロセッサ６６に入力され
、これに訂正動作を実行させる。更に、プロセッサ部は
、メイン・システム・クロック及びリアル・タイム・ク
ロックを備えているりＯツク回路８９も有する。システ
ム・ステータス回路８８はプログラマブル・コントロー
ラ１ｏのステータスに関連する入力信号を受は取り、そ
のステータスを表わす標識を供給する。

システム・コントローラ１６のＲＡＭ６９も制御バス６
１〜アドレス・バス６３にも接続されている。ＲＡＭ６
９は、それぞれ１６ビツト幅であり、かつプログラマブ
ル・コントローラ１０の全体のシステム・メモリとして
用いる３９３，２１６　（３４８Ｋ）メモリ位置を含む
スタチック・メモリである。システム・コントローラ１
６内でマイクロプロセッサ６６が介入することなく、当
該システムの他のモジュールによりバックプレーン１１
を介してＲＡＭ６９を直接アクセスすることができる。

第７図はシステム・コントローラ１６に含まれているＲ
ＡＭ６９内のデータ構造を示す。ＲＡＭ６９はプログラ
マブル・コントローラ１０の動作において特殊な機能を
実行するデータを含む独立したデータ・ファイルを記憶
する。このデータ構造には、種々のデータ型式、例えば
整数、浮動少数点の数、ＡＳＣＩＩキャラクタ、及び種
々の制御構造が含まれる。第１フアイル２００はＲＡＭ
６９に記憶されている他のファイルディレクトリである
。残りのメモリはシステム・ステータス・ファイル２０
１、システム・データ・テーブル２０２及び−組のシス
テム・サポート・ファイル２０３に分割される。

システム・ステータス・ファイル２０１はプログラマブ
ル・コントローラ１０の構成に関連するデータを有する
。このシステム・ステータス・ファイル２０１にはシス
テム・オペレータによりエネーブルされていたプログラ
マブル・コントローラ１ｏの種々のユーザ選択可能機能
を識別する情報が含まれている。更に、年月日に関する
リアル・タイム・クロックのデータはこのシステム・メ
モリであるＲＡＭ６９の部分に記憶されている。

種々のシステム故障及びエラーの発生並びに種類を表わ
すディジタル・ワード、及び故障が発生したときにプロ
グラム命令を実行していることを表わすポインタは、当
該部分の他のサブファイル内に記憶される。システム・
ステータス・ファイル２０１の一部も、当該システムの
活性な全てのモジュール番号及び種類、各モジュールを
アクセスするために必要な相対モジュール番号及びアド
レス・ポインタをリストに含めている。例えば、１以上
のプログラム実行プロセッサ・モジュール１８又はリモ
ートＩ１０スキャナー・モジュール２０がラック１２に
存在するときは、ユーザはそのモジュール上のサム・ホ
イールを介して固有な数を割り付け、その型式の種々の
モジュールを識別しなければならない。サム・ホイール
の設定は当該システムの初期スタート・アップの際にシ
ステム・コントローラ１６により読み込まれ、システム
・ステータス・ファイル２０１の当該部分に記憶される
。

システム・データ・テーブル２０２は１以上のモジュー
ルにより分割されるデータを有する。例えば、プログラ
ム実行プロセッサ・モジュール１８からの種々の計算結
果をシステム・メモリの当該部分に記憶することができ
るので、他のプログラム・プロセッサ・モジュールは当
該データを容易にアクセスすることができる。システム
・データ・テーブル２０２内にメモリ空間が割り付けら
れてシステム・コントローラ１６の通信部の種々の外部
通信リンクを介して受信した、又は送信されるデータを
記憶する。プログラマブル・コントローラ１０の他のモ
ジュールはこれらのメモリ位置を直接アクセスすること
ができる。

更に、システム・データ・テーブル２０２は、種々のシ
ステム・カウンタと、システム・コントローラ１６によ
り用いられているか、又は他の多数のモジュール、例え
ばプログラム実行プロセッサ・モジュール１８又はリモ
ートＩ１０スキャナー・モジュール２０により共通に用
いられている変数との値を備えている。システム・ステ
ータス・ファイル２０１内の最終サブファイルは、ユー
ザがプログラマブル・コントローラ１０にロードした種
々のプログラムに関してユーザが定義するデータに割り
付けられた空間である。

システム・コントローラ１６のＲＡＭ６９の最終部分で
あるシステム・サポート・ファイル２゜３は、システム
・サポート・ファイルに割り付けられている。これらの
ファイルには機能チャート・プログラムのソース・プロ
グラム情報が含まれている。プログラマブル・コントロ
ーラ１ｏは機能チャート・プログラムを直接実行するこ
とはない。しかし、以下で説明するが、機能チャートは
プログラミング・ステップで用いられ、プログラム実行
プロセッサ・モジュール１８の動作を管理するために用
いられるデータを発生する。続いて、これらのプログラ
ムを後で編集可能にするために、機能チャートのソース
・バージョンはプログラミング端末上に表示できるもの
でなければならない。

これも以下で説明するが、システム・サポート・ファイ
ル２０３は機能チャートの種々の分岐を実行する並列動
作の複数のカウンタを備えている。

各モジュールのローカル・メモリにはそのステータスに
関するデータが含まれているが、これらのメモリが動作
を保持するバッテリを有しない場合もある。電源断の後
にこのような揮発性の情報を保持するために、これらの
モジュールのステータス情報はＲＡＭ６９のシステム・
サポート・ファイル２０３のサブファイルにコピーされ
る。

共通パラメータもシステム・コントローラ１６の通信部
内のＵＡＲＴ４６及び５ＩＯ４８を配列するシステム・
サポート・ファイル２０３に記憶される。特に、これら
のパラメータには、直列データ信号フォーマットのボー
・レート、ワードの長さ、コントロール・ビットが含ま
れている。例えばプログラミング端末２４と通信をする
パラメータはシステム・メモリであるＲＡＭ６９の当該
部分に記憶される。更に、以上で説明したように、多数
のプログラマブル・コントローラ１０をローカル・エリ
ア・ネットワーク２８を介して接続することができる。

この場合に、各プログラマブル・コントローラ１ｏにパ
ラメータを供給して、ローカル・エリア・ネットワーク
２８を介して通信する方法を指示する。

第３図を再び参照すると、システム・コントローラ１６
のプロセッサ部は両方の組のバスに接続されている複数
の要素を介してラック１２のバックプレーンとインター
フェイス接続する。特に、データ・バス２２は一組の双
方向データ転送ゲート７８によりプロセッサのデータ・
バス６２に接続されており、バックプレーン１１のアド
レス・バス２３は他の組の双方向データ転送ゲート７６
によりアドレス・バス６３に接続されている。システム
・コントローラ１６がプログラマブル・コントローラ１
０のバックプレーン１１を介して制御を行なうためにシ
ークをするときは、マスク・モード制御回路８１は制御
バス６１のコントロール・ライン上の信号に応答し、バ
ックプレーン１１の制御バス２１を介して適当な制御信
号を送出してラック１２内の他のモジュールをアクセス
する。

例えば、ＲＡＭ６９の内容を読み出すために、ラック１
２内の他のモジュールがシステム・コントローラ１６の
アクセスをシークするときは、システム・コントローラ
１６はこの他方のモジュールによりバックプレーン１１
の制御に従う。この場合に、システム・コントローラ１
６内のスレーブ・モード制御回路８２はアドレス・バス
２３上に現われるシステム・コントローラ１６のアドレ
スと、他のモジュールから導かれている制御バス２１上
のコントロール信号とに応答する。スレーブ・モード制
御回路８２は応答において双方向データ転送ゲート７６
及び７８に信号を送出して、他のバックプレーン・モジ
ュールがシステム・コントローラ１６をアクセスできる
ようにする。後者の場合には、マスク・モード回路８１
が待機状態にある。２つの双方向データ転送ゲート７６
及び７８は、バックプレーン通信のモードに従い、制御
バス６１を介してマスク・モード回路８１及びスレーブ
・モード制御回路８２からのエネーブル・コントロール
信号を受は取る。バックプレーン仲裁回路８４はバック
プレーン１１に対するアクセスを監視し、当該システム
における複数のモジュールからのアクセス要求の衝突を
解決する。

以上で説明したように、システム・コントローラ１６は
当該システム及び外部コンピュータとの通信の初期化を
制御する。システム・コントローラ１６はユーザ制御プ
ログラムを実行することはない。

プログラム実行プロセッサ プログラム実行プロセッサ・モジュール１８はユーザ制
御プログラム、例えばラダー・プログラムを実行する。

これらのモジュールのうちの一つを第４図に概要的に示
す。この実行において、プログラム実行プロセッサ・モ
ジュール１８は、すＥ−ト１１０スキャナー・モジュー
ル２０のメモリ１３４内の入力イメージ・テーブルから
検知装置の状態を読み込み、またそのメモリからの出力
データをリモートＩ１０スキャナー・モジュール２ｏ内
の出力イメージ・テーブルへデータを書き込む。データ
はシステム・コントローラ１６内のシステム・メモリで
あるＲＡＭ６９からも得られる。

これらのタスクを実行するために、各プログラム実行プ
ロセッサ・モジュール１８はバックプレーン１１に接続
されている一組の内部制御バス９１、内部データ・バス
９２及び内部アドレス・バス９３を有する。特に、プロ
グラム実行プロセッサ・モジュール１８は３２ビツトの
内部データ・バス９２、−組の内部制御バス９１、及び
１６ビツトの内部アドレス・バス９３を有する。これら
は、それぞれの組のトライステート、双方向トランスミ
ッション・ゲート９４及び９６によりバックプレーン１
１のデータ・バス２２及びアドレス・バス２３に接続さ
れている。これら双方向トランスミッション・ゲート９
４及び９６の動作はバックプレーン１１の制御バス２１
及び内部制御バス９１に接続されている内部コントロー
ル回路９５により管理されている。内部データ・バス９
２及びバックプレーン１１のデータ・バス２２は共に３
２ビツト幅であることに注意すべきである。

従って、受信モジュールが３２ビツト幅のデータ・バス
を有するときは、プログラム実行プロセッサ・モジュー
ル１８からの３２ビツトのデータを一つの３２ビツト・
ワードとしてバックプレーン１１上に送出することがで
きる。ある処理様能では、プログラム実行プロセッサ・
モジュール１８が１６ビツト・データとして動作し、ま
たこのような場合に１６ビツト・ワードはバックプレー
ン１１に供給される。

プログラム実行プロセッサ・モジュール１８の残りの要
素は内部制御バス９１〜内部アドレス・バス９３に接続
されている。これらに内部バスはマイクロプロセッサ９
８により駆動される。マイクロプロセッサ９８は、６８
０２０マイクロプロセツサとしてモトローラ■が商業的
に販売している３２ビツトのマイクロプロセッサである
。マイクロプロセッサ９８はυｊり込みインターフェイ
ス回路９９に接続されている内部ボートを有する。

この割り込みインターフェイス回路９９はプログラム実
行プロセッサ・モジュール１８の前面の端子に接続され
ている４外部割り込みラインから信号を受は取る。

これらの割り込みラインは、高速応答のために高い優先
順位の事象を検知する装置をプロセッサ・モジュールに
直接インターフェイス接続できるようにする。割り込み
インターフェイス回路９９の他の３本の割り込みライン
はプログラム実行プロセッサ・モジュール１８内の回路
を接続するものである。これら外部割り込みライン又は
内部割り込みラインの信号はマイクロプロセッサ９８に
直ちに通常のプログラム実行を中断させて、当該割り込
みラインに対応するルーチンを実行させる。

ユーザは外部割り込み用のルーチンをプログラムするこ
とができるが、内部割り込みは割り付けられた割り込み
サービス・ルーチンにより受は付けられる。

プログラム実行プロセッサ・モジュール１８の処理能力
も浮動小数点副プロセツサ１００により、更にビット副
プロセツサ１０２により、支援されている。浮動小数点
副プロセツサ１００は、モトローラ■から６８８１とし
て商業的に入手可能であり、特に６８０２０マイクロプ
ロセツサ９８により動作するように設計されている。ビ
ット副プロセツサ１０２はデータ・ワードの個別的なビ
ットについてのプール論理処理を実行するカスタム集積
回路である。ビット副プロセツサ１０２は、「機能チャ
ート解釈装置を有するプログラマブル・コントローラ」
と題して１９８５年５月２８日に出願された米国特許出
願箱７１７．２２１号に説明されているように、ハード
ウェア結線論理を用いて一組のラダー・ダイアグラム命
令を実行するように過去入力プログラマプル・コントロ
ーラにおいて用いられていた。

３つのプロセッサ、即ちマイクロプロセッサ９８、浮動
小数点副プロセツサ１００及びビット副プロセツサ１０
２は縦列に動作して、制御プログラムに含まれている特
殊型式の命令を実行する。

マイクロプロセッサ９８は制御プログラムの実行を開始
させることができ、浮動小数点演算関数が現われたとき
は、浮動小数点副プロセツサ１００をエネーブルし、マ
イクロプロセッサ９８は内部制御バス９１〜内部アドレ
ス・バス９３を開放する。浮動小数点副プロセツサ１０
０は、マイクロプロセッサ９８がプログラム実行を再開
する時点で代数演算が完了するまで、処理関数を引き受
（プる。制御プログラムがビット処理を必要とするとき
即ち、ビット副プロセツサ１０２用の命令セットに命令
が含まれるときは、マイクロプロセッサ９８は制御プロ
グラム命令のアドレスをビット副プロセツサ１０２にお
けるプログラム・カウンタに書き込むことにより、ビッ
ト副プロセツサ１０２に対する制御を直ちに開放する。

次いで、ビット副プロセツサ１０２は内部制御バス９１
〜内部アドレス・バス９３からマイクロプロセッサ９８
を切り離し、停止命令が現われるまで、次の制御プログ
ラム命令を実行する。そのときは、ビット副プロセツサ
１０２は内部制御バス９１に信号を送出してバスの制御
及び制御プログラムの実行を再開する。典型的な「ラダ
ー」型式の制御プログラムの約８５〜９０パーセントが
ビット副プロセツサ１０２により実行可能なものである
。マイクロプロセッサとの関連でカスタム・プール論理
のビット副プロセツサ１０２の動作は、前述の米国特許
同時継続出願用７１７，２２１号に詳細に説明されてい
る。

プログラム実行プロセッサ・モジュール１８は、データ
の長さ肯定応答＜ＤＡＳＡＣＫ）回路１０８を有する。

このデータの長さ肯定応答（ＤＡＳＡＣＫ＞回路１０８
は、制御バスのうちの２ラインに内部データ・バス９２
上のデータの「幅」を表わす２ビット符号を送出する。

以下で更に詳細に説明するが、このデータは３２ビツト
、規則的な１６ビツト又は１×８ピツト・バイトからな
る長ワードでよい。このデータの長さの情報は、このデ
ータプロセッサにおいて種々のモジュール要素により用
いられる。

プログラム実行プロセッサ・モジュール１８の最後の要
素はコントロール及びステータス回路１１０である。コ
ントロール及びステータス回路１１０は、通常の方法に
よりプロセッサ・モジュールのステータスを監視し、内
部制御バス９１に適当なコントロール信号を供給して種
々の要素をエネーブルする。

読み出し専用メモリ（ＲＯＭ）１０４及びランダム・ア
クセス・メモリ（ＲＡＭ）１０６は共にプログラム実行
プロセッサ・モジュール１８内で全部で３つの内部制御
バス９１〜内部アドレス・バス９３に全て接続されてい
る。読み出し専用メモリ（ＲＯＭ）１０４は３つのマイ
クロプロセッサ９８、浮動小数点ｎ１プロセツサ１００
及びビット副プロセツサ１０２の命令及び定数の１６ビ
ツトメモリ位置を有する。ＲＡＭ１０６はオペランド及
びプログラム実行プロセッサ・モジュール１８により実
行された計算結果のメモリとなる。更に、プログラム実
行プロセッサ・モジュール１８が実行すべき制御プログ
ラムもＲＡＭ１０６に記憶されている。

ＲＡＭ１０６の詳細を第５図に示す。ＲＡＭｌ０６は下
位バンク１１２及び上位バンク１１４に区分される。下
位バンク１１２及び上位バンク１１４はそれぞれ多数の
、例えば１９６．６０８（１９６Ｋ＞メモリ・アドレス
のメモリ位置を有する。下位バンク１１２及び上位バン
ク１１４のメモリ位置はそれぞれ１６ビツト幅であり、
いずれも３２ビツトデータ・ワードのメモリとなるよう
に同時にエネーブルされる。以上で説明したように、プ
ログラム実行プロセッサ・モジュール１８により処理さ
れるデータの幅は、１６又は３２ビツト幅でもよい。１
６ビツトのワードを処理するときにメモリ容量を最適化
するために、トランスミッション・ゲート・マルチプレ
クサはＲＡＭ１０６に関連されて独立した１６ビツトの
ワードが下位バンク１１２及び上位バンク１１４に共に
記憶させる。特に、トランスミッション・ゲート・マル
チプレクサはそれぞれ１６データ線の双方向制御を行な
う３組のトライステート双方向トランスミッション・ゲ
ート１１６〜１１８からなる。

第１組のトランスミッション・ゲート１１６は内部デー
タ・バス９２の１６下位ビット（０〜１５）を下位バン
ク１１２のデータ端子に接続する。同様に、第３組のト
ランスミッション・ゲート１１８は内部データ・バス９
２の１６上位ビット（ビット１６〜３１）を上位バンク
１１４のデータ端子に接続する。第２組の１ヘランスミ
ツシヨン・ゲート１１７は上位ビットのメモリ・バンク
１１４のデータ端にデータ・バスの下位６ビツトを交差
して接続する。３組のトランスミッション・ゲート１１
８は内部制御バス９１を介して ＤＡＳＡＣＫ回路１０８からコントロール信号を受は取
り、内部データ・バス９２上に送出されているワードの
幅及びアドレスに従って種々の１−ランスミッション・
ゲートのセットをエネーブルさせる。全ての内部アドレ
ス・バス９３は下位バンク１１２及び上位バンク１１４
に行く。

３２ビツトのデータが内部データ・バス９２上に送出さ
れると、ＤＡＳＡＣＫ回路１０８は第１及び第３組のト
ランスミッション・ゲート１１６及び１１８をエネーブ
ルする。これは、下位バンク１１２の１６下位ビット及
び上位バンク１１４のデータの上位６ビツトを記憶する
ものである。

１６ビツトのワードを内部データ・バス９２に送出して
いるとぎは、このワードを下位バンク１１２か、又は上
位バンク１１４に記憶することができる。下位バンク１
１２にこれを記憶することになっているときは、ＤＡＳ
ＡＣＫ回路１０８は第１組のトランスミッション・ゲー
ト１１６のみをエネーブルしてデータをその下位バンク
１１２に渡す。更に、１６ビツト・ワードのメモリ鏝面
を最大化するために、別のデータを上位バンク１１４の
同一アドレスに記憶することができる。その場合に、Ｄ
ＡＳＡＣＫ回路１０８は第２組のトランスミッション・
ゲート１１７のみをエネーブルして、データの下位１６
ビツトを上位バンク１１４に接続する。１６ビツト・デ
ータを処理しているときは、第３組のトランスミッショ
ン・ゲート１１８がエネーブルされることはない。

第９図は各プログラム実行プロセッサ・モジュール１８
用のＲＡＭ１０６のデータ構造を表わす。

ＲＡＭ１０６はモジュールの動作にＩ３０するステータ
ス情報を有する。各プログラム実行プロセッサ・モジュ
ール１８はそれ自身のデータ・テーブル３１２もＲＡＭ
１０６に記憶している。データ・テーブル３１２は種々
のカウンタ、タイマー、及び中間的な計算値のメモリ位
置を有する。

ＲＡＭ１０６の最大領域が制御プログラムを記憶するた
めに割り付けられている。実際のプログラム内容は、以
下で詳細に説明するが、コンパイルしたユーザ′制御プ
ログラムからなり、プログラム実行プロセッサ・モジュ
ール１８により処理されるバックグラウンド・タスク及
び種々の割り込みルーチンから独立している。ユーザ制
御プログラムを正しく実行するために、プログラム領域
３１３内に「記述子」と呼ばれる機能チャートのデータ
を含むサポート・ファイルも含まれる。

プログラム実行プロセッサ・モジュール１８の動作の１
モード（ここで「非同期モード」と呼ぶ）において、プ
ログラム実行プロセッサ・モジュール１８は周期的にリ
モートＩ１０スキャナー・モジュール２０からＲＡＭ１
０６に完全な入力イメ−ジをコピーする。このイメージ
のコピー用のスペースはメモリ部３１４に設けられてい
る。

リモートＩ１０スキャナー・モジュール以上で説明した
ように、リモートＩ１０スキャナー・モジュール２０は
プログラム実行プロセッサ・モジュール１８が用いる入
力センサ・データを集める。第１図、第２図及び第６図
を参照すると、リモートＩ１０スキャナー・モジュール
２０はプログラマブル・コントローラ１ｏを１以上の外
部リモート入出カラツク１７に接続し、複数のセンサ又
は入力の装置と、アクチュエータ又は出力信号装置とを
プログラマブル・コントローラ１０にインターフェイス
接続するローカル入出カモジュール１９を有する。各リ
モートＩ１０スキャナー・モジュール２０は、外部リモ
ート入出カラツク１７に接続された入力装置のステータ
スを保持している入力データを規則的に要求し、これを
他のコントローラ・モジュール、例えばプログラム実行
プロセッサ・モジュール１８が読み込むモジュールの入
力イメージ・テーブルに記憶する。

更に、リモートＩ１０スキャナー・モジュール２０も他
のコントローラ・モジュール、例えばプログラム実行プ
ロセッサ・モジュール１８から受【ノ取る出力データの
イメージ・テーブルを有する。

規則的な周期により、リモー１−１１０スキへ７ナー・
モジュールの出力イメージ・テーブル内にある更新した
出力信号データをその外部リモート入出カラツク１７に
転送してこれらのラックに接続されている種々のアクチ
ュエータを制御する。

第６図を特に参照すると、各リモート１１０スキヤナー
・モジュール２０はバックプレーン１１の制御バス２１
〜アドレス・バス２３を接続している。リモート１１ス
キヤナー・モジュール２０は、３組のバス、即ちメモリ
・アクセス・バス１２１〜１２３と、マイクロプロセツ
サ゛・バス１３１〜１３３と、入出力バス１４１〜１４
３とを有する。３つのメモリ・アクセス・バス１２１〜
１２３は一組のアドレス・バス・ゲート１２４と、−組
のデータ・バス・ゲート１２６とによりバックプレーン
１１に接続されている。これらのトランスミッション・
ゲート１２４及び１２６は共に内部バス制御回路１２８
により制御される。この内部バス制御回路１２８はメモ
リ・アクセス・バス１２１を介してアドレス・バス・ゲ
ート１２４及びデータ・バス・ゲート１２６に信号を送
出する。ローカル・ランダム・アクセス・メモリ（メイ
ンＲＡＭ１３４と呼ぶ。）が３つのメモリ・アクセス・
バス１２１〜１２３に接続されている。

メインＲＡＭ１３４は外部リモート入出カラツク１７か
らリモートＩ１０スキャナー・モジュール２０に入力さ
れているセンサ情報の入力イメージ・テーブルを記憶す
ると共に、外部リモート人出カラツク１７に出力されて
いる出力データの出力イメージ・テーブルも記憶する。

第８図は各リモートＩ１０スキャナー・モジュール２０
のメインＲＡＭ１３．４に記憶されているデータ構造を
詳細に示（−０これらのデータ構造はリモートＩ１０ス
キャナー争モジュール２０がサービスしたリモート・セ
ンサ及びアクチュエータの入出力イメージ・テーブルを
有する。入力イメージ・テーブル２１０はセンサ・デー
タを表わすものであり、３つの独立した部分２１２〜２
１４からなる。第１の部分２１２は種々のセンサ・デー
タの実際の状態のイメージである。強制にオンにされる
入力に関する情報には入力イメージ・テーブル２１０内
の第２の部分２１３に含まれている。従来のプログラマ
ブル・コントローラ１０のように、ユーザは与えられた
センサのステータスをその実際のステータスに係わらず
、オンか、又はオフとなるように強制的に設定すること
ができる。これは、例えば故障したセンサ゛をバイパス
させることができる。強制的にセットしたセンサはこの
ような各入力のアドレス指定に２進の１により表わされ
る。

強制的にオフにされたセンサは、入力イメージ・テーブ
ル２１０の第３の部分２１４に記憶されて論理Ｏにより
示されている。ユーザは、定義により、強制的にセット
したデータ・テーブルの部分２１３及び２１４に書き込
むことができるが、実際の入力イメージ・テーブルの部
分２１２への書き込むことは禁止される。プログラマブ
ル・コントローラ１０の動作において、ユーザ・プログ
ラムは部分２１２から実際の入力イメージ・データ、又
はセンサの強制的にセットしたイメージを読み出すこと
ができる。部分２１３から強制的にオンにしたイメージ
を読み出したときは、リモートＩ１０スキャナー・モジ
ュール２０は実際のセンサ入力ステータスと部分２１３
から強制的にオンにしたデータとの論理和を取り、その
結果と部分２１４から当該センサの強制的にオフにした
データとの論理積を取る。

！■カイメージ・デープル２１１は、メインＲＡＭ１３
４にも記憶されており、出力イメージ・データ・テーブ
ル２１５を有する。出力イメージ・データ・テーブル２
１５はリモートＩ１０スキャナー・モジュール２ｏがサ
ービスをした外部リモート入出カラツク１７に接続され
ている出力装置のステータスを表わしている。典型的な
ものとして、この出力データはプログラム実行プロセッ
サ・モジュール１８におけるユーザ制御プログラムの実
行により決定される。強制的にオンにした出力データを
表わす第２の部分２１６と、強制的にオフにした出力デ
ータを表わす第３の部分２１７は、出力イメージ・テー
プ、ル２１１にも設けられている。これは、ユーザ制御
プログラムの実行結果に無関係に、与られたアクチュエ
ータを常にオン又はオフにユーザにより定義することが
できる。例えば、これは、被制御装置の一部を保守のた
めに遮断しなければならないとき、及びこれをユーザ制
御プログラムよりターン・オンしてはならないときに有
用である。制御プログラムは出力イメージ・データ・テ
ーブル２１５〜部分２１７をそれぞれ個別的に読み出す
ことができる。強制的にセットした出力ステータスがデ
ィセーブルされたときは、種々の被制ｉ装置を作動させ
又は外部リモート入出カラツク１７に送出して休止させ
るデータは、出力イメージ・データ・テーブル２１５か
ら得られる。出力ステータスの強制設定をエネーブルし
たときは、外部リモート入出カラツク１７に送出された
データは、以上で説明した３つの入力イメージ２１２〜
入力の強制的にオフの入力２１４による組合わせと同様
のプール論理を用い、３つの出力イメージ・データ・テ
ーブル２１５〜強制的にオフの出力の部分２１７の論理
的な組合わせとなる。

第８図を更に参照すると、リモートＩ１０スギャナー・
モジュール２０のメインＲＡＭ１３４におけるデータ構
造には、ステータス２１８も含まれている。ステータス
２１８には、リモートＩ１０スキャナー・モジュール２
０がサービスした各外部リモート入出カラツク１７にお
ける通信アダプタのステータスについてのデータが含ま
れている。このデータはＩ１０直列リンク１５を介して
これらの外部リモート入出カラツク１７が情報を転送す
る際に用いられる。

多くのセンサ及び動作している装置のステータスを１ビ
ツトにより表わすことができるが、ある種の装置、例え
ば位置センサ、及びアナログ装置は複数のディジタル・
ワードを有する情報を発生するか、又は必要とする。こ
れらのデータを太きなデータ・ブロックとして、外部リ
モート入出カラツク１７に、又はこれよりリモートＩ１
０スキャナー・モジュール２０に転送することができる
。

メインＲＡＭ１３４のメモリ部２１９はこのようなデー
タ・ブロックの転送を制御するために必要な情報を有し
、データ・ブロック・メモリ２２０は実際のデータ・ブ
ロックを記憶する領域となる。

このデータ・ブロックの転送の詳細な説明は、「リモー
トＩ１０インターフェイス・ラックを有するブロック転
送実行用のプログラマブル・コントローラ」と題する、
米国特許筒４．４１３．３１９号を参照すべきである。

第６図を再び参照すると、内部バス・コントロール回路
１２８はコントロール信号も入出力データ仲裁回路１３
０に送出する。この入出力データ仲裁回路１３０はバッ
クプレーン１１及びマイクロプロセッサ・バス１３１〜
１３３からメモリ・アクセス・バス１２１〜１２３にア
クセスをするために衝突する要求を解決させるものであ
る。２組のトランスミッション・ゲート、アドレス・ゲ
−１〜１３６及び双方向データ・ゲート１３８はメモリ
・アクセス・バス１２１〜１２３をマイクロプロセッサ
・バス１３１〜１３３に相互接続し、またメモリ・アク
セス・バス１２１を介して入出力データ仲裁回路１３０
からコントロール信号を受は取る。リモートＩ１０スキ
ャナー・モジュール２０の動作はマイクロプロセッサ・
バス１３１〜１３３に接続されている８ビツトのマイク
ロプロセッサ１４０により制御されている。マイクロプ
ロセッサ１４０はザイローグ■からｚ８０として商業的
に入手可能なものであり、複数組のトランスミッション
・ゲート１３６，１３８．１４４．１４６及び入出力デ
ータ仲裁回路１３０を除き、マイクロプロセッサ・バス
１３１〜１３３に直接接続されている唯一の装置である
。

−組のアドレス・ゲート１４４はマイクロプロセッサ・
アドレス・バス１３３を入出力アドレス・バス１４３に
相互接続しており、また−組の双方向のトライ・ステー
ト・ゲート１４６はデータ・バス１３２及び１４２を相
互接続している。、２つのトライ・ステート・ゲート１
４４及び１４６は入出力データ仲裁回路１３０からマイ
クロプロセッサ・バス１３１を介してコントロール信号
を受は取る。マイクロプロセッサ・バス１３１は入出力
バス１４１に直接接続されている。

入出力制御バス１４１〜１４３は複数の装置を相互接続
しており、これらの装置はリモーｉ〜Ｉ１０スキャナー
・モジュール２０から外部リモート入出カラツク１７へ
のインターフェイスをする。

これらには、２つの同期直列入出力チャネル１５０及び
１５１となる直列入出力インターフェイス回路１４８が
含まれる。同期直列入出力ヂャネル１５０はライン・ド
ライバ１５２を有し、同期直列入出力チャネル１５１は
ライン・レシーバ１５３を有する。カウンタ・タイマ回
路（ＣＴＣ）１５４及び直接メ［す・アクセス（ＤＭＡ
）１ントローラ１５６も入出力コントロール・バス１４
１〜１４３に接続されている。リモートＩ１０スキャナ
ー・モジュール２０の入出力バス部は、Ｉ１０直列リン
ク１５を介して通信した入出力γ−タを一時記憶するＩ
ｌｏ　　ＲへＭ１５８により示すランダム・アクセス・
メモリを有する。読み出し専用メモリ（ＲＯＭ）１６０
も入出力制御バス１４１〜１４３に接続されており、マ
イクロプロセッサ１４０が実行することによりリモート
Ｉ１０スキャナー・モジュール２０の機能を実行するプ
ログラムを有する。アドレス・デコード・°クロック１
６２もリモートＩ１０スキャナー・モジュール２０の１
１０部におけるアドレス・バス及び制御バスに接続され
ており、マイクロプロセッサ１４０が発生したアドレス
を解釈し、マイクロプロセッサ・バス１３１及び入出力
制御バス１４１を介して適当なエネーブル信号及びコン
トロール信号を発生する。

リモートＩ／′０スキャナー・モジュール２ｏの動作に
ついてはデータの収集及び転送について次の部分で説明
する。

コントローラの動作 本発明のプログラマブル・コントローラ１ｏの新しい構
成は、固有な方法により機能することを示している。本
発明の装置が従来のプログラマブル・コン１〜ローラと
異なった動作をする領域には、システム初期化、Ｉ１０
データのｌＩ’Ｙ集及び転送が含まれる。しかし、この
コントローラと最も重要な相違はユーザ制御プログラム
の形式及び実行にある。各これらを固有な機能をそれぞ
れ詳細に説明しよう。

システム初期化 システムの電源投入時において、システム・コントロー
ラ１６はシステム構成及び第１３図のフローチャートに
示す他の種々のタスクを管理する。

電源立ち上がりの第１７エーズ４５０はシステム・リセ
ット信号が終結した直後に発生する。この期間では、バ
ックプレーン１１上に許容されたモジュールはなく、種
々のモジュールがそれ自身のメモリ及び他のサブシステ
ムのローカル・テストを実行する。各モジュールは、ロ
ーカル・テストを終了すると、バックプレーン１１の制
御バス２１の共通レディー・ラインを開放する。最後の
モジュールがその内部テストを終了したときは、共通レ
ディー・ライン上の信号が真となる。これは、システム
・コントローラ１６を電源投入ステップに移行させるの
を知らせるものとなる。

第２のフェーズ４５１において、システム・コントロー
ラ１６はバックプレーン１１に行き、ラック１２の各ス
ロットにおけるモジュールを要求してそれ自身を識別し
、モジュールについての種棒の情報、例えばモジュール
の種類、及びＲＡＭ６９に記憶されている種々の割り込
み及びデータ・ポインタのアドレスをシステム・コント
ローラ１６に供給する。システム・コントローラ１６は
、各モジュールから受は取る情報に基づいて、システム
が正しく構築されていることを調べる。例えば、システ
ム上で１以上のプログラム実行プロセッサ・モジュール
１８があるときは、各システム・コントローラ１６が固
有のモジュール・サム・ホイール表示を有し、それらの
うちの２つが同一の表示を有しないことを確認する。

次のフェーズ４５２において、システム・コントローラ
１６は各モジュールに予め割り付けたメモリ位置のバッ
クプレーン１１の通信パラメータを記憶する。これらの
パラメータは、バックプレーン１１を介して通信する方
法をモジュールに知らせるものである。あるモジュール
がバックプレーン１１を介して通信する方法を知ると、
そのモジュールはそのメモリ・アドレス・ポインタをシ
ステム・コントローラ１６のシステム・メモリ即ちＲＡ
Ｍ６９におけるメモリ位置にロードする。

これらのメモリ・アドレス・ポインタは、そのモジュー
ルのデータをアクセスするために他のモジュールが用い
、又は命令を送出するために用いられる。例えば、各モ
ジュールはその割り込みのアドレスをシステム・メモリ
のシステム・ステータス・ファイル２０１にロードする
（第７図）。このフェーズにおいて、種々の機能モジュ
ールは種々のシステム・コントローラ１６のみと通信を
し、他の種類のモジュールとは通信をしない。第１３図
を再び春照すると、初期化する次のフェーズは、モジュ
ールが互いに通信をし、必要とするデータの交換をでき
るようにする。このフェーズを終了すると、フェーズ４
５４において、プログラマブル・コントローラ１０はユ
ーザ定義の起動モード（典型的なものとして「プログラ
ム」又は「実行」）に通常の遷移をする。

システムは３つの基本的な動作モード、即ちシステム・
コントローラ１６により決定されるプログラミング、プ
ログラム実行、及び故障モードを有する。これらのモー
ドは、それぞれ多数の内部モードに副分割される。例え
ば、実行モードは、プログラム実行の前に各リモートＩ
１０スキャナー・モジュール２ｏがそれぞれの外部リモ
ート入出カラツク１７からデータを集め、初９期の入力
イメージ・デープル２１０を作成させる初期入力ブリス
キャンの内部モードを有する。初期入力ブリスキャンに
続き、プログラム・スキャンを実行する。このプログラ
ム・ブリスキャンでは１以上のユーザ制御プログラムを
１回走査して初期出力信号イメージ・テーブル２１１を
作成する。これらの両初期入カブリスキャンの内部モー
ドを完了し、入力イメージ・テーブル２１０及び初期出
力信号イメージ・テーブル２１１を作成すると、種々の
出力信号をエネーブルし、実行モードはユーザ制御プロ
グラムの正式な実行を開始する。

ユーザ制御プログラムの系統及び実行を説明づ−るため
に、プログラマブル・コントローラ１０内でデータ及び
コマンドを転送する方法を理解しなければならない。

データ収集及び転送 第１図、第２図及び第６図を参照すると、各リモートＩ
１０スキャナー・モジュール２ｏは周期的に外部リモー
ト入出カラツク１７にそれぞれ接続されているセンサか
ら入力データを収集する。

このようなデータの収集は例えば米国特許第４゜４４２
．５０４号において説明されているような従来のプログ
ラマブル・コントローラが実行するＩ１０走査と同様で
ある。システムが実行モードにある間に、各リモートＩ
１０スキャナー・モジュール２０は各外部リモート入出
カラツク１７を逐次要求し、これに接続されている検知
装置のステータスに関する入力データを送出する。

第６図を参照すると、外部リモート入出カラツク１７か
らのデータ収集をマイクロプロセッサ１４ｏにより実行
して、トライ・ステート・ゲート１４４及び１４６をエ
ネーブルする。これはメモリ・アクセス・バス１２１〜
１２３を入出力制御バス１４１〜１４３に接続するもの
である。これらのバスを説明した後、マイクロプロセッ
サ１４０は逐次、直列入出力インターフェイス回路１４
８、ケーブル・ドライバ１５２及び１５３を介して外部
リモート入出カラツク１７にコマンドを送出する。外部
リモート入出カラツク１７は、これらのコマンドに応答
して、それらのセンサ入力をモートＩ１０スキャナー・
モジュール２０に送出する。受は取った入力データはＩ
ｌｏ　　ＲＡＭ１５８に一時記憶される。外部リモート
入出カラツク１７からデータを収集するために用いる通
信プロトコルは、従来のコントローラが用いていたもの
と同様のものである。

収集された入力データは規則的な間隔により、Ｉｌｏ　
　ＲＡＭ１５８からメインＲＡＭ１３４内にある入力イ
メージ・テーブルに転送される。この転送は、入出力デ
ータ仲裁回路１３０がメモリ・アクセス・バス１２１〜
１２３、マイクロプロセッサ・バス１３１〜１３３及び
入出力制御バス１４１〜１４３を一緒に接続することを
要求することにより、マイクロプロセッサ１４０により
達成される。バックプレーン１１がメモリ・アクセス・
バス１２１〜１２３、に接続されていないときは、入出
力データ仲裁回路１３０がメモリ・アクセス・バス１２
１及びマイクロプロセッサ・バス１３１を介してトラン
スミッション・ゲート１３６．１３８，１４４及び１４
６にコントロール信号を送出する。トランスミッション
・ゲート１３６．１３８，１４４及び、１４６は、コン
トロール信号に応答して、３組の内部バスを相互接続す
る。次いで、入出力データ仲裁回路１３０はマイクロプ
ロセッサ１４０に肯定応答信号を送出して、接続が完了
したことを表わす。マイクロプロセッサ１４０は、肯定
応答信号を受は取ると、Ｉ１０ＲＡＭ１５８とメインＲ
ＡＭ１３４との間でデータを転送する。入力データはメ
インＲＡＭ１３４の入力イメージ・デープル２１２（第
８図）に格納される。転送が完了すると、マイクロプロ
セッサ１４０は内部バスの相互接続を切り離すように入
出力データ仲裁回路１３０に信号を送出する。

他の周期的な間隔で、リモートＩ１０スキャナー・モジ
ュール２０はステータス・データを外部リモート入出カ
ラツク１７に送出する。この処理は入力ステータス・デ
ータについて今説明したものと同様である。マイクロプ
ロセッサ１４０はメモリ・アクセス・バス１２１〜１２
３、マイクロプロセッサ・バス１３１〜１３３および入
出力制御バス１４１〜１４３の相互接続を要求する。相
互接続を確立すると、メインＲＡＭ１３４における出力
イメージ・テーブルのデータがＩ１０ＲＡＭ１５８に転
送される。次にバスの相互接続が切り離される。Ｉｌｏ
　　ＲＡＭ１５８の出力データは系統的にＩ１０直列リ
ンク１５を介して外部リモート入出カラツク１７に送出
され、被制御装置の作動装置を作動又は休止させる。

以上で説明したように、Ｉｌｏ　　ＲＡＭ１５８は、Ｉ
１０直列リンク１５を介して送出、又は受は取るデータ
を格納するために用いられる。通信処理において、マイ
クロプロセッサ１４０は、メインＲＡＭ１３４に格納し
たメインＩ１０イメージ・テーブルをアクセスする必要
はない。通信タスクからメインＲＡＭ１３４及びＩ１０
モジュールの個別的な内部バス構造からメインＲＡＭ１
３４を開放することは、バックプレーン１１の他のモジ
ュール、例えばシステム・コントローラ１６、及びプロ
グラム実行プロセッサ・モジュール１８がメインＲＡＭ
１３４のＩ１０イメージ・テーブルのデータを直接アク
セス可能にする。このようなバックプレーン１１からの
直接アクセスは、外部リモート入出カラツク１７との通
信を同時に制御可能とするマイクロプロセッサ１４０を
巻き込むことはない。

システム・コントローラ１６又はプログラム実行プロセ
ッサ・モジュール１８のうちの一つが与えられた入力装
置のステータスを読み出すときは、特定のセンサから入
力データを受は取るリモートＩ１０スキャナー・モジュ
ール２０を調べるために、制御バス２１〜アドレス・バ
ス２３に対するアクセスを要求する。プログラム実行プ
ロセッサ・モジュール１８又はシステム・コントローラ
１６は、バックプレーン１１のアクセスが許可されると
、適当なリモート１１０スキヤナー・モジュール２０を
アドレス指定する。リモート１１スキヤナー・モジュー
ル２０内の内部バス制御回路１２８は、アドレス指定に
応答して、バックプレーン１１の制御バス２１を介して
アクセス要求信号を受は取る。次いで、内部バス制御回
路１２８は、メインＲＡＭ１３４に対する要求が他のモ
ジュールから受は取ったことを入出力データ仲裁回路１
３０に通知する。メモリ・アクセス・バス１２１へ１２
３が制御バス２１〜アドレス・バス２３に接続可能な適
当な時点で、入出力データ仲裁回路１３０は、アドレス
・バス・ゲート１２４及びデータ・バス・ゲート１２６
を介してバックプレーン１１及びメモリ・アクセス・バ
ス１２１〜１２３を互いに接続可能なことを内部バス・
コントロール回路１２８に知らせる。内部バス・コント
ロール回路１２８がこの接続の完了について制御バス２
１を介して要求モジュールに肯定応答する。次いで、他
のモジュールは、メインＲＡＭ１３４の入出力データ・
イメージ・テーブルにデータを読み出し、又は書き込む
。データ転送は、１データ・ワードであってもよく、又
はワード・ブロックであってもよい。要求モジュールは
、全ての要求データがリモートＩ１０スキャナー・モジ
ュール２０から転送されるまで、バックプレーン１１の
制御を保持している。アクセスが完了すると、制御バス
２１を介して内部バス制御回路１２８に知らせ、バック
プレーン１１に対づ゛る接続を切り離す。

リモートＩ１０スキャナー・モジュール２０の構造は、
バックプレーン１１に接続されている曲のモジュールが
マイクロプロセラ４Ｊ１４０の介入なしに、メインＲＡ
Ｍ１３４を直接アクセス可能にづるものであることが明
らかである。これは、マイクロプロセッサ１４０がセン
サ・データの収集、及び装置アクチュエータに対する出
力コマンドの送出の制御に専念することを可能にする。

各プログラム実行プロセッサ・モジュール１８によるｒ
１０イメージ・テーブルのデータに対するアクセスは、
「必要なとき」形式でよく、又はプロセッサがリモート
Ｉ１０スキャナー・モジュール２０から周期的に全１１
０データ・テーブルのイメージを読み出してもよい。プ
ログラム実行プロセッサ・モジュール１８により実行さ
れているユーザＩｌｌ　Ｉプログラムがセンサ・ステー
タスの評価を必要とする「必要なとき」形式では、プロ
グラム実行プロセッサ・モジュール１８が再度制御バス
２１〜アドレス・バス２３をアクセスし、かつリモート
Ｉ１０スキャナー・モジュール２゜を介する当該センサ
からデータを要求する。このモードは、ユーザ・プログ
ラムの実行に同期されている周期形式でない「非同期」
と呼ばれ、リモートＩ１０スキャナー・モジュール２０
に対するアクセスが「必要などき」形式である。

リモート１１スキヤナー・モジュール２０からセンサ入
力データをアクセスする他の方法（ま、同期、すなわち
周期形式である。プログラム実行プロセッサ・モジ、１
−ル１８がユーザ制御プログラムを実行している与られ
た時点で、各リモートＩ１０スキャナー・モジュール２
０から入力イメージ・テーブル２１０を読み込み、プロ
グラム実行プロセッサ・モジュール１８内のＲＡＭ１０
６にコピーする。例えば、プログラム実行プロセッサ・
モジュール１８は、ユーザ制御プログラムにより各バス
を開始する直前に、バックプレーン１１に対するアクセ
スを得ると共に、各リモートＩ１０スキャナー・モジュ
ール２０を調べて各スキャナーの入力イメージ・テーブ
ル２１０をＲＡＭ１０６にコピーする。これは、ユーザ
プログラムによる次のバスにおいて用いられる入力デー
タが一定のままであり、かつ各分岐が同一のセンサ・ス
テータスを用いて評価されるのを確実なものにする。ど
の動作モードを用いるかの選択は、オベレータ／プログ
ラマに残されており、特定の機能チャート・プログラム
及び実行しているユーザ制御プログラムに従う。オペレ
ータにより指定されない限り、システムは非同期モード
にデフオールドする。

第２図及び第８図を特に参照すると、リモートＩ１０ス
キャナー・モジュール２０における初期出力信号イメー
ジ・テーブル２１１は、当該モジュールのうちの一つに
接続されているアクチエータのステータスの変化に基づ
いて、直ちに更新される。特に、ユーザのプログラムが
被制御アクチュエータのステータスの変化を必要とする
ときは、以上で説明したように、プログラム実行プロセ
ッサ・モジュール１８はリモートＩ１０スキャナー・モ
ジュール２ｏに対して再度アクセスをし、変更すべき１
ビツト又は複数のビットを含む出力イメージ・テーブル
２１１のワードをメインＲＡＭ１３４から読み出す。プ
ログラム実行プロセッサ・モジュール１８が当該出力イ
メージ・テーブル２１１のワードのコピーを受は取った
ときは、対応する部分を変更し、リモートＩ１０スキャ
ナー・モジュール２ｏの初期出力信号イメージ・テーブ
ル２１１に変更したワードを戻す。このようなメインＲ
ＡＭ１３４の読み出し、及び書き込みにおいて、プログ
ラム実行プロセッサ・モジュール１８は、制御バス２１
ヘアドレス・バス２３の制御を保持しているので、プロ
グラム実行プロセッサ・モジュール１８がその出力端機
能を実行している間は、他のモジュールはリモートＩ１
０スキャナー・モジュール２０の出力イメージ・テーブ
ル２１１を読み出すか、又は変更することができない。

これは、出力イメージ・テーブル２１１が変更されない
こと、又は他の実行モジュールが古いデータを用いるの
を確保する。しかし、ユーザによっては、与えられた被
制御装置が一時にプログラム実行プロセッサ・モジュー
ル１８により作動され、又は休止されている状態にのみ
を制御プログラムにより確実なものどする。

あるモジュールがそのバックプレーン１１の制御を放棄
したときは、当該システムの他の［ジュールはバックプ
レーン１１をアクセスすることができる。同時に１以上
のモジュールがこのようなアクセスを要求したときは、
システム・コントローラ１６におけるバックプレーン仲
裁回路８４は衝突を解決する。バックプレーン仲裁回路
８４は以上で説明したように、循環する優先順位機構を
実行する。この優先順位機構では、バックプレーン１１
のアクセスについて最高の優先順位がラックのスロット
番号順で第１のモジュールから次のものに渡される。最
初のは左端のラック・スロットのモジュールが最高の優
先順位を有し、優先順位は右へのスロットに行くに従っ
て低くなる。そのような点で、第２、第３及び第４のス
ロットにおけるモジュールとの間で競合が存在するとき
は、第２のモジュールが再びアクセスを獲得する。モジ
ュールにアクセスの許可が与えられると、優先順位が１
モジユールのスロットだけ右ヘシフトされる。ここでは
、第２のモジュールが最高の優先順位を有し、第１のス
ロットのモジュールが最低の優先順位を有する。次に、
第１、第３及び第８のスロットのモジュールが同時にバ
ックプレーン１１に対するアクセスを要求したときは、
第３のモジュールがこれらのうちで最高の優先順位を有
するので、これがアクセスを獲得する。その場合に、第
８のモジュールがアクセス権を有し、最終的に第１のモ
ジュールがバックプレーン１１をアクセスするのが許可
される。最後のスロットのモジュールが最高の優先順位
となった後、最高の優先順位は最初の、即ち左端のモジ
ュールに戻される。

システム・コントローラ１６のシステム・メモリ（ＲＡ
Ｍ）６９もバックプレーン１１の他のモジュールにより
直接アドレス指定されるので、これらのモジュールはス
テータス・データに対するアクセスが可能である。ユー
ザ制御プログラムの実行中に、システム・コントローラ
１６により実行される主要様能は、ローカル・エリア・
ネットワーク２８及びプログラミング端末２４上の通信
を処理し、かつ実行することに関するものである。

システム・コントローラ１６又はリモートＩ／Ｏスキへ
７ナー・モジュール２ｏからデータを必要とするモジュ
ールは、バックプレーン１１を介して直接これらのモジ
ュールｈ日らメインＲＡＭをアクセスすることができる
。しかし、あるモジュールがラック１２の他のモジュー
ルにデータ・ブロック又はコマンドを送出したいときは
、２つのモジュール間の通信のために異なる技術を採用
しなければならない。

モジュール間通信 以上で説明したように、Ｉ１０データをバックプレーン
１１上の一方のモジュールから他方のモジュールに直接
転送することができる。この直接転送は、データが非常
に特殊なデータ構造、例えば他のモジュールのＩ１０イ
メージ・テーブルから読み出し、又はこれに書き込むと
きに可能である。しかし、現在のマイクロプロセッサ・
システムにおいては、予め定めたデータ構造に存在しな
い俵形式のメツセージがモジュール間でしばしば転送さ
れる。このようなメツセージにはより汎用的なモジュー
ル間通信プロトコルが必要である。

ここではこの処理を「メール」発送と呼ぶ。

メールを受は取ることができる各モジュール内には、第
１４図に示すように一組のメールボックスがある。この
−組のメールボックスには、「優先ｊ及び「定期１便の
部分がある。各部分は、それぞれ２ワードのメモリ位置
からなる１６メールボツクスを有する。これらの１６メ
ールボツクスはメイン・プログラマブル・コントローラ
のラック１２の８スロツトにおいてモジュールと、補助
ラック（図示なし）における８モジユールとメツセージ
の交換が可能である。各部分の各メールボックスは２つ
のラックにあるスロットのうちの一つに対応する。構築
処理において、各モジュールはそのメールボックス・セ
ットの最上端のアドレスを当該モジュールのデータを有
するシス７ム・ステータス・ファイル２０１（第７図）
の領域に占き込む。各モジュールのメールボックス割り
込みのアドレスもシステム・メモリ（ＲＡＭ）６９のシ
ステム・ステータス・ファイル２０１に記憶される。

「プライオリティ−・メールＪメツセージは受信モジュ
ールが直ちに実行する緊急コマンドを形成している。こ
の緊急コマンドはその受信を検出するメイル取り扱いタ
スク内で実行されるが、又は処理のために行き先タスク
に渡される。プライオリティ−・メール・メツセージは
第１２Ａ図に示すように２つの１２ビツト・ワードから
なる。

その第１ワードの第１ビツトは０であり、プライオリテ
ィ−・メールとしてそのメツセージを表ゎしている。第
１ワードの次の７ビツト・フィールド（ＣＭＤ）は、実
行されるべく、法衣から選択されたコマンドの符号化形
式を含む。

表 コマンド・　　　　コマンドの説明 コード メールボックス・コマンドの肯定応答 機能チャート・ステップの実行開始 割り込みルーチンの実行開始 システム・モードの変更 電源投入ステップの変更 ６１１　　　電源投入終了 ７Ｈ活性なシステム動作の停止 第１ワードの残りのビットは全コマンドで使用されない
。第２ワードは受信モジュールのローカル・メモリ内の
位置に対するポインタであり、コマンドを実行するデー
タを有する。例えば、プライオリティ−・メール・メツ
セージは１プログラム実行プロセッサ・モジュール１８
により送出され、このような他のモジュールが与えられ
たＲ能チャート・ステップにおける特殊なユーザ・プロ
グラムの実行を開始することを知らせる。この時点では
、第１ワードのコマンド（ＣＭＤ）は′°２１」″であ
り受信モジュールが新しい機能チャートのステップの開
始を知らせるものである。第２ワードは受信メモリのア
ドレスを有づ−るテーブルのオフセット・ポインタであ
り、この受信メモリには当該ステップ及びその制御プロ
グラムについての情報が含まれている。この情報は受信
モジュールの機能チャート・プログラム・インタプリー
タ・プログラムに渡される。

第１２Ａ図及び第１４図を参照すると、メールをソース
・モジュール２３０に送出づるために、先ずそのメモリ
に２ワード・メツセージを形成する。このメツセージの
転送はソース・モジュール２３０のメール取り扱いタス
クにより制御される。

プライオリティ−・メール転送処理はソース・モジュー
ル２３０により開始され、バックプレーン１１を介して
システム・メモリ（ＲＡＭ＞６９をアクセスし、メール
割り込みのアドレスと、受信モジュール２３２のメール
・ボックス・セット２３３の一番上のアドレスを得る。

これらのアドレスはシステム・コントローラ１６のシス
テム・メモリ（ＲＡＭ）６９のシステム・ステータス・
ファイル２０１に記憶される（第７図）。ソース・モジ
ュール２３０は受信モジュール２３２のメール・ボック
ス・スロワ１〜をアクセスするために、メール・ボック
ス・セット２３３の一番上からインデックスを知る。次
に、ソース・モジュール２３ｏのメール処理タスクは再
びバックプレーン１１に対するアクセスのシークをする
。メール処理タスクがバックプレーン１１に対するアク
セスを受は取ったときは、ソース・モジュール２３０は
受信モジユール・メモリ２３４のプライオリティ−・メ
ールボックスの第１ワードをチエツクする。

プライオリティ−・メールボックスの第１ワードがＯで
なく、前のメツセージが未だプライオリティ−・メール
ボックスにあることを表わしているときは、ソース・モ
ジュール２３０はしばらく待機してから再試行する。第
１メールボツクス・ワードが全てＯとなっているのを検
出したときは、ソース・モジュール２３０はコマンド及
びアドレス・オフセット・ポインタを含む２つのメツセ
ージ・ワードを受信メールボックス・リストのスロット
に書き込み、受信モジコール２３２のメールボックス割
り込みアドレスに割り込みワードを送出する。

受信モジュール２３２のメール処理タスクは、割り込み
に応答して、プライオリティ−・メール・エントリを読
み出す。このプライオリティ−・メール・エントリが新
しい芸能ヂャー１−・ステップを開始させるコマンドの
ときは、機能チャート・インタープリタ−・プログラム
のキューに進む。

次いで、そのメール・ボックス・セット２３３のエント
リ及び割り込みによりソース・モジュール２３０１、：
肯定応答を返送する。この時点で、受信モジュール２３
２はソース・モジュール２３０のメールボックスのスロ
ットにＯをロードして他のメツセージの受信に備える。

「通常メール」は典型的なものとして２以上のデータ・
ワードを転送するのに使用されるが、以上で説明したコ
マンド・メツセージもこれらのメールボックスのスロッ
トに送出することができる。

例えば、通常メールはシステム起動のときに各モジュー
ルに構築データを送出するために用いられる。また、通
常メールは通常の動作において、直ちに応答又は動作を
必要としないメツセージを送出するときにも用いられる
。第１４図を更に参照すると、ソース・モジュール２３
０は、転送すべき数ワードを有するときは、そのデータ
をその日−カル・メモリ２３８のプロ゛ツク２３６にア
ッセンブリする。次に、ソース・モジコール２３０はそ
のメモリのデータを行き先モジュールがアクセスするた
めに必要とする全てのパラメータを、他のメモリ・ブロ
ックに記憶し、ソース・モジュール２３０に対するアク
セスの肯定応答をする。これらのパラメータは、従来の
プログラマブル・コントローラにおいて用いられたもの
と同様の予め定めたフォーマットを有し、データ・メツ
セージのアドレス、メツセージの長さ、データを用いる
行き先モジュールのタスク、及びデータの転送に必要な
他の情報を含む。

次に、２ワードのメツセージはソース・モジュール２３
０のメモリ２３８に登録される。このメツセージのフォ
ーマットを第１２８に示す。第１ワードの第１ビツトは
２進数の１であり、通常メールのメツセージを表わして
いる。次の３ビツトは全てＯであり、コマンドに対立す
るデータ・ブロック形式のメツセージを表わしている。

第１ワードの残りのビット、及び第２ワードの１６ビツ
トは全て、ソース・モジュール２３０内の転送アドレス
の先頭アドレスである。

次に、ソース・モジュール２３０はそのメール処理タス
クを知らせて通常メールのメツセージを送出する。この
メール処理タスクは、プライオリティ−・メールのよう
に、バックプレーン１１をアクセスし、受信モジュール
２３２のメモリにおいて通常メールボックスのスロット
を試験してこれが空きであることを確認する。送り先モ
ジュールにおけるメールボックス・スロットの第１ワー
ドが全てＯのときは、２ワードの通常メツセージをその
メールボックス・スロットに書き込む。受信モジュール
２３２のメールボックス・スロットがロードされたとき
は、割り込みワードを受信モジュール２３２のメール割
り込みアドレスに送出する。

受信モジュール２３２は割り込みされているときは、メ
ツセージのためにそのメールボックスを走査する。受信
モジュール２３２は、プライオリティ−・メールと異な
り、通常メールは直ちに処理しないが、時間が許すなら
ば処理用のキューにメール・エントリを置く。通常メー
ルの処理はユーザ制御プログラムのパフォーマンスに比
較して低い優先順位のタスクである。受信モジュール２
３２に時間があるときは、受信モジュール２３２はバッ
クプレーン１１を介してソース・モジュール２３０のメ
モリ２３８をアクセスし、パラメータ・ブロック２４０
の情報を読み出づ゛。次に、受信モジュール２３２はこ
れらのパラメータを用いてメツセージ・データ・ブロッ
ク２３６を以上で説明したデータ収集処理によりローカ
ル・メモリ２３４にコピーする。受信モジュール２３２
は、メツセージ・データ・ブロック２３６をコピーした
後、通常メールによって嵩定応答をソース・モジュール
２３０に送出し、通常メールボックス・スロットを０に
する。次に、このメツセージ・データ・ブロック２３６
は受信モジュール２３２により処理可能になる。

データ及びコマンドがモジュール間で送出される方法を
理解することにより、異なる形式のプログラムの実行を
説明することができる。

プログラム形成及び実行 本発明のプログラマブル・コントローラはいくつかの汎
用プログラム、例えば機械作動プログラム、独立バック
グラウンド・プログラム、割り込みサブルーチン及び故
障サブルーチンを実行することができる。橢械作動プロ
グラムはプログラマブル・コントローラ１０のユーザに
よって開発され、その特定の機械又はプロセスに適用す
る。非常に複雑な処理の場合は、機械作動プログラムは
逐次的な機能チャートにより定義され、処理の各主要ス
テップを示している。個別的なユーザ制御プログラムは
各ステップの機能を実行するように開発される。これら
のユーザ制御プログラムはラダー・ダイアグラム・プロ
グラム、及びハイレベル言語により書かれた制御プログ
ラムを有する。

この実施例はユーザ制御プログラムのコンパイル・バー
ジョンを実行するので、アッセンブリ言珀、及びハイレ
ベル言語、例えばＢＡＳＩＣをユーザ１１１＠プログラ
ム用のソース・コードを発生するために用いることがで
きる。ユーザ制御プログラムは異なるプロセッサ・モジ
ュールに実行が割り付けられる。しかし、本プログラマ
ブル・コントローラは一つの機械作動プログラムに従っ
てこの並列プロセッサを整合させるものである。

独立バックグラウンド・プログラムは、制御プログラム
の実行において従属的なユーザ・プログラムであり、時
間に厳密でない良い動作、例えば他のコンピュータから
のデータ収集及びレポート生成に用いられる。割り込み
ルーチンは与えられた事象が生起したときに高い優先順
位の動作を実行させ、一方故障ルーチンはプログラマブ
ル・コントローラ１ｏか、又は被制御装置の検出された
誤り状態からうまく復旧させる。

各プログラム実行プロセッサ・モジュール１８はそのシ
ステムのプログラム実行プロセッサ・モジュール１８か
ら完全に独立して動作し、かつ他のモジュールの処理に
よって影響されないそれ自身のオペレーティング・シス
テムを有する。プログラム実行プロセッサ・モジュール
１８のルーチンは当該上ジュールの資源をオペレーティ
ング・システムと共有し、どの程度の処理時間を同時に
実行される各ルーチンに割り付けられるかを決定する。

プロセッサ・モジュールにより種々の形式のプログラム
を順序よく実行するために、優先順位システムを確立す
る。最高の優先順位は、時間が厳格なためその実行に割
り込むことが許されない種棒の割り込みルーチンからな
る。次の優先順位では、最高の優先順位割り込み又は故
障が生起したときを除き、通常は完了まで動作する他の
全ての割り込みが含まれる。

割り込みルーチンはプロセッサ入力割り込み及び選択可
能な時間割り込みを有する。プロセッサ入力の割り込み
は外部光主入力信号により開始され、かつ特殊な入力条
件が生起したときにのみ実行されることを意図した高い
優先順位ルーチンに用いられる。プロセッサ入力割り込
みに対応するために、各プログラム実行プロセッサ・モ
ジュール１８は外部装置から割り込み信号を受は取って
処理する割り込みインターフェイス回路９９（第４図）
を有する。選択可能な時間割り込みは、システムのリア
ル・タイム・りＯツクにより指定された一定の間隔で開
始される。各割り込みには一つの優先順位が定められ、
１以上の割り込みが保留されているときは、高い優先順
位を有するものが最初に実行される。

種々の他のプログラム形式の実行はプログラムをグルー
プに分け、かつ各グループに処理時間の一部を割り付け
ることにより進められる。与えられた実行時間長は、時
間に厳密でない動作、例えばバックグラウンド・タスク
、定期的なモジュール間メツセージの処理、及び種々の
タスクとの通信を実行するためのシステム構築中に、オ
ペレータにより定義されてもよい。これらの低い優先順
位は［バックグラウンド・タスク」と総括的に呼ばれる
が、バックグラウンド・タスクがこれらの動作のうちの
１形式に過ぎないことが理解される。

弗型的なものとして、オペレータは、これらのタスクを
処理するプログラム実行プロセッサ・モジュール１８の
処理時間の２０．３０．４０又は５０パーセントを選択
することができる。オペレーティング・システムはこれ
らに割り付けられた期間にこの形式の種々の動作量の時
間を区切る。割り付けられた時間が経過すると、これら
のタスクの処理はこれらの動作の他の期間になるまで保
留される。更に、プロセッサ・モジュールが制御プログ
ラムを坦在実行していなければ、全処理時間は必要に従
ってバックグラウンド・タスクに与えられる。

残りの処理時間は機械操作プログラムに割り付けられる
。このタスクは通常時間的に厳格なので、一般にバック
グラウンド・タスクに割り付けられた時間量は、どの程
度の時間を機械操作プログラムのために残す必要がある
かの関数となる。バックグラウンド・タスクに割り付け
られた処理時間量を慎重に選択することにより、オペレ
ータは実行が機械操作プログラムを介して、ある機械制
御応用で望ましいとされる規則正しい間隔で発生させる
ことができる。機械操作プログラムは同ＩＩ　した割り
込みがバックグラウンド・タスク期間の開始を知らせる
まで、動作し続ける。

本発明のプログラマブル・コントローラは機械操作プロ
グラムを実行する改良システムを提供するので、これら
のプログラムを詳細に説明する。

機能チャート・プログラムは、一連のステップとして総
合的な制御処理を定め、多重プログラム・プロセッサ・
モジュールにより並列にＩＩ機械操作プログラム異なる
部分の同時パフォーマンスを協調させる機能を有する。

約束により、各ステップには、何時そのステップを完了
するのかを指定する遷移条件が続く。独立したユーザ制
御プログラム、例えばラダー・プログラムは機能チャー
トの各ステップ及び遷移のために記述されている。

機械操作プログラムはプログラミング端末２４、又はロ
ーカル・エリア・ネットワーク２８により接続されてい
るパーソナル・コンピュータ若しくはホスト・コンピュ
ータに書き込まれる。これらのプログラミング装置は必
要なソフトウェアを有するので、プログラマは機能ヂャ
ート及びユーザ制御プログラムを作成することができる
。端末及びプログラミング・コンピュータも各ユーザ制
御プログラムを機械言語命令にコンパイルして、プログ
ラム実行プロセッサ・モジュール１８のうちの一つによ
る実行を管理する。ラダー・プログラムをユーザ定義制
御プログラムとして用いるときは、ごれを確立する技術
は、従来のプログラマブル・コントローラと同一である
。唯一つの相違は完了したプログラムが複雑なことであ
る。

機能チャー１・の確立は従来のプログラマブル・コント
ローラと本発明の本プログラマブル・コントローラと異
なる。機能チャートはプログラミング端末２４又はプロ
グラミング・コンピュータのスクリーン上に図形的に未
だ構築されている。ソフトウェア及びこれを実現する技
術は、従来のプログラマブル・コントローラと１０によ
り実現化されているものと同一である。しかし、機能チ
ャートは、従来のプログラマブル・コントローラ異なり
、実行可能なコードを発生するのではなく、−組の記述
子を発生する。この記述子は、どのユーザが実行するプ
ログラムを制御するのか、何時そのようにするのか、か
つどのプロセッサを用いるのかを、プログラマブル・コ
ントローラに知らせる指令と考えることができる。

機能チャートの例を第１０図に示す。機能ヂャートの各
処理ステップはステップ４０３のような四角により表わ
されている。また、一方のステップから他方のステップ
への遷移は線４０２のような水平線により表わされてい
る。機能チャートの最初のステップは、ステップ４００
によって示すように、二重の四角いブロックにより定め
られる。

しかし、第１０図の機能チャートにおける最初のステッ
プ４００が機能チャートの一番上にあるが、以下で明ら
かとなるように同時構築内を除き、図面の殆んどであっ
てもよい。従来のプログラマブル・コントローラ１０の
機能チャートにより、ステップ４００にはメモリ内にフ
ァイル名（例えば、ファイル１）があり、このファイル
名には当該ステップにおいて実行すべきユーザ制御プロ
グラムが含まれる。ステップ４００は従来の機能チャー
トと異なり、プログラム実行プロセッサ・モジュール１
８の表示（Ｐｉ、Ｐ２等）も含まれ、特定の機能チャー
ト・ステップのユーザ制御プログラムを実行する。本発
明のプログラマブル・コントローラ１ｏはＰｌ及びＰ２
を表わす２つのプログラム実行プロセッサ・モジュール
１８を有するが、付加的なプロセッサ・モジュールをラ
ック１２に挿入することができる。最初のステップ及び
ユーザυ制御プログラムのファイル番号に割り付けられ
たプログラム実行プロセッサ・モジュール１８は、シス
テム・コントローラ１６のメモリ（第７図）のシステム
・ステータス・ファイル２０１に最終的に記憶されるの
で、プログラマブル・コントローラ１０はどこから機械
操作プログラムを実行するのかを知る。

ステップ４００のユーザ制御プログラムは第１のプロセ
ッサ・モジュールＰ１により実行され、プロセッサ・モ
ジュールＰ１はプログラム条件が満足されるまで、その
プログラムを反復して実行する。このプログラム条件は
機能チャートのステップ４００の直ぐ下の）１移（例え
ば４０２のような遷移）により表わされている。典型的
には、）コ移４０２は１段階のラダー・プログラムによ
り定められ、例えば関連するステップとしてＰｌと同一
のプロセッサ・モジュールにより実行される。

ＩＪ移に関するプロセッサ・モジュールの割り付けは、
機能チャート編集プログラムによって自動的に行なわれ
る。この段階ラダー・プログラムが真であったときは、
ステップ４００のユーザ制御プログラムの実行及びプロ
グラム実行は次の機能チャートのステップ４０３に進む
。ステップ４００、遷移４０２及びステップ４０３を含
む第１０図の機能チャートの部分は、典型的なものとし
て、「シーケンス」構造と呼ばれており、各ステップに
は逐次他のものが続く。

ステップ４０３には３つの独立したプログラム分岐が続
いており、そのうちの一つのみが対応する遷移条件に基
づいて選択され、実行される。多くの分岐から一つを選
択することを「選択」構築と呼ぶ。最初の分岐には、フ
ァイル１２に含まれているユーザ制御プログラムにより
定められる初期遷移４０４と、ファイル３に含まれてい
るユーザ制御プログラムにより定められる処理ステップ
４０７とが含まれる。処理ステップ４０７にはファイル
１５に含まれる終結遷移条件４１０が続く。

同様に、中間の分岐には初期遷移４０５及び終結遷移条
件４１１に続く処理ステップ４０８が含まれる。選択構
造の第３及び最終分岐は、初期遷移４０６、メイン処理
ステップ４０９及び終結遷移４１２からなる。終結遷移
条ｆ＋４１２の次にはＧＯＴＯ宣言があり、これが実行
されたとぎは、定義したラベルが現われる点にプログラ
ムをジャンプさせる。この場合は、プログラムが機能チ
ャートの一番下のステップ４１９の前にあるラベルパＢ
　ＲＡ　Ｄ　”にジャンプする。初期遷移のファイル１
２．１３及び１４は全て前の機能チャートのステップ４
０３と同一のプロセッサ・モジュール（Ｐｌ）に記憶さ
れ、かつ実行される。選択構築の３分岐のうちの一つの
みが実行されるので、これらは全て１台のプログラム実
行プロセッサ・モジュール１８、この場合は第１のプロ
セッサ・モジュールＰ１により処理されることに注意す
べきである。しかし、異なるプログラム実行プロセッサ
・モジュール１８により実行するように異なる分岐を定
義することもできる。

選択構築に進む前の機能チャートのステップ４ｏ３が完
了すると、各分岐の初期遷移４０４〜４ｏ６の条件を逐
次調べる。真であると判断された最初の初期遷移は、次
にどの分岐を実行するのかを決定する。例えば、ファイ
ル１３におけるユーザ制御プログラムにより定義される
条件の初期遷移４０５が最初に真となったときは、ステ
ップ４０８を有する中間分岐のみが実行される。ステッ
プ４０８のユーザ制御プログラムの完了は、ファイル１
６にある終結遷移条件４１１により表わされる。当該遷
移が真となったときは、プログラムはファイル１６にあ
るステップ４１３に遷移して第２のプロセッサ・モジュ
ールＰ２により実行される。

遷移４１４により示すステップ４１３が終了すると、機
能チャートはここで「同時」構築と呼ぶものに進む。同
時構築は、それぞれ少なくとも一つのステップを含む複
数の機能チャート分岐を備えている。これらの分岐は、
その名称が意味するように同時に実行される。この場合
は、３つの処理ステップ４１５〜４１７が同時に実行さ
れる。

最初のステップ４１５は最初のプロセッサ・モジュール
Ｐ１により実行されるべくファイル７に記憶されている
制御プログラムである。第２の分岐ステップ４１６のプ
ログラムはファイル８に記憶されており、プロセッサ・
モジュールＰ１により実行される。一方、第３の分岐ス
テップは、ファイル９内のプログラムにより表わされ、
第２のプロセッサ・モジュールＰ２に割り付けられてい
る。

ファイル７及び８は共にプロセッサ・モジュールＰ１に
よる実行用に割り付けられているので、各ファイルに含
まれているユーザ制御プログラムを連結させる（叩ら、
−緒に結合して逐次実行させる）。この連結は本発明の
プログラマブル・コントローラにおいて実施されている
ものと同一のものである。しかし、従来のプログラマブ
ル・コントローラであればファイル９を含む全ての同時
構築ファイルを連結することが必要となるが、本発明の
プログラマブル・コントローラ１０では、ファイル９が
プロセッサ・モジュールＰ２により実行されるように割
り付けられ、また残りの２つのファイル７及び８がプロ
セッサ・モジュールＰ１により実行のために割り付けら
れる。プロセッサ・モジュールＰ１による実行のために
プログラマブル・コントローラ１ｏが３つの独立したプ
ログラム実行プロセッサ・モジュール１８に含まれると
きは、各分岐の機能チャートのステップが別個のモジュ
ールのうちの一つにより実行されるように割り付けられ
る。

例えば、第１０図の機能図の同時構築部分は、一つの製
造プロセスを制御することができる。この場合に、ファ
イル７のユーザ制御プログラムが種々のセンサを読み込
むことにより、プロセスを制御し、かつこれに応答して
種々の製造装置の部分を作動又は休止させている。ファ
イル８はブログラミング端末２４上にファイル７のプロ
グラムが制御しているプロセスのステータスを表示する
制御プログラムからなる。この場合に、ファイル９のユ
ーザ制御プログラムは他のセンサを監視し、与られた製
造誤りが発生したことをこれらのセンサが示したときは
、警報を発することができる。

同時構築部の遷移出力は、ここで［収束］構築と呼ぶも
のによって表わされている。この収束構築は一つの遷移
ステップ４１８を有する。この遷移ステップ４１８では
、ファイル１９のユーザ制御プログラムをそれぞれ走査
した後に、第２のプロセッサ・モジュールＰ２がファイ
ル９のユーザ制御プログラムを実行している。この収束
構築遷移は右端の同時分岐と同一のプロセッサ（例えば
Ｐ２）に対するプログラミング処理により自動的に割り
付けられる。遷移４１８が真であるときは、同時構築の
各分岐の実行はこれらの現在プログラム走査の終了で終
結する。システム・サポート・ファイル２０３は、第７
図のデータ構造に関連して以上で説明したように、機能
図の同時部分のステップ・カウンタ用にメモリ領域を有
する。これらのカウンタのうちの一つは、エントリした
ときに、当該構築における同時処理ステップの番号によ
り同時部分にロードされる。遷移条件４１８が満足され
ると、各ステップ４１５〜４１７がそのプログラム走査
を完了したときにこのカウンタを減少させ、停止させる
。カウンタがＯになると、全同時処理ステップが完了し
、収束構築に続く次のステップ４１９への遷移が生起可
能となる。

従来の装置では、同時に実行された３つの機能チャート
・ステップ４１５〜４１７（第１０図）は、１ブロセツ
ザの実行のために集約される必要があり、与られたユー
ザ制御プログラムの実行が３つのプログラムの全てによ
り１バス当り１回だけ発生した。従って、以上の例から
、ファイル９の制御プログラムが警報機能であったとき
は、ファイル７及び８の制御プログラムの走査の完了の
ときだけ走査される。これにに対して、並列処理を採用
している本発明の多重プロセッサ・システムでは、警報
機能用のユーザ制御プログラムがこれと連結されている
他のユーザ制御プログラムの介入なしに、それ自身のプ
ロセッサ・モジュールＰ２により繰り返して処理される
。これは時間に厳格な条件を、１プロセツサ・システム
が可能とするものより頓繁な監視を可能にする。

機能チャートの図面表示それ自体は、プログラマブル・
コントローラ１０により実行されることはないが、プロ
グラミング端末ソフトウェアにより用いられ、各プログ
ラム実行プロセッサ・モジュール１８の一組のデータ・
ファイルをアッセンブルさせる。特に、機能チャートは
、機能チャートの動作を記述する一連の記述子ファイル
に圧縮される。各記述子には、機能チャートにおいて１
ステツプのユーザ制御プログラムを識別するデータと、
終端遷移を識別するデータと、次の機能チャート部分が
実行予定の記述子（及びそのプロセッサ・モジュール）
を識別するデータとが含まれる。これらの記述子ファイ
ルは、機能チャートにおいて定義されたプログラム実行
プロセッサ・モジュール１８に記憶される。各プログラ
ム実行プロセッサ・モジュール１８における機能ヂャー
ト・インタープリタ−記）ホ子は、その記述子ファイル
を用い、各ユーザ・プログラムの実行を制御する。

第１０図の機能チャート例を参照すると、第１１八図に
示すプログラミング端末２４によりマスク記述子ファイ
ル・テーブルを発生させている。

記述子は、記述子を発生した機能チャート構造（即ち、
シーケンス、選択、同時性、及び収束）に対応する４つ
に分類される。第１０図及び第１１Ａ図を参照すると、
最初の記述子４３０は機能チャートのシーケンス部を表
わし、その内容が第１１Ａ図の右側に示されている。記
述子の第１ワードは記述子ファイルの形式（この場合は
シーケンス形式）を示す数ビットのＴを有する。第１ワ
ードの残りの部分は、対応する機能チャート・ステップ
のために実行されユーザ制御プログラムを有するファイ
ル番号を識別する。この例における機能チャート・ステ
ップ４００には、プロセッサ・モジュールＰ１のファイ
ル１におけるユーザ制御プログラムが含まれている。更
に、第１記述子４３０は、ユーザ制御プログラムの実行
が終了となる前に、発生する条件を識別する遷移ファイ
ルの番号も有する。ファイル１１は機能チャートにおけ
る点４０２で指定される第１記述子４３０の遷移ファイ
ル番号である。遷移ファイルの番号フィールドの２ビツ
トは、条件の実際ステータスに無関係に、遷移が真又は
偽に強制的にセットさせるのかを指定することができる
ように、オペレータに定義させる。これは、プログラム
をデバッグする際に特に有用である。更に、記述子４３
０は現在記述子ファイルが完了したときに用いられる次
の記述子ファイルと、これを記憶されプログラム実行プ
ロセッサ・モジュール１８とを識別する。

この実施例では、最初の記述子４３０は次の記述子とし
て「記述子２」を定義する。この記述子２は最初のプロ
セッサ・モジュールＰ１が実行するために割り付けられ
るものである。

第１１Ａ図の第２の記述子ファイル４３２は第１０図の
機能チャートの選択構築により発生したものである。第
２の記述子４３２の第１ワードは、これが選択形式であ
ること、及びファイル番号２にはこのステップのユーザ
制御プログラムが含まれることを表わしている。記述子
２の残りには、遷移アレーと、これらに対応する次の記
述子ファイル番号及びプロセッサとが含まれている。例
えば、第１０図の機能チャートに示すように、遷移アレ
ーの要素は遷移ファイル１２を示し、その次の記述子は
記述子３である。遷移アレーの第２要素は遷移ファイル
１３及びこれに続く記述子１４を示す。また、遷移アレ
ーの最終エントリは次の記述子５が続く遷移ファイル１
４を示す。

３つの選択分岐の記述子（記述子３，４及び５はシーケ
ンス形式のものであり、最初の記述子４３ｏと同一のフ
ォーマットを有する。第６の記述子は記述子３及び４に
おいて次の記述子ファイル番号として示されている。し
かし、第３の選択分岐の記述子５における次の記述子フ
ァイル番号は、機能チャートにおける機能チャートＧＯ
ＴＯ′ｒＬ言のために、ステップ４１９の第１０の記述
子である。

次の形式の記述子は、第１０図に示す機能チャートの同
時構築により発生した、第１１Ａ図の第６の記述子４３
４により表わされている。第６の記述子４３４はその形
式に関する情報と、ユーザ制御プログラムのファイル番
号と、実行すべき１遷移条件ファイルとを有する。更に
、記述子４３４は各同時構築分岐の記述子（この実施例
では、分岐ステップ４１５〜４１７）を表わす次の記述
子ファイルのアレーを有する。これらの次の各記述子は
、それぞれ遷移条件が発生したときに、指定されている
そのプログラム実行プロセッサ・モジュール１８により
実行される。

最終形式の記述子ファイルは、各同時実行分岐、例えば
第１０図の機能チャートのステップ４１５〜４１７の実
行を制御する収束記述子である。収束記述子は各分岐に
ついて発生される。分岐ステップ４１５．４１６及び４
１７は第１１Ａ図の記述子７，８及び９により表わされ
ている。全ての収束記述子は、記述子４３５及び４３６
により示すように、その形式を表わす数ビット（Ｔ）を
有する１ワードと、機能チャート・ステップのラダー・
プログラムを含むファイル番号とを有する。

更に、各収束記述子ファイルはシステム・コントローラ
１６のメモリ内のシステム・サポート・ファイル２０３
に同時カウンタ・アドレスに対するポインタも有する。

収束部に関連する機能チャート・インタープリタ−・ソ
フトウェアの記述子の説明により明らかとなるが、同時
カウンタは、全ての同時分岐がその実行を完了したとき
を判所するのに用いられる。更に、全ての収束分岐の記
述子ファイルは次に実行すべき記述子ファイル番号と、
これを含むプロセッサ・モジュールとを有する。右端の
分岐の収束記述子ファイル（この場合は、第９の収束記
述子）は、その発生が同時実行を終了したときの遷移条
件を含むファイルを識別する。

プログラミング端末２４により独立した全ての記述子を
アッセンブルすると、これらを解釈するために割り付け
られていた特定のプロセッサ・モジュールＰ１又はＰ２
に従って、記述子は複数のグループに分類される。記述
子により指定される種々のユーザ制御プログラムは、プ
ロセッサ・モジュールによる同様に分類される。次に、
記述子データ及びユーザ制御プログラムのファイルは、
プログラミング端末２４によりプログラマブル・コント
ローラ１０のプログラム実行プロセッサ・モジュール１
８に転送される。例えば、機能チャートの記述子１〜５
．７及び１０．１７及び２０は第１１８図に示すように
、１つのデータ構造にアッセンブルされる。このデータ
構造は第１プログラムを実行するプロセッサ・モジュー
ルＰ１のプログラム・メモリ領１ｉｉ！３１３にダウン
ロードされる。残りのステップの記述子及びユーザ制御
プログラム・ファイルと、遷移とは、第１１Ｃ図に示す
ように、次のプロセッサ・モジュールＰ２のｌこめに他
のデータ構造にアッセンブルされる。

分類したファイルがそのプログラム実行プロセッサ・モ
ジュール１８にダウンロードされたときは、プログラマ
ブル・コントローラ１０は、［実行］モードに設定され
る。各プログラム実行プロセッサ・モジュール１８には
、ランダム・アクセス・メモリ１０６に記憶されている
記）ホ子を解釈し、その記述子が必要とするユーザ制御
プログラムを実行する機能チャート・インタープリタ−
・プログラムが含まれている。機械操作ステップの実行
が終了すると、例えば遷移条件が満足されると、インタ
ープリタ−・プログラムは次の記述子ファイルの解釈を
開始、又はこれを開始し始めるための次の記述子を有づ
−る他のプログラム実行ブ［」セッサ・モジュール１８
に知らせることができる。１以上のプログラム実行プロ
セッサ・モジュール１８は、記述子の要求により、同時
に機械操作プログラムの異なる部分を実行することがで
きる。

第１６図〜第１９図は各プログラム実行プロセッサ・モ
ジュール１８（第４図）をエネーブルし、種々の形式の
記）！１！子を解釈し、かつ処理するプログラムのフロ
ーチャートを示す。この処理は、第１６図の一番上にあ
るステップ５９０から開始され、かつプロセッサ・モジ
ュールのマイクロプロセッサ９８はランダム・アクセス
・メモリ１０６に記憶されている活性な記述子ファイル
番号のリストを調べる。

この活性なリストには、プログラム実行プロセッサ・モ
ジュール１８によって現在解釈されている各記述子ファ
イルの表示が含まれている。記述子のリストがないとき
は、プロセッサ・モジュールは、ステップ６０９におい
てプロセッサ・モジュールが処理コマンドを受は取るま
で継続する待機状態になる。このリストがエントリを有
するときは、−吊上の記）ホ子はステップ５９２におい
て活性リストから外され、エントリに残りがあるならば
、リストに加える。次に、マイクロプロセッサ９８は記
述子の形式を表わすビットを評価する。

ステップ６００において、プログラムは記述子の形式に
基づいて、記述子が選択、同時、逐次又は収束であるか
に従って４つの選択のうちの一つに分岐する。以下で詳
細に説明するが、更に特殊な当該収束形式へ分岐する前
に、分岐ステップ６０７で評価されるいくつかの形式の
収束記３ホ子がある。

第１６図の残りの部分はシーケンス形式の記述子ファイ
ルを実行するフローチャートである。この記述子ファイ
ルについては、第１１Ａ図の最初の記）ホ子ファイル４
３０を参照して説明する。この分岐ルーチ・ンはステッ
プ６０１でブロセツυ・モジュールＰ１により開始して
記述子内のステップ・ファイル番号により指定されたユ
ーザ制御プログラムを介して１バスを実行する。このバ
スを終了したときに、記述子ファイルに示す遷移条件を
有するファイルが判断ブロック６０２により実行される
。この遷移条件が発生しないどぎは、記述子はステップ
６０８によりランダム・アクセス・メモリ１０６の活性
リストの一番下に戻される。

次に、プログラムはステップ５９０に戻り、活性リスト
から次の記述子を得る。活性リストに記述子が１つだけ
あるときは、同一のユーザ制御プログラムは直ちに再実
行される。このループは遷移条件が発生するまで継続す
る。遷移条件が発生すると、マイクロプロセッサ９８は
ステップ６０３により、次の記述子ファイルに関連する
最初の記述子４３０内の情報を解釈して、どのプログラ
ム実行プロセッサ・モジュール１８が解釈すべき次の記
述子を有するのかを判断する。同一のプロセッサ・モジ
ュール（Ｐｌ）が次の記述子を実行しようとするときは
、プログラム・ステップ６０４によりランダム・アクセ
ス・メモリ１０６から当該記述子ファイルを得ると共に
、ステップ６０５により活性リストに配置する。プログ
ラムはステップ５９０に戻り、マイクロプロセッサは活
性リストを調べて、処理する次の記述子を得る。

次の記述子ファイルが他のプログラム実行プロセッサ・
モジュール１８のメモリに含まれているときは、ステッ
プ６０８において以上で説明したプライオリティ−・メ
ールにより当該プロセッサ・モジュールにコマンドを送
出する。このコマンドは他のプロセッサ・モジュールに
次の記述子の解釈を開始するように指令する。次の記述
子に関する情報を他のプログラム実行プロセッサ・モジ
ュール１８に送出して肯定応答を受信すると、前に活性
のプログラム実行プロセッサ・モジュール１８は、他の
記述子が活性リストに残っている限り、ステップ６０９
により待機状態に移行する。

この待機状態では、プログラム実行プロセッサ・モジュ
ール１８がバックグラウンド・タスク及び以下で説明す
る他の優先順位の低いタスクを実行する。

第１０図の機能チャートの実施例では、次に選択構築が
ブロセツリー・モジュールＰ１により処理される。第２
の記述子４３２が選択形式であるので、プログラムは第
１７図に示すルーチンに分岐する。第４図のプロセッサ
・モジュールの図も参照すると、当該ルーチンの最初の
ステップ６１０においてマイクロプロセッサ９８は遷移
条件ファイルのアレーにおける素子数を決定する。ステ
ップ６１１において、ランダム・アクセス・メモリ１０
６におけるアレー・ポインタ・アドレスは、遷移条件フ
ァイルのアレーにＪ３いて最初の素子にセットされる。

次に、記述子４３２におけるステップ・ファイル番号に
より表わされるラダー・プログラムは、ステップ６１２
においてプロセッサ・モジュール１〕２により実行され
る。

ユーザ制御プログラムにより一つの走査が終したときに
、ステップ６１３においてアレーの最初の素子により指
定されたファイル内に含まれている遷移条件がマイクロ
プロセッサ９８により評価され、当該条件が満足される
かについて判断する。

遷移が発生していないときは、判断ブロック６１４にお
いて、アレー・ポインタに含まれているアドレスを調べ
て、これがアレーの＠線素子に含まれているランダム・
アクセス・メモリ１０６のアドレスに対するポインタで
あるかどうかを判断する。これは最終素子ではないので
、ステップ６１５において、アレー・ポインタは増加さ
れ、プログラムは判断ブロック６１３に戻る。制御ブロ
ック６１３において、次のアレー素子により指定された
遷移条件を調べる。当該アレーにおいて指定された遷移
条件がいずれも発生していないと仮定すると、このルー
プは、当該アレーにおいて最終遷移条件を試験するまで
、継続する。そのような時点では、判断ブロック６１４
の実行は、アレー・ポインタが最終アレー素子のアドレ
スにあることを示し、プログラムはステップ６２１に進
み、ここで記述子が活性リストの一番下に戻される。

次に、プロセッサ・モジュールのプログラム実行はステ
ップ５９０に戻され（第１６図）、活性リストの一番上
の記述子を処理する。

記述子アレーにおいて遷移条件のうちの一つが発生する
まで、選択記述子のユーザ制御プログラムは実行され続
ける。やがてステップ６１３においてこの遷移条件が検
出され、プログラムはステップ６１６に分岐する。ステ
ップ６１６において、マイクロプロセッサ９８は、ファ
イル番号及び処理されるべき次の記述子の位置を指定す
るアレー・ポインタにより指示されたアレーフィールド
を読み出す。ステップ６１７において、このような次の
記述子仕様が評価される。次の記）ホ子が現在記述子ど
してプログラム実行プロセッサ・モジュール１８に記憶
されたときは、処理ブロック６１８によりランダム・ア
クセス・メモリ１０６から記述子ファイルを読み出す。

ステップ６２０において、プログラムは活性リストに記
述子を加え、第１６図のステップ５９０に戻り、次の記
述子ファイルを処理する。

次の記述子を他のプログラム実行プロセッサ・モジュー
ル１８のＲＡＭに記憶し、実行したときは、プログラム
は判断ブロック６１７からステップ６１９に分岐して、
現在のプロセッサ・モジュールＰ１はプライオリティ−
・メールによりコマンド・メツセージを送出することに
より、「起動」することを指定し、次の記述子を処理し
始める。

このコマンド・メツセージは記述子を含むファイル番号
を指定する。コマンド・メツセージの肯定応答を受は取
ったときに、活性リストが空きであれば、ステップ６０
９において、現在のプロセッサ・モジュールＰ１は、他
の記述子の処理を再び開始すべきことを他のプログラム
実行プロセッサ・モジュール１８が知らせるまで、待機
状態に入る。

第１０図の機能チャートの例を参照すると、各選択分岐
が別個の逐次形式の記述子、即ち第１１図の第３、第４
及び第５の記述子により表わされている。次のステップ
４１３として選択分岐のどれを選択しようともその遷移
は標準的な逐次形式の遷移である。特に、ステップ４０
８を選択して実行したときは、ファイル１６に含まれて
いる遷移条件４１１が発生するまで、ファイル４に含ま
れているユーザ制御プログラムが繰り返して実行される
。これが発生した時点で、プログラムの実行は機能チャ
ートのステップ４１３に移行する。

この遷移はプロセッサ・モジュールＰ１が第２のプロセ
ッサ・モジュールＰ２にプライオリティ−・メールを送
出して第６の記述子４３４（第１１Ａ図）の実行を開始
すべきことを表わすことにより、達成される。

プロセッサ・モジュールＰ２はそのランダム・アクセス
・メモリ１ｏ６に機能チャート・インタープリタ−・プ
ログラムのコピーを有する。第１のプロセッサ・モジュ
ールＰ１からコマンド・メツセージを受は取ると、第２
のプロセッサ・モジュールＰ２は第６の記述子４３４を
その活性リストの一番下に加える。プロセッサ・モジュ
ールＰ２が待機状態にあるために、ステップ５９ｏ（第
１６図）により当該プロセッサφモジュールＰ２をその
インタープリタ−・プログラムに進行させたときは、こ
のような動作も第２のプロセッサ・モジュールＰ２を「
起動」させるものである。第２のプロセッサ・モジュー
ルＰ２が第６の記述子４３４の実行を開始したときは、
ステップ６００（第１６図）において、その機能チャー
ト・インタープリタ−・プログラムは、この記述子が同
時形式であると判断して、プログラムが第１８図のフロ
ーチャートに示されているルーチンに遷移する。同時機
能チャートの記述子の解釈における最初のプログラムの
ステップ６３０は、実行すべき同時ステップの番号を表
わす次の記述子アレーにおける要素数を決定することで
ある。次に、ランダム・アクセス・メモリ１０８のアレ
ー・ポインタ・アドレスの内容が処理ブロック６３１の
最初の要素のアドレス指定に送出される。ステップ６３
２において、ファイル６に含まれているユーザ制御プロ
グラムは、第２のプロセッサ・モジュールＰ２により実
行される。ユーザ制御プログラムの１走査が終了すると
、判断ブロック６３３において、ファイル１８に含まれ
ている遷移条件４１４の発生について調べる。遷移条件
４１４が発生していないときは、記述子は活性リストの
一番下に戻されるので、ユーザ制御プログラムが再び実
行される。

遷移条件４１４が発生したときは、処理が遷移して種々
の機能チャートの分岐の実行を開始する。

次の記述子、即ち記述子４３４のアレーにおける最初の
要素は、ステップ６３４においてマイクロプロセッサ９
８によりランダム・アクセス・メモリ１０６から読み出
され、ステップ６３５において次の記述子のプログラム
実行プロセッサ・モジュール１８が判断される。プログ
ラム実行プロセッサ・モジュール１８が現在のものと同
一であるときは、ステップ６３６において次の記述子フ
ァイルがランダム・アクセス・メモリ１０６から読み出
され、ステップ６３７においてこのプログラム実行プロ
セッサ・モジュール１８上で同時に実行されるべき他の
ユーザ制御プログラムにより、プログラム実行プロセッ
サ・モジュール１８の活性リスト、即ちリストに加算さ
れる。

次の記述子のうちの一つを他のプロセッサ・モジュール
（例えば、Ｐｌ）により実行すべきときは、記述子イン
タープリタ−・プログラムは判断ブロック６３５からス
テップ６３９に分岐し、ここで第２のプロセッサ・モジ
ュールＰ２はプライオリティ−・メール・メツセージに
より他のプライオリティ−・メールにコマンドを送出す
る。このコマンドは他のプロセッサ・モジュールに記憶
されている記述子ファイルの解釈の開始を命令する。次
に、プログラムは判断ブロック６４１に戻り、第１のプ
ロセッサ・モジュールＰ１においてマイクロプロセッサ
９８は、最後のアレー要素を処理したかの判断をする。

未だアレー要素が残っているときは、ステップ６４２に
おいてマイクロプロセッサ９８によりアレー・ポインタ
・アドレスの内容を増加させ、ステップ６３４において
次の記述子ファイル番号をアレーから読み出す。

次の記述子のそれぞれを評価するこのような処理は、ア
レーの各要素について継続する。ステップ６４１におい
て現在動作している第２のプロセッサ・モジュールＰ２
が！＆後の要素を処理すると、プログラムはステップ５
９０に戻り、次の作業のために活性記述子リストを調べ
る。

第１０図に示す実施例の機能チャートにおいては、３つ
の同時分岐、即ちステップ４１５〜４１７は収束構築に
おいて終結する。収束構築には、全ての分岐の実行が終
了したときに、一つの遷移条件４１８が含まれている。

各分岐はプロセッサ・モジュールＰ１又はＰ２のランダ
ム・アクセス・メモリ１０６に記憶されている別個の記
述子（記述子７〜９）により表わされており、この記述
子は機能チャートの各自のステップを実行するようにユ
ーザによって表わされている。記述子７および８は実行
のためにプロセッサ・モジュールＰ１に記憶されており
、第９の記述子は第２のプロセッサ・モジュールＰ２に
割り付けられている。

記述子のうらの一つ、この実施例の場合は第９の記述子
４３６（第１１Ａ図）には、遷移条件及び次の記述子フ
ァイル番号が含まれている。

プロセッサ・モジュールＰ１の同時動作を説明する前に
、第２のプロセッサ・モジュールＰ２の動作を最初に説
明する。第９の記述子４３６は第２のプロセッサ・モジ
ュールＰ２に記憶される。

第９の記述子４３６の解釈は第１６図のステップ５９２
において開始すると共に、プロセッサ・モジュールのマ
イクロプロセッサ９８は活性リストの記述子を読み込み
、その形式を判断する。収束形式の記述子の場合は、プ
ログラムはステップ６０７に進む。マイクロプロセッサ
９８により定められる特定形式の収束記述子による分岐
する。この場合は、収束記述子は遷移条件ファイル番号
を有し、第１９図に示すルーチンのノードＤに進む。

この収束記述子インタープリタ−・ルーチンは、マイク
ロプロセッサ９８がステップ６６０から開始して、シス
テム・コントローラ１６のＲＡＭ６９（第７図）のシス
テム・ザポート・ファイル２０３内に含まれる同時カウ
ンタのアドレスにポインタを設定する。与えられた記述
子の収束ルーチンを介する最初は、ステップ６６１にお
いてマイクロプロセッサ９８は、この場合に実行してい
る同時分岐の番号により同時カウンタ・アドレスをロー
ドする。次に、第２のプロセッサ・モジュールＰ２は、
処理ブロック６６２においてファイル９からユーザ制御
プログラムの実行を開始する。

ユーザ制御プログラムの１回のバスを完了すると、マイ
クロプロセッサ９８は第９の記述子ファイル４３６によ
り指定されている遷移条件ファイルのプログラムを実行
する。この遷移条件が発生しなかったときは、プログラ
ムは活性リストの記述子を置換し、ステップ５９０（第
１６図）に戻る。

しかし、遷移条件が発生したときは、ステップ６６４に
おいて第２のプロセッサ・モジュールＰ２はＲＡＭ６９
のフラグをセットして、同時実行の終了を表わす。第２
のプロセッサ・モジュールＰ２はＲＡＭ６９をアクセス
すると共に、ステップ６６５において同時カウンタを減
少させてその同時分岐の処理を終了したことを表わす。

次に、ステップ６６６において、同時カウンタの評価を
第２のプロセッサ・モジュールＰ２により実行して同時
カウンタがＯになったかを判断する。同時カウンタがＯ
になっていないときは、プログラムはステップ５９０（
第１６図）に戻って他の記述子の処理が残っているかど
うかを調べる。第２のプロセッサ・モジュールＰ２のた
めに何も残っていなければ、ステップ６０９において待
機状態になる。

全ての同時実行を終了するとく即ち、ステップ６６６に
おいて同時カウンタが０になると）、ステップ６６７に
おいて第２のプロセッサ・モジュールＰ２は、どのプロ
セッサ・モジュールが次の記述子を実行すべきかを調べ
る。第２のプロセッサ・モジュールＰ２が次の記述子フ
ァイルを実行することになっているときは、ステップ６
６８においてそのマイクロプロセッサ９８は次の記述子
を読み込み、ステップ６７０においてこれを活性リスト
に加える。次に、プログラムは第１６図の最初のステッ
プ５９０に戻り、新しい記述子を処理する。次の記述子
が他のプロセッサ・モジュール（例えばＰｌ）により処
理されるときは、当該ルーチンはステップ６６９に分岐
する。第２のプロセッサ・モジュールＰ２はプライオリ
ティ−・メール・メツセージを他のプロセッサ・モジュ
ールＰ１に送出して、次の記述子の実行を開始したこと
を通知する。次に、第２のプロセッサ・モジュールＰ２
はステップ６０９において待機状態に入る。

以上で説明したように、収束記述子にはいくつかの形式
がある。機能チャートのステップ４１５及び４１６（第
１０図）を含む分岐の記述子は、遷移条件に関して何の
情報（第１１Ａ図の第８記述子４３５を参照すべきであ
る。）も有しない。

これらの記述子は記憶され、プロセッサ・モジュールＰ
１により解釈される。第１６図のステップ６０７におい
てマイロプロセッサ９８がこれらの記述子を評価したと
きは、そのプログラム実行プロセッサ・モジュール１８
のインタープリタ−・プログラムは第１９図に示すルー
チンのノードＥに分岐する。このルーチンにおいて、ア
ドレス・ポインタはステップ６８０においてシステム・
コントローラ１６のＲＡＭ６９内の同時カウンタ・アド
レスにセットされる。次に、ユーザ制御プログラムはス
テップ６８１においてマイクロプロセッサ９８により実
行される。各ユーザ制御プログラムが走査した後、シス
テム・コントローラ１６のＲＡＭ６９の終了フラグ・ア
ドレスを調べてこれがセットされているかいないかを判
断することにより、制御プログラムのプロセッサが終了
すべきことを表わす。終了フラグがセットされていない
ときは、ステップ６８３において記述子は当該マイクロ
プロセッサ９８の活性リストに戻る。終了フラグがセッ
トされていれば、同時カウンタはステップ６６５におい
て２回減少されて、当該プロセッサ・モジュールＰ１に
よるファイル７及び８の実行が終了することを表わす。

次に、第１のプロセッサ・モジュールＰ１はステップ６
６６において同時カウンタを調べてステップ６６６〜６
７０に関連して先に説明したように、進む。

以上で説明したように、機能チャート及びユーザ制御プ
ログラムに加えて、ユーザも特定のプログラム実行プロ
セッサ・モジュール１８の「バックグラウンド・タスク
」を定義して処理することができる。これらのプログラ
ムは、機能チャートの制御プログラムの動作における好
ましくない遅延なしに、時間が厳密でなく、長いタスク
を実行するのに用いられる。ユーザ定義のバックグラウ
ンド・タスクには、レポート生成及び従属的な一定の制
御タスクが含まれている。被制ｔ１ｇ装置のパフォーマ
ンスに関するレポート・データは、ローカル・エリア・
ネットワーク２８を介してホスト・コンピュータに送信
されるように準備されてもよい。このようなレポートは
緊急のものではなく、これらを準備して送出する間に、
その被制御装置の制御を保留する必要はない。バックグ
ラウンド・タスクも主要な機能チャート・プログラムに
存在するものと同じ長い計禅に用いられるが、リアル・
タイムの制御には必要ではない。

バックグラウンド・タスク・プログラムを、ユーザ制御
プログラム、選択可能な時間割り込みのような割り込み
ルーチン、又は他のバックグラウンド・プログラムから
呼び出すことができる。各プログラム実行プロセッサ・
モジュール１８の処理時間の割合は、これらのバックグ
ラウンド・タスクを実行するように割り付けられていた
。その割合はユーザにより設定されるので、バックグラ
ウンド・タスクの実行は機械操作プログラムの実行にあ
まり影響を与えることはない。ユーザ制御プログラムの
処理は、リアル・タイム・クロックにより周期的に割り
込まれ、バックグラウンド・タスクが与えられた時間間
隔により実行される。

バックグラウンド・タスクの実行期間の終了はバックグ
ラウンド・プログラムの終了前に発生したときは、バッ
クグラウンド・タスクの実行は中断され、次のバックグ
ラウンド・タスク期間で再開される。ユーザ制御プログ
ラムプログラム実行プロセッサ・モジュール１８上で実
行されていないときは、バックグラウンド・タスクを殆
ど連続的に実行することができる。通常の動作において
は、バックグラウンド・タスクが間欠的に実行されて終
了するが、これらの実行はユーザ制御プログラムにより
、誤り条件が発生したことにより取り消される。

本発明のプログラマブル・コントローラ装置がプログラ
ム実行プロセッサ・モジュール１８を有するので、ユー
ザ制御プログラムに常時掛かり切りとなるプロセッサは
一つもない。これは、このようなバックグラウンド・タ
スクが製造装置の制御に逆効果になることなく、プロセ
ッサ・モジュールにとり最終的に利用可能状態となって
バックグラウンド・タスクを実行する。これはまたプロ
グラマブル・コントローラに適用されたこの並列処理の
考え方の別の効果でもある。

更に、このプログラマブル・コントローラ１゜は２つの
形態の電力損失回復機構にもなる。この電力損失回復機
構は、機械操作プログラムの実行中に、例えば電力が供
給停止となったために、停電となったときは、必ず作動
する。オペレータは、このような停電の後に電力の供給
が回復したときは、プログラムを最初から再起動するか
、又は停電したときに実行中であったユーザ制御プログ
ラムの開始から実行を再開するかをシステム構築の際に
選択することができる。オペレータの回復モードの選択
はシステム・コントローラ１６のシステム・メモリ（Ｒ
ＡＭ＞６９内のシステム・ステータス・ファイル２０１
に格納されている。

第３図を参照すると、システム・ステータス回路８８は
電力が降下し始めるのを検出し、プロセッサ部のマイク
ロプロセッサ６６に割り込みを掛ける。これは、マイク
ロプロセッサ６６に割り込みサブルーチンを実行させて
、不揮発性メモリに各プロセッサ・モジュールの実行ス
テータスを格納させるものである。このステータス・デ
ータには、現在実行中の記）ホ子と、各プロセッサ・モ
ジュールの活性記述子リストにある記述子とのファイル
番号が含まれている。実行しているバラフグラウンド・
タスクに関する情報も退避される。

停電が回復した場合に、再開モードが選択されたときは
、プログラマブル・コントローラ１０は各プログラム実
行プロセッサ・モジュール１８に対して停電したときに
格納した記述子ファイル番号により実行を再開するよう
に通告をする。以上で説明したように、当該装置におい
て主要なモジュールは、停電したときにそれぞれのメモ
リを動作状態に保持する内部バッテリを有する。従って
、プログラム及びＩ１０テーブルは停電中に当該モジュ
ールのメモリに格納したままである。

【図面の簡単な説明】

第１図は本発明によるプログラマブル・コントローラの
斜視図、 第２図は第１図に示すプログラマブル・コントローラの
概要ブロック図、 第３図は第２図のプログラマブル・コントローラにおけ
るシステム・コントローラの概要ブロック図、 第４図は第２図に示すプログラマブル・コントローラの
プログラム実行プロセッサのｍ要ブロック図、 第５図は第４図のプログラム実行プロセッサのランダム
・アクセス・メモリの概要ブロック図、第６図は第２図
のプログラマブル・コントローラのリモート入出力スキ
ャナの概要ブロック図、第７図はシステム・コントロー
ラのメモリ・データ構造のブロック図、 第８図はリモート入出力スキャナのメモリ・データ構造
のブロック図、 第９図はプログラム実行プロセッサのメモリ・データ構
造のブロック図、 第１０図は実施例の機能チャート図、 第１１Ａ図、第１１８図及び、第１１Ｃ図は第１０図の
機能チャート・プログラムから発生した記述子ファイル
のデータ構造図、 第１２Ａ図及び第１２Ｂ図は異なるメツセージ型式につ
いて第１４図のメールボックスのエントリを示す図、 第１３図はプログラマブル・コントローラの初期化ルー
チンのフローチャート、 第１４図はプログラマブル・コントローラのモジュール
間のメツセージ授受の説明に用いる第１図のシステムの
一部分の概要ブロック図、第１５図はプロゲランプル・
コントローラにおける一方のモジュールから他方の七ジ
ュールへメツセージの伝送を開始するプログラム・スデ
ツブのフローチャ−ト、 第１６図、第１７図、第１８図及び第１９図は機能チャ
ートのデータを解釈し、ユーザ制御プログラムを実行す
るソフトウェアの部分的なフローチャートである。 ［符号の説明］ １０・・・プログラマブル・コンＩ−ローラ、１１・・
・バックプレーン、 １６・・・システム・コントローラ、 １８・・・プログラム実行プロセッサ・モジュール、１
９．１９’　・・・ローカル入出カモジュール、３０．
６６．９８．１４０・・・マイクロプロセッサ、３４．
１０４．ｌ６０−ＲＯＭ。 ３８、　６９．　１０６・・・ＲＡＭ、４８・・・直列
入出力コントローラ（８１０）、７２・・・割り込みプ
ロセッサ、 ９９・・・割り込みインターフェイス回路、１００・・
・浮動小数点副プロセツサ、１０２・・・ピット副プロ
セツサ、 １３４・・・メインＲＡＭ。

Claims (1)

1. 【特許請求の範囲】 （１）複数のプログラム機能を実行する機械を作動させ
   るプログラマブル・コントローラにおいて、データ信号
   及び、アドレス信号及び制御信号を導くリード線を有す
   るバックプレーンと、 前記バックプレーンに制御されると共に、前記プログラ
   マブル・コントローラを制御することにより前記機械に
   特定の機能を実行させるように作動させる別個的なユー
   ザ制御プログラムを同時にそれぞれ実行可能な複数の処
   理手段と、 前記複数の処理手段に接続されると共に、プログラム実
   行シーケンス・データ及び複数のデータ・プログラムを
   記憶するメモリと、 前記プログラム実行シーケンス・データに応答して、前
   記複数の処理手段により前記ユーザ制御プログラムの実
   行を制御する制御手段と、 前記バックプレーンに接続され、前記プログラマブル・
   コントローラを複数の入出力装置に接続する入出力イン
   ターフェイス手段と、 前記バックプレーンに対する前記複数の処理手段及び前
   記入出力インターフェイス手段のアクセスを管理するシ
   ステム・コントローラとを備えていることを特徴とする
   プログラマブル・コントローラ。 （２）請求項１記載のプログラマブル・コントローラに
   おいて、 前記制御手段はそれぞれ、ユーザ制御プログラムを実行
   していないときは、他のプログラムを実行するように当
   該処理手段をエネーブルする手段を含むことを特徴とす
   るプログラマブル・コントローラ。 （３）請求項１記載のプログラマブル・コントローラに
   おいて、 ユーザ制御プログラムを除くプログラムを周期的に実行
   するように、プログラム実行時間の与えられた一部分を
   割り付ける割り付け手段を含むことを特徴とするプログ
   ラマブル・コントローラ。 （４）請求項３記載のプログラマブル・コントローラに
   おいて、 前記割り付け手段は、与えられた期間が経過したときに
   他のプログラムを実行させるように、前記ユーザ制御プ
   ログラムの実行を反復して中断させる手段を含むことを
   特徴とするプログラマブル・コントローラ。 （５）請求項１記載のプログラマブル・コントローラに
   おいて、 前記割り付け手段の少なくとも一つは前記プログラマブ
   ル・コントローラの外部にある装置からの信号に応答し
   て当該前記処理手段のプログラム実行を中断させる手段
   を含むことを特徴とするプログラマブル・コントローラ
   。 （６）請求項５記載のプログラマブル・コントローラに
   おいて、 前記割り付け手段の少なくとも一つは、更に、前記中断
   させる手段に応答して中断プログラム・ルーチンを実行
   する手段を含むことを特徴とするプログラマブル・コン
   トローラ。（７）請求項１記載のプログラマブル・コン
   トローラにおいて、 前記プログラム実行シーケンス・データは、ユーザ制御
   プログラムの標識と、識別されたユーザ制御プログラム
   の実行を終結すべきときに示す遷移条件の標識と、処理
   すべき次の記述子の標識とをそれぞれ含む一連の記述子
   を有し、 前記ユーザ制御プログラムの実行を制御する前記制御手
   段は前記記述子を解釈する手段を含むことを特徴とする
   プログラマブル・コントローラ。 （８）請求項７記載のプログラマブル・コントローラに
   おいて、 前記処理手段はそれぞれ前記記述子を解釈する手段を含
   むことを特徴とするプログラマブル・コントローラ。 （９）請求項７記載のプログラマブル・コントローラに
   おいて、更に、 前記遷移条件の実際の状態に無関係に、前記遷移条件を
   強制的に真又は偽に設定する手段を備えていることを特
   徴とするプログラマブル・コントローラ。 （１０）複数のプログラマブル機能を実行する機械を作
   動させるプログラマブル・コントローラにおいて、 複数のユーザ制御プログラム及び機能チャート・データ
   を記憶する手段と、 前記プログラマブル・コントローラを管理して前記機械
   が特定の機能を実行させるユーザ制御プログラムをそれ
   ぞれ実行可能とし、かつ前記ユーザ制御プログラムを除
   き、そのプログラム実行時間のうちから与えられた一部
   を割り付けてプログラムを周期的に実行する手段を含む
   複数の処理手段と、 前記機能チャート・データに応答して、前記ユーザ制御
   プログラムを実行し、かつ前記処理手段のいずれがそれ
   ぞれのユーザ制御プログラムを実行すべきであるかのシ
   ーケンスを制御する手段とを備えていることを特徴とす
   るプログラマブル・コントローラ。 （１１）請求項１０記載のプログラマブル・コントロー
   ラにおいて、前記割り付け手段は前記ユーザ制御プログ
   ラムの実行を周期的に中断して他のプログラムを実行で
   きるようにする手段を含むことを特徴とするプログラマ
   ブル・コントローラ。 （１２）請求項１０記載のプログラム・コントローラに
   おいて、 前記割り付け手段は、更に、他のプログラムを中断し、
   予め定めた時間後に前記ユーザ制御プログラムの実行に
   戻す手段を含むことを特徴とするプログラマブル・コン
   トローラ。（１３）請求項１２記載のプログラム・コン
   トローラにおいて、 前記処理手段は、前記予め定めた時間を経過しても前記
   実行が完了しなかつたときは、他のプログラムの実行を
   保留し、前記ユーザ制御プログラムの実行について別の
   中断をすることにより実行を再開する手段を備えている
   ことを特徴とするプログラマブル・コントローラ。 （１４）複数のプログラム機能を実行する機械を作動さ
   せるプログラマブル・コントローラにおいて、データ信
   号及びアドレス信号を導くリード線を有するバックプレ
   ーンと、 前記バックプレーンに接続された複数の処理手段と、 前記バックプレーンに接続され、入出力装置を前記プロ
   グラマブル・コントローラに接続する入出力インターフ
   ェイス手段と、 前記複数の処理手段及び前記入出力装置により前記バッ
   クプレーンに対するアクセスを制御する手段とを備える
   と共に、 各前記処理手段は、 当該処理手段により実行するユーザ制御プログラムを記
   憶すると共に、ユーザ制御プログラムと、前記ユーザ制
   御プログラムの実行を何時終結すべきかを表わす遷移条
   件と、実行すべき次のユーザ制御プログラムであつて、
   前記次のユーザ制御プログラムをいずれの処理手段が実
   行すべきかについてとをそれぞれ識別する複数の記述子
   を含むプログラム実行シーケンス・データを記憶するメ
   モリを有し、 更に、前記各処理手段は他の処理手段にプログラム実行
   手段を転送する手段を有することを特徴とするプログラ
   マブル・コントローラ。 （１５）請求項１４記載のプログラマブル・コントロー
   ラにおいて、 前記プログラム・シーケンス・データは、更に、前記プ
   ログラム実行の開始時に最初に実行すべきユーザ制御プ
   ログラムのうちの一つを指定する手段を含むことを特徴
   とするプログラマブル・コントローラ。 （１６）請求項１４記載のプログラマブル・コントロー
   ラにおいて、更に、 停電のときに各処理手段の実行状態を待避させ、停電が
   復旧したときに同一のユーザ制御プログラムにより再開
   することができるようにした手段を備えることを特徴と
   するプログラマブル・コントローラ。